JP2011146675A - 電気二重層キャパシタ及びその製造方法 - Google Patents
電気二重層キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP2011146675A JP2011146675A JP2010183921A JP2010183921A JP2011146675A JP 2011146675 A JP2011146675 A JP 2011146675A JP 2010183921 A JP2010183921 A JP 2010183921A JP 2010183921 A JP2010183921 A JP 2010183921A JP 2011146675 A JP2011146675 A JP 2011146675A
- Authority
- JP
- Japan
- Prior art keywords
- electric double
- double layer
- layer capacitor
- electrodes
- induction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/08—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/22—Electrodes
- H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
- H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/74—Terminals, e.g. extensions of current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/78—Cases; Housings; Encapsulations; Mountings
- H01G11/82—Fixing or assembling a capacitive element in a housing, e.g. mounting electrodes, current collectors or terminals in containers or encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/52—Separators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
- H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/70—Energy storage systems for electromobility, e.g. batteries
Abstract
【課題】本発明は、電気二重層キャパシタ及びその製造方法に関する。
【解決手段】本発明の一実施形態による電気二重層キャパシタは、内部に収納空間を有し絶縁性樹脂からなる外装ケースと、前記外装ケースに埋め込まれ、前記収納空間に露出される第1の面と前記外装ケースの外部領域に露出される第2の面とをそれぞれ有する第1及び第2の外部端子と、前記収納空間に配置され、前記第1の面と電気的に連結されたチップ型電気二重層キャパシタセルと、を含み、前記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む。
【選択図】図1b
【解決手段】本発明の一実施形態による電気二重層キャパシタは、内部に収納空間を有し絶縁性樹脂からなる外装ケースと、前記外装ケースに埋め込まれ、前記収納空間に露出される第1の面と前記外装ケースの外部領域に露出される第2の面とをそれぞれ有する第1及び第2の外部端子と、前記収納空間に配置され、前記第1の面と電気的に連結されたチップ型電気二重層キャパシタセルと、を含み、前記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む。
【選択図】図1b
Description
本発明は、電気二重層キャパシタ及びその製造方法に関し、より詳しくは、耐電圧及び動作電圧が増加し、高いエネルギー貯蔵密度を有する電気二重層キャパシタ及びその製造方法に関する。
電気二重層キャパシタ(EDLC:Electric Double Layer Capacitor)は、分離膜を介して陽極と陰極との2つの電極を互いに対向して配置し、対向面にそれぞれ符号の異なる一対の電荷層(電気二重層)が生成されたことを用いたエネルギー貯蔵媒体である。
電気二重層キャパシタは、種々の電気・電子機器の補助電源、ICバックアップ電源等に主に使用されており、最近は、玩具、産業用電源、UPS(UNINTERRUPTED POWER SUPPLY)、太陽熱エネルギーの貯蔵、HEV/EV SUB POWER等に至るまで、幅広く応用されている。
電気二重層キャパシタは、一般的にケース内に単位セルを内蔵した後、電解質を収容することにより作製される。この際、単位セルは、一対の電極と分離膜とが交互に積層されて構成される。
通常、電気二重層キャパシタに要求される適正電圧及び容量を有するように、上記のような単位セルが2つ以上直列及び並列に連結されて電気二重層キャパシタを構成する。
一対の電極は、外部から印加される電気の符号に応じて陽極(+)または陰極(−)とその符号が決定され、このような一対の電極には外部から電気を印加するための端子が引き出されている。
一対の電極では、陽電荷(+)と陰電荷(−)がそれぞれ分極され、1つの単位セルには2箇所の電荷層(電気二重層)が生成される。
しかし、従来の単位セルは、耐電圧(Surge Voltage)が3.0V以下、一般的には動作電圧(Operating Voltage)が2.3V〜2.7Vと低く、実際の電子製品に適用するための動作電圧を持たせるためには、2つ以上の単位セルを直列に連結して使用しなければならなかった。
一方、電気二重層キャパシタは、活性炭電極を用いて対向面積(比表面積)を増やし、電解質を用いて容量を向上させたもので、電極の対向面積を増すことで容量を増加させることができる。
さらに、瞬間充電/放電が可能な電気二重層キャパシタは、電池に比べて出力特性は良いが、放電と同時に電圧が漸次低下することで、単位セル当たりの電圧が低く、エネルギー貯蔵密度が電池に比べて小さい。これにより、電池の出力用補助電源及びその他の電気電子装置の補助電源装置として使用されることが一般的であった。
IC及びバックアップ電源製品等の電子製品は、動作電圧が1.8V以上、有用性の面においては3Vから48Vまでの広い電圧範囲が求められる。これにより、このような製品に使用するためには、2つ以上の単位セルを直列に連結して動作電圧を増加させてから使用した。
しかし、2つ以上の各単位セルを外部の直列連結でキャパシタの動作電圧を増加させる場合には、必然的に生じる各単位セル間のバランスの問題を解決しなければならない。具体的に、単位セルの容量、等価直列抵抗(ESR)、漏れ電流等を考慮してキャパシタの全体動作電圧が1つの単位セルに集中しないように抵抗、ダイオード、その他のIC等の電圧バランス保護回路を要するようになる。
一方、エネルギー貯蔵媒体は、貯蔵できるエネルギーの量に対して固有の値で表しているが、例えば、電池の場合には、安定した電圧範囲を有しているため、1AH(1A電流を1時間の間で使用できる貯蔵容量)で表す。
しかし、電気二重層キャパシタの場合は、F(Farad)で表す。これは、電気二重層キャパシタの電圧が放電と同時に変化するために、一般的な蓄電池(キャパシタ)の容量表記法によりFで表したものである。また、超高容量電気二重層キャパシタというと、既存のmF、uF等の容量を有するコンデンサに比べて約1,000倍〜1,000,000倍となるため、超高容量という。しかし、既存の電気二重層キャパシタは、その電圧において、前述したように、既存の電池やコンデンサに比べて非常に低い動作電圧を有している。
エネルギーの貯蔵に関する一つの資料となるエネルギー貯蔵量は、電池及びコンデンサと同様に、電気二重層キャパシタにおいてもエネルギーの量を比較することができる良い指標と言える。エネルギー貯蔵量は、下記の式により求められる。
最大エネルギー貯蔵量(J)=1/2CV2
(式中、Cは、セル当たりの静電容量(F)、Vは、セルに印加可能な電圧である。)
最大エネルギー貯蔵量(J)=1/2CV2
(式中、Cは、セル当たりの静電容量(F)、Vは、セルに印加可能な電圧である。)
上記の式から明らかなように、最大エネルギー貯蔵量は、容量に比例するが、電圧には二乗に比例するということが分かる。即ち、同じ面積で電圧を2倍増加させると、最大エネルギー貯蔵量は4倍増加するが、容量を2倍増加させると、最大エネルギー貯蔵量は2倍の増加のみが生じる。よって、電気二重層キャパシタの使用可能な最大エネルギーの量を増加させる最も良い方法は、電圧を増加させることと言える。
しかし、前述のように、従来には単位セルを直列に連結して動作電圧を向上させたが、このような方法は、単位セルの容量、容量変化率、ESR、抵抗変化率、漏れ電流、漏れ電流変化率等の反復サイクルにより単位セル間の電圧バランスが崩れながら、何れか1つの単位セルに高い電圧がかかるという問題点があった。つまり、電解質物質が分解(3.0V以上の電圧が印加される場合、電解質が分解される)され、内部抵抗が増加し、静電容量が低下するという問題が発生するようになる。
本発明は、上記のような問題点を解決するためになされたもので、耐電圧及び動作電圧が増加し、高いエネルギー貯蔵密度を有する電気二重層キャパシタ及びその製造方法を提供する。
本発明の一実施形態は、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含むチップ型電気二重層キャパシタセルを提供する。
上記誘導電極層は、集電体と、上記集電体の両面に形成された電極物質と、を含むことができる。
本発明の他の実施形態は、内部に収納空間を有し絶縁性樹脂からなる外装ケースと、上記外装ケースに埋め込まれ、上記収納空間に露出される第1の面と上記外装ケースの外部領域に露出される第2の面とを有する第1及び第2の外部端子と、上記収納空間に配置され、上記第1の面と電気的に連結されたチップ型電気二重層キャパシタセルと、を含み、上記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む電気二重層キャパシタを提供する。
上記誘導電極層は、集電体と、上記集電体の両面に形成された電極物質とを含むことができる。
上記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む単位セルが積層されたものであることができる。
上記外装ケースは、上記絶縁性樹脂と上記第1及び第2の外部端子とが一体に成形されたものであることができる。
上記第1及び第2の外部端子は、上記外装ケースの同一面に形成されたものであることができる。
上記外装ケースは、上面が開放された収納空間を有し、第1及び第2の外部端子が埋め込まれた下部ケースと、上記収納空間を覆うように上記下部ケースに装着された上部キャップとで構成されることができる。
本発明のさらに他の実施形態は、絶縁性樹脂と第1及び第2の外部端子とを一体に成形して上面が開放された収納空間を有しながら、上記第1及び第2の外部端子の第1の面は外部領域に露出され、第2の面は上記収納空間に露出されるように下部ケースを形成するステップと、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含むチップ型電気二重層キャパシタセルを設けるステップと、上記収納空間に露出された上記第1の面と電気的に連結されるよう、上記収納空間に上記チップ型電気二重層キャパシタセルを実装するステップと、上記収納空間を覆うよう、上部キャップを上記下部ケース上に装着するステップと、を含む電気二重層キャパシタの製造方法を提供する。
上記誘導電極層は、集電体と、上記集電体の両面に形成された電極物質とを含むことができる。
上記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む単位セルが積層されたものであることができる。
上記下部ケースの形成は、インサート射出成形により行われることができる。
本発明によるチップ型電気二重層キャパシタセルは、電気が印加される第1及び第2の電極と、上記第1及び第2の電極の間に電気が印加されない少なくとも1つ以上の誘導電極層と、を含む。上記チップ型電気二重層キャパシタセルは、対向する電極の数が増加することで電極の対向面が増加して電荷層が増加する。これにより、チップ型電気二重層キャパシタセルの耐電圧及び動作電圧を増加させる。
また、上記チップ型電気二重層キャパシタセルを含む電気二重層キャパシタは、外装ケースと外部端子とが一体に形成され、空間活用度が高い。これにより、電気二重層キャパシタが小型化されながら耐電圧及び動作電圧が増加し、高エネルギー貯蔵密度を有することができる。
以下、添付図面に基づき、本発明の好ましい実施の形態を説明する。
しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当業界において平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。従って、図面における要素の形状及びサイズ等はより明確な説明のために誇張されることもあり、図面上の同一の符号で表示される要素は同一の要素である。
図1aは、本発明の一実施形態によるチップ型電気二重層キャパシタを示す概略的な斜視図であり、図1bは、図1aのI−I'に沿って切断したチップ型電気二重層キャパシタパッケージを示す概略的な断面図である。
図1a及び図1bを参照すると、本実施形態による電気二重層キャパシタは、内部に収納空間111を有し、絶縁性樹脂からなる外装ケース110と、上記外装ケース110の収納空間に配置されるチップ型電気二重層キャパシタセル120と、を含む。
上記第1及び第2の外部端子130a、130bは、上記外装ケース110に埋め込まれ、上記第1及び第2外部端子130a、130bは、上記収納空間111に露出される第1の面131a、131bと、上記外装ケースの外部領域に露出される第2の面132a、132bとを有する。即ち、上記第1及び第2の外部端子130a、130bは、上記外装ケース110の外部領域と上記収納空間111の内部領域とを連結する構造である。
上記外装ケース110は、インサート成形等によって絶縁性樹脂と第1及び第2の外部端子130a、130bとを一体に成形して製造することができる。
上記外装ケース110の収納空間111にはチップ型電気二重層キャパシタセル120が配置され、上記チップ型電気二重層キャパシタセル120は、上記収納空間111に露出された第1及び第2の外部端子130a、130bの第1の面131a、131bと電気的に連結される。上記第1及び第2の外部端子130a、130bの第2の面132a、132bは、チップ型電気二重層キャパシタセル120を外部電源と電気的に連結するための一手段であることができる。
上記第1及び第2の外部端子130a、130bは、外装ケース110の同一面に形成されることができる。また、図示されていないが、第1及び第2の外部端子は、外装ケースの他の面にそれぞれ形成されることができる。
上記第1及び第2の外部端子130a、130bが同一面に形成される場合、上記電気二重層キャパシタは、追加構造物なしにその構造自体で表面実装(SMT)が可能である。このため、第1及び第2の外部端子130a、130bと外装ケース110とは1つの平面を成すことが好ましい。
上記チップ型電気二重層キャパシタセル120は、第1及び第2の電極123a、123bと、上記第1及び第2の電極の間に配置される誘導電極層123cと、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜124a、124bと、を含むことができる。
より具体的に、上記チップ型電気二重層キャパシタセル120は、第1及び第2の電極123a、123bと、上記第1及び第2の電極の間に配置される少なくとも1つ以上の誘導電極層123cと、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜124a、124bとを含む単位セル120A、120B、120Cが1つ以上積層されたものであることができる。また、図示されていないが、上記チップ型電気二重層キャパシタセルは1つの単位セルで構成されてもよい。
図2aは、本発明の一実施形態によるチップ型電気二重層キャパシタセルの単位セルを示す概略的な断面図であり、図2bは、図2aに示す単位セルの電荷分布及び分極された様子を概略的に示す模式図である。
図2a及び図2bを参照すると、上記チップ型電気二重層キャパシタセル120Aは、第1及び第2の電極123a、123bと、上記第1及び第2の電極の間に配置される誘導電極層123cと、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜124a、124bと、を含む。
上記第1及び第2の電極123a、123bは、互いに対向配置され、互いに異なる極性の電気が印加される。上記第1及び第2の電極123a、123bは、第1及び第2の集電体121a、121bと、上記第1及び第2の集電体に形成された電極物質122a、122bと、で構成されることができる。また、図1bに示すように、単位セルを積層するために、上記第1及び第2の電極は電極物質が集電体の両面に形成された両面電極であることができる。
上記第1及び第2の集電体121a、121bは、それぞれ上記第1及び第2の電極物質122a、122bに電気的信号を伝達するための導電性シートであり、導電性ポリマーやゴムシート、または金属箔(metallic foil)からなることができる。本実施形態において、チップ型電気二重層キャパシタセル120Aは、上記第1及び第2の集電体121a、121bによって第1及び第2の外部端子130a、130bと電気的に連結される。上記第1及び第2の集電体121a、121bは、上記第1及び第2の外部端子130a、130bと電気的に連結されるよう、その形状を適切に変更することができる。このような形状の変更は、チップ型電気二重層キャパシタセルの形状やサイズに影響を受けることがある。
上記第1及び第2の電極が第1及び第2の集電体を含まない場合であれば、上記第1及び第2の電極物質を固体状態のシートに製造して使用することができる。
上記第1及び第2の電極物質122a、122bは、分極性電極材料を使用することができ、比較的高い比表面積を有する活性炭等を用いることができる。上記第1及び第2の電極122a、122bは、粉末活性炭を主材料とした電極物質スラリーを、第1及び第2の集電体121a、121bに固着させて製造することができる。
上記第1及び第2の電極123a、123bの間には、電気が印加されない誘導電極層123cが配置される。誘導電極層123cは、第3の集電体121cと、上記集電体に形成された電極物質122cとを含むことができる。上記電極物質122cは、上記第3集電体121cの両面に形成されることができる。
上記第1及び第2の電極123a、123bと上記誘導電極層123cとの間には、それぞれ第1及び第2の分離膜124a、124bが配置される。
上記第1及び第2の分離膜124a、124bは、イオンが透過できるように多孔性物質からなることができる。これに制限されるものではないが、例えば、ポリプロピレン、ポリエチレン、またはガラス繊維等の多孔性物質を使用することができる。
図2bを参照すると、本実施形態によるチップ型電気二重層キャパシタセルには、4つの電気二重層が形成される。第1及び第2の電極123a、123bに電気が印加されると、上記第1及び第2の電極123a、123bは、それぞれ陽極及び陰極に分極され、第1及び第2の電極の対向面に電気二重層が形成される。また、上記誘導電極層123cには電気が印加されないが、第1及び第2の電極の間に配置され、誘導電気により電荷層(電気二重層)が形成される。
本発明によると、対向する電極の数が増加することで電極の対向面が増加して電荷層が増加する。これにより、チップ型電気二重層キャパシタセルの耐電圧及び動作電圧を増加させる。
上記第1及び第2の電極の間に配置される誘導電極層123cの数は制限されず、1つ以上配置されることができる。1つ以上の誘導電極層が配置される場合、複数の誘導電極層の間にはそれぞれ分離膜が配置されることができる。誘導電極層の数が増加するほど電極対向面が増加し、これにより耐電圧及び動作電圧の増加が可能となる。
本実施形態において、上記外装ケース110は、上面が開放された収納空間を有し、第1及び第2の外部端子130a、130bが埋め込まれた下部ケース110aと、上記収納空間を覆うよう、上記下部ケース110a上に装着された上部キャップ110bと、からなることができる。
上記外装ケース110は、絶縁性樹脂からなることができる。上記絶縁性樹脂は、これに制限されるものではないが、例えば、ポリフェニレンサルファイド(Polyphenylene sulfide,PPS)、または、液晶高分子(Liquid crystal polymer,LCP)であってもよい。これにより、上記電気二重層キャパシタは、高温(約240〜270℃)で進行する表面実装過程で内部構造を保護することができる。
図3aから図3cは、本発明の一実施形態による電気二重層キャパシタの製造方法を説明するための工程別断面図である。
まず、図3aに示すように、開放された収納空間111を有しながら、上記収納空間111に露出される第1の面131a、131bと外部領域に露出される第2の面132a、132bとを有するよう、第1及び第2の外部端子130a、130bが埋め込まれた下部ケース110aを形成する。
上記下部ケース110aを形成する方法は、絶縁性樹脂と第1及び第2の外部端子130a、130bとを一体に成形して、上記絶縁性樹脂に第1及び第2の外部端子130a、130bが埋め込まれることが可能であれば特に制限されない。例えば、インサート射出成形(insert injection molding)を利用することができる。
より具体的に、所望の下部ケースの形状を有する金型内に第1及び第2の外部端子を配置し、上記金型内に絶縁性樹脂を充填する。金型に充填された絶縁性樹脂は、金型内で冷却または架橋により第1及び第2の外部端子と共に固化される。インサート成形により、異なる材質を有する絶縁性樹脂と第1及び第2の外部端子とは一体化される。
次に、図3bに示すように、上記下部ケース110aの収納空間に露出された第1及び第2の外部端子130a、130bの第1の面131a、131bと電気的に連結されるよう、上記収納空間にチップ型電気二重層キャパシタセル120を実装する。
上記チップ型電気二重層キャパシタセル120Aは、上記第1の電極123a、第1の分離膜124a、誘導電極層123c、第2の分離膜124b、第2の電極123bを順に積層して製造されることができる。
上述したように、第1及び第2の電極123a、123bは、第1及び第2の集電体121a、121b上に電極物質122a、122bを形成して製造されることができる。
また、上記誘導電極層123cは、上記第1及び第2の電極の間に1つ以上積層されることができる。上記誘導電極層123cは、第3の集電体121cの両面に電極物質122cが形成されたものであることができる。
上記チップ型電気二重層キャパシタセル120は、第1及び第2の電極123a、123bと、上記第1及び第2の電極の間に配置される少なくとも1つ以上の誘導電極層123cと、上記第1及び第2の電極と上記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜124a、124bとを含む単位セル120A、120B、120Cが1つ以上積層されたものであることができる。
また、図示されていないが、上記チップ型電気二重層キャパシタセルは、1つの単位セルで構成されてもよい。
次に、図3cに示すように、下部ケース110aにチップ型電気二重層キャパシタセル120を実装し、電解液を充填する。上記電解液は、水系電解液または非水系電解液を使用することができる。その後、上記収納空間111を覆うよう、上部キャップ110bを上記下部ケース110a上に装着する。
本発明は、上述した実施形態及び添付の図面により限定されるものではなく、添付の請求範囲により限定する。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属する。
110 外装ケース
120 チップ型電気二重層キャパシタセル
123a、123b 第1及び第2の電極
124a、124b 第1及び第2の分離膜
123c 誘導電極層
130a、130b 第1及び第2の外部端子
120 チップ型電気二重層キャパシタセル
123a、123b 第1及び第2の電極
124a、124b 第1及び第2の分離膜
123c 誘導電極層
130a、130b 第1及び第2の外部端子
Claims (11)
- 互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、
前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、
前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、
を含むチップ型電気二重層キャパシタセル。 - 前記誘導電極層は、集電体と、前記集電体の両面に形成された電極物質と、を含むことを特徴とする請求項1に記載のチップ型電気二重層キャパシタセル。
- 内部に収納空間を有し絶縁性樹脂からなる外装ケースと、
前記外装ケースに埋め込まれ、前記収納空間に露出される第1の面と前記外装ケースの外部領域に露出される第2の面とを有する第1及び第2の外部端子と、
前記収納空間に配置され、前記第1の面と電気的に連結された請求項1または2に記載のチップ型電気二重層キャパシタセルと
を含む電気二重層キャパシタ。 - 前記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む単位セルが積層されたことを特徴とする請求項3に記載の電気二重層キャパシタ。
- 前記外装ケースは、前記絶縁性樹脂と前記第1及び第2の外部端子とが一体に成形されたことを特徴とする請求項3または4に記載の電気二重層キャパシタ。
- 前記第1及び第2の外部端子は、前記外装ケースの同一面に形成されたことを特徴とする請求項3から5の何れか1項に記載の電気二重層キャパシタ。
- 前記外装ケースは、上面が開放された収納空間を有し、第1及び第2の外部端子が埋め込まれた下部ケースと、前記収納空間を覆うように前記下部ケースに装着された上部キャップと、からなることを特徴とする請求項3から6の何れか1項に記載の電気二重層キャパシタ。
- 絶縁性樹脂と第1及び第2の外部端子とを一体に成形して上面が開放された収納空間を有しながら、前記第1及び第2の外部端子の第1の面は前記収納空間に露出され、第2の面は外部領域に露出されるように下部ケースを形成するステップと、
互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含むチップ型電気二重層キャパシタセルを設けるステップと、
前記収納空間に露出された前記第1の面と電気的に連結されるよう、前記収納空間に前記チップ型電気二重層キャパシタセルを実装するステップと、
前記収納空間を覆うよう、上部キャップを前記下部ケース上に装着するステップと、
を含む電気二重層キャパシタの製造方法。 - 前記誘導電極層は、集電体と、前記集電体の両面に形成された電極物質と、を含むことを特徴とする請求項8に記載の電気二重層キャパシタの製造方法。
- 前記チップ型電気二重層キャパシタセルは、互いに対向配置され、互いに反対極性の電気が印加される第1及び第2の電極と、前記第1及び第2の電極の間に配置され、電気が印加されない少なくとも1つ以上の誘導電極層と、前記第1及び第2の電極と前記誘導電極層との間にそれぞれ配置された第1及び第2の分離膜と、を含む単位セルが積層されたことを特徴とする請求項8または9に記載の電気二重層キャパシタの製造方法。
- 前記下部ケースの形成は、インサート射出成形により行われることを特徴とする請求項8から10の何れか1項に記載の電気二重層キャパシタの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0002879 | 2010-01-12 | ||
KR1020100002879A KR101141352B1 (ko) | 2010-01-12 | 2010-01-12 | 전기 이중층 커패시터 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011146675A true JP2011146675A (ja) | 2011-07-28 |
Family
ID=44258363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010183921A Pending JP2011146675A (ja) | 2010-01-12 | 2010-08-19 | 電気二重層キャパシタ及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8295031B2 (ja) |
JP (1) | JP2011146675A (ja) |
KR (1) | KR101141352B1 (ja) |
CN (1) | CN102129917A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011044682A (ja) * | 2009-07-21 | 2011-03-03 | Panasonic Corp | キャパシタ |
CN109270886A (zh) * | 2018-10-30 | 2019-01-25 | 中国石油天然气集团公司 | 管道站场现场远程i/o控制方法 |
CN115360021B (zh) * | 2022-07-29 | 2024-05-03 | 福建国光新业科技股份有限公司 | 一种高可靠性叠层固态铝电解电容器及其制备方法 |
US11848164B2 (en) | 2022-07-29 | 2023-12-19 | Fujian Guoguang Xinye Sci-Tec Co., Ltd. | Highly-reliable multilayer solid aluminum electrolytic capacitor and method for preparing same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049289A (ja) * | 2004-06-29 | 2006-02-16 | Kyocera Corp | 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ |
WO2006064837A1 (ja) * | 2004-12-14 | 2006-06-22 | Kitagawa Seiki Kabushiki Kaisha | 電気二重層コンデンサ |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04274311A (ja) * | 1991-03-01 | 1992-09-30 | Nec Corp | 電気二重層コンデンサ |
US5450279A (en) * | 1993-05-19 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Electric double layer capacitor |
JP2001076971A (ja) * | 1999-09-03 | 2001-03-23 | Nec Corp | 電気二重層コンデンサおよびその製造方法 |
US6781817B2 (en) * | 2000-10-02 | 2004-08-24 | Biosource, Inc. | Fringe-field capacitor electrode for electrochemical device |
US6757154B2 (en) * | 2001-12-13 | 2004-06-29 | Advanced Energy Technology Inc. | Double-layer capacitor components and method for preparing them |
JP2004186540A (ja) * | 2002-12-05 | 2004-07-02 | Tdk Corp | 積層型電子部品 |
US7206189B2 (en) * | 2002-12-20 | 2007-04-17 | Advanced Energy Technology Inc. | Composite electrode and current collectors and processes for making the same |
WO2005096333A1 (ja) * | 2004-03-31 | 2005-10-13 | Fuji Jukogyo Kabushiki Kaisha | メソポア炭素材を負極に用いた有機電解質キャパシタ |
JP2006059912A (ja) * | 2004-08-18 | 2006-03-02 | Nec Tokin Corp | 電気二重層キャパシタ |
JP4450378B2 (ja) * | 2004-10-27 | 2010-04-14 | Necトーキン株式会社 | 表面実装型コンデンサ及びその製造方法 |
EP1865521A4 (en) * | 2005-03-31 | 2011-02-23 | Fuji Heavy Ind Ltd | LITHIUM ION CAPACITOR |
WO2007026492A1 (ja) * | 2005-08-30 | 2007-03-08 | Fuji Jukogyo Kabushiki Kaisha | リチウムイオンキャパシタ |
WO2007043145A1 (ja) * | 2005-10-05 | 2007-04-19 | Kitagawa Seiki Kabushiki Kaisha | チップ型電気二重層コンデンサ及びその製造方法 |
JP2007201382A (ja) * | 2006-01-30 | 2007-08-09 | Sanyo Electric Co Ltd | 蓄電デバイス |
KR100826410B1 (ko) * | 2006-12-29 | 2008-04-29 | 삼성전기주식회사 | 캐패시터 및 이를 이용한 캐패시터 내장형 다층 기판 구조 |
JP2008182023A (ja) | 2007-01-24 | 2008-08-07 | Sanyo Electric Co Ltd | 電気二重層キャパシタ |
KR20080014134A (ko) | 2008-01-25 | 2008-02-13 | 엘에스전선 주식회사 | 울트라 캐패시터 |
-
2010
- 2010-01-12 KR KR1020100002879A patent/KR101141352B1/ko not_active IP Right Cessation
- 2010-08-18 US US12/805,761 patent/US8295031B2/en not_active Expired - Fee Related
- 2010-08-19 CN CN201010259097XA patent/CN102129917A/zh active Pending
- 2010-08-19 JP JP2010183921A patent/JP2011146675A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006049289A (ja) * | 2004-06-29 | 2006-02-16 | Kyocera Corp | 電池用ケースおよび電池ならびに電気二重層キャパシタ用ケースおよび電気二重層キャパシタ |
WO2006064837A1 (ja) * | 2004-12-14 | 2006-06-22 | Kitagawa Seiki Kabushiki Kaisha | 電気二重層コンデンサ |
Also Published As
Publication number | Publication date |
---|---|
KR20110082932A (ko) | 2011-07-20 |
CN102129917A (zh) | 2011-07-20 |
KR101141352B1 (ko) | 2012-05-03 |
US20110170235A1 (en) | 2011-07-14 |
US8295031B2 (en) | 2012-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8254084B2 (en) | Chip type electric double layer capacitor and method for manufacturing the same | |
JP2006287174A (ja) | 高電圧電気二重層キャパシタ | |
KR101141447B1 (ko) | 칩형 전기 이중층 커패시터 및 그 제조방법 | |
US9070513B2 (en) | Method of manufacturing chip-type electric double layer capacitor | |
KR101141352B1 (ko) | 전기 이중층 커패시터 및 그 제조방법 | |
JP2010199537A (ja) | 電気二重層キャパシタパッケージ | |
KR100720994B1 (ko) | 초박형 전기 이중층 캐패시터의 제조방법 | |
JP5240629B2 (ja) | 電気二重層キャパシタパッケージ及びこの製造方法 | |
US8422198B2 (en) | Electric double layer capacitor package and method of manufacturing the same | |
JP3648152B2 (ja) | 蓄電素子及びその製造方法 | |
KR101101455B1 (ko) | 전기 이중층 커패시터 패키지 및 그 제조방법 | |
KR101067177B1 (ko) | 칩형 전기 이중층 커패시터 및 그 제조방법 | |
CN107705997B (zh) | 一种超级电容器的元件结构 | |
JPH11274014A (ja) | 電気二重層キャパシタ | |
KR101070084B1 (ko) | 칩형 전기 이중층 커패시터 및 그 제조방법 | |
KR101133374B1 (ko) | 칩형 전기 이중층 커패시터 및 그 제조방법 | |
KR101369738B1 (ko) | 콘덴서용 전극구조체 및 상기 전극구조체를 포함하는 콘덴서 | |
KR20140106972A (ko) | 이차전지 및 이의 제조 방법 | |
JP2007299857A (ja) | 電気二重層コンデンサ | |
JP2007189127A (ja) | 電気二重層キャパシタ | |
JP2004335703A (ja) | 電気二重層コンデンサ | |
JP2002151355A (ja) | 積層型電気二重層キャパシタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |