JP2011129870A - 薄膜トランジスタ製造装置 - Google Patents

薄膜トランジスタ製造装置 Download PDF

Info

Publication number
JP2011129870A
JP2011129870A JP2010171837A JP2010171837A JP2011129870A JP 2011129870 A JP2011129870 A JP 2011129870A JP 2010171837 A JP2010171837 A JP 2010171837A JP 2010171837 A JP2010171837 A JP 2010171837A JP 2011129870 A JP2011129870 A JP 2011129870A
Authority
JP
Japan
Prior art keywords
electrode
chamber
film transistor
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010171837A
Other languages
English (en)
Other versions
JP5629154B2 (ja
Inventor
Beong-Ju Kim
秉胄 金
Shishu An
志洙 安
Cheol-Ho Yu
▲チョル▼浩 劉
Seitetsu Kin
聖哲 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011129870A publication Critical patent/JP2011129870A/ja
Application granted granted Critical
Publication of JP5629154B2 publication Critical patent/JP5629154B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Abstract

【課題】薄膜トランジスタ製造装置を提供する。
【解決手段】基板上に非晶質シリコンを蒸着する第1マルチチャンバと、前記基板上に電極を形成する第2マルチチャンバと、前記第1マルチチャンバと前記第2マルチチャンバとの間に位置するローディング/アンローディングチャンバと、を含み、前記ローディング/アンローディングチャンバは、基板ホルダ及び電源電圧印加部を含むことを特徴とする薄膜トランジスタ製造装置。
【選択図】図1B

Description

本発明は、薄膜トランジスタ製造装置に関する。
平板表示装置(Flat Panel display device)は、軽量及び薄型などの特性を有するため、陰極線管表示装置(Cathode−ray
Tube display device)に代替される表示装置として用いられる。このような平板表示装置の代表的な例として、液晶表示装置(Liquid Crystal
Display device; LCD)と有機電界発光表示装置(Organic Light Emitting Diode
display device; OLED)が知られている。特に有機電界発光表示装置は、液晶表示装置に比べて輝度特性及び視野角特性が優れているため、バックライト(Backlight)を必要とせず、超薄型を実現することができる長所を有する。
このような有機電界発光表示装置は、有機薄膜において陰極(Cathode)と陽極(Anode)から注入された電子と正孔とが再結合して励起子を形成し、この励起子からのエネルギーによって特定波長の光が発生する現象を利用した表示装置である。
上記有機電界発光表示装置は、駆動方法によって受動駆動(Passive matrix)方式と能動駆動(Active
matrix)方式とに分類される。上記能動駆動方式の有機電界発光表示装置は、上記有機薄膜を含む有機電界発光ダイオードを駆動するために2つの薄膜トランジスタ(Thin
Film Transistor; TFT)が形成される。すなわち、上記有機電界発光ダイオードに駆動電流を印加するための駆動トランジスタ及び上記駆動トランジスタにデータ信号を伝達して上記駆動トランジスタのオン/オフを決定するスイッチングトランジスタが形成される。しかし、これら2つのトランジスタが形成されるために、能動駆動方式の有機電界発光表示装置は、受動駆動方式の有機電界発光表示装置に比べて製造が複雑であるという短所があった。
しかし、上記受動駆動方式の有機電界発光表示装置は、解像度、駆動電圧の上昇、材料寿命の低下などの問題点で低解像度及び小型ディスプレイの応用分野に制限される。これに対し、上記能動駆動方式の有機電界発光表示装置は、表示領域の各画素に位置するスイッチングトランジスタ及び駆動トランジスタを用いて供給される所定の電流により安定的な輝度を示すことができ、さらに電力消耗も少ないため、高解像度や大型ディスプレイを実現することができるという長所を有する。
通常、上記スイッチングトランジスタ及び駆動トランジスタのような薄膜トランジスタは、半導体層、上記半導体層の一側に位置し、上記半導体層を通る電流の流れを制御するゲート電極、及び上記半導体層の両端部にそれぞれ接続されて上記半導体層により所定電流を移動させるソース電極及びドレイン電極を含む。上記半導体層は、多結晶シリコン(polycrystalline silicon; poly-si)または非晶質シリコン(amorphous
silicon; a-si)で形成され得るが、上記多結晶シリコンの電子移動度が非晶質シリコンの電子移動度よりも高いため、現在は多結晶シリコンが主に用いられる。
ここで、上記多結晶シリコンからなる半導体層を形成する方法は、基板上に非晶質シリコン層を形成し、固相結晶化法(Solid Phase Crystallization: SPC)、急速熱処理方法(Rapid Thermal Annealing: RTA)、金属誘導結晶化法(Metal
Induced Crystallization: MIC)、金属誘導側面結晶化法(Metal Induced Lateral
Crystallization: MILC)、エキシマレーザアニーリング(Excimer Laser Annealing: ELA)結晶化法、及び順次側面固相(Sequential Lateral Solidification: SLS)結晶化法のうちのいずれか1つを用いて結晶化する方法が主に用いられる。
大韓民国出願公開第2005−73076号明細書
ここで、上記のような薄膜トランジスタを製造するための製造装置は、通常の工程効率を向上させ、ゲート電極、非晶質シリコン及びソース/ドレイン電極などが外部空気に接触されて腐食または特性変化をすることを防止するために、複数の工程チャンバから成るマルチチャンバを用いて各段階を行う。このような複数のマルチチャンバを含む薄膜トランジスタは、基板上に非晶質シリコンを蒸着した後、該非晶質シリコンが形成された基板を別途のマルチチャンバまたは工程チャンバに移送し、該非晶質シリコンを多結晶シリコンに結晶化し、多結晶シリコンが形成された基板を再び移送して絶縁膜及び電極を形成する。このため、連続的な環境変化による特性の偏差及び基板移送による変形が生じ、工程時間を短縮するのに制限があるという問題があった。
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、基板上に蒸着された非晶質シリコンを結晶化する方法を改善し、全体の工程チャンバ数を低減させることが可能な、新規かつ改良された薄膜トランジスタ製造装置を提供することにある。
上記課題を解決するために、本発明のある観点によれば、基板上に非晶質シリコンを蒸着する第1マルチチャンバと、前記基板上に電極を形成する第2マルチチャンバと、前記第1マルチチャンバと前記第2マルチチャンバとの間に位置するローディング/アンローディングチャンバと、を含み、前記ローディング/アンローディングチャンバは、基板ホルダ及び電源電圧印加部を含むことを特徴とする薄膜トランジスタ製造装置が提供される。
また、前記基板ホルダは、基板が載置される基板支持台と、前記基板支持台を上昇または下降させるホルダ移送部と、前記ホルダ移送部を制御するホルダ駆動部と、を含んでもよい。
また、前記基板支持台は、前記基板を固定させる固定手段をさらに含んでもよい。
また、前記固定手段は、真空ポンプに接続された1つまたは複数の真空ホールであってもよい。
また、前記基板支持台の側面に位置し、基板を整列させるアラインメント手段をさらに含んでもよい。
また、前記基板支持台は、基板の大きさを検知するための1つまたは複数のセンサをさらに含んでもよい。
また、前記電源電圧印加部は、第1電極と、第2電極と、前記第1電極及び前記第2電極に互いに異なる極性の電源電圧を印加する電源電圧源と、を含んでもよい。
また、前記電源電圧印加部は、前記第1電極と前記第2電極との間の距離を調節する制御部をさらに含んでもよい。
また、前記電源電圧印加部は、前記第1電極を移動させる第1電極移送部と、前記第2電極を移動させる第2電極移送部と、前記第1電極移送部及び前記第2電極移送部の移動経路が設けられた移動ガイドをさらに含んでもよい。
また、前記移動ガイドは、前記第1電極移送部の移動経路が設けられた第1移動ガイド及び前記第2電極移送部の移動経路が設けられた第2移動ガイドを含み、前記第1移動ガイドと前記第2移動ガイドとは所定距離離隔されていてもよい。
また、前記第1移動ガイド及び前記第2移動ガイドは、前記移動ガイドの長手方向に形成されたガイドホールを含み、前記第1電極移送部及び前記第2電極移送部は、前記ガイドホームに対応するよう形成された突出部を含んでもよい。
また、前記第2マルチチャンバは、スパッタリング工程を行なう工程チャンバを含んでもよい。
また、前記薄膜トランジスタ製造装置は、前記第1マルチチャンバと前記ローディング/アンローディングチャンバとの間及び前記ローディング/アンローディングチャンバと前記第2マルチチャンバとの間に位置するゲートバルブをさらに含んでもよい。
以上説明したように本発明によれば、基板上に蒸着された非晶質シリコンを結晶化する方法を改善し、全体の工程チャンバ数を低減させることができる。
本発明の実施形態に係る薄膜トランジスタ製造装置の一部を示す模式図である。 図1の切断線I−I’による断面図である。 本発明の実施形態に係る薄膜トランジスタ製造装置の第1マルチチャンバと第2マルチチャンバとの間に位置するローディング/アンローディングチャンバを示す斜視図である。 図2Aの切断線A−A’による断面図である。 図2Aの切断線B−B’による断面図である。
以下、添付した図面を参照して、本発明の好適な実施形態を詳細に説明する。しかしながら、本発明は、以下で説明する実施形態に限定されるわけではなく、他の形態で具体化することができる。したがって、以下に開示される実施形態は発明の開示を完全なものとすると共に、当業者に本発明の思想を十分に伝えるために提供されるものである。なお、説明の都合上、図面において、層及び領域の厚みは誇張されており、図示する形態が実際とは異なる場合がある。明細書の全体において同一の参照番号は、同一の構成要素を示す。
本実施形態は、基板上に非晶質シリコンを蒸着する第1マルチチャンバと基板上に電極を形成するための第2マルチチャンバとの間に位置するローディング/アンローディングチャンバを、真空状態でない結晶化装置として用いることで、全体の工程チャンバ数を低減することを特徴とする。
特許文献1は、非晶質シリコン薄膜に所定電源電圧を印加して発生するジュール加熱による高熱を用いて上記非晶質シリコン薄膜を多結晶シリコン薄膜に結晶化することで、工程チャンバを真空状態にしなくても結晶化工程を行うことのできる結晶化方法が開示されている。
そこで、本発明は、基板上に非晶質シリコンを蒸着するための第1マルチチャンバと上記基板上に電極を形成するための第2マルチチャンバとの間に位置するローディング/アンローディングチャンバで、上記ジュール加熱による結晶化工程が行われるようにし、全体の工程チャンバ数を低減させる。
<実施形態>
図1Aは本発明の実施形態に係る薄膜トランジスタ製造装置の一部を示す模式図であり、図1Bは図1Aの切断線I−I’による断面図である。
図1A及び図1Bに示すように、本発明の実施形態に係る薄膜トランジスタ製造装置は、複数の第1工程チャンバ110を含む第1マルチチャンバ100と、複数の第2工程チャンバ210を含む第2マルチチャンバ200と、第1マルチチャンバ100と第2マルチチャンバ200との間に位置するローディング/アンローディングチャンバ300と、を含む。
第1マルチチャンバ100は、基板(図示せず)上に非晶質シリコンを蒸着するものであり、複数の第1工程チャンバ110及び基板を複数の第1工程チャンバ110に搬入/搬出するための第1ロボットアーム125が位置する第1搬送チャンバ120を含む。ここで、複数の第1工程チャンバ110は、基板上に非晶質シリコンを蒸着させるために基板を支持する支持チャック111と、蒸着物質を噴射する複数の噴射ノズル113が形成されたシャワーヘッド112と、を含み、非晶質シリコン蒸着工程を行う。
第2マルチチャンバ200は、基板上に電極を形成させるものであって、複数の第2工程チャンバ210と、基板を複数の第2工程チャンバ210に搬入/搬出する第2ロボットアーム225が位置する第2搬送チャンバ220を含む。ここで、複数の第2工程チャンバ210は、ターゲット211、電圧源230に接続される第1電極212aを含むターゲットホルダ212、基準電圧に接続される第2電極221を含む支持台220、及びターゲットホルダ212背面に位置する磁石組立体240を含んでスパッタリング工程を介して電極層を形成する。
ここで、第1搬送チャンバ120と第1工程チャンバ110との間及び第2搬送チャンバ220と第2工程チャンバ210との間には、第1工程チャンバ110及び第2工程チャンバ210が工程を行う間に真空状態が維持できるように、ゲートバルブ(図示せず)を含む搬出入口410、440が位置する。
ローディング/アンローディングチャンバ300は、第1マルチチャンバ100から搬出される基板上に蒸着された非晶質シリコンを多結晶シリコンに結晶化させた後、多結晶シリコンが形成された基板を第2マルチチャンバ200に搬入するものである。ローディング/アンローディングチャンバ300は、内部の下側に基板ホルダ310が位置し、内部の上側に互いに異なる極性を有する第1電極321と第2電極322とを含む電源電圧印加部320が位置する。
ここで、第1マルチチャンバ100及び第2マルチチャンバ200とローディング/アンローディングチャンバ300との間には、第1マルチチャンバ100及び第2マルチチャンバ200が工程を行う間に真空状態が維持できるように、ゲートバルブを含む搬出入口420、430が位置する。
図2Aは本発明の実施形態に係る薄膜トランジスタ製造装置の第1マルチチャンバ100と第2マルチチャンバ200との間に位置するローディング/アンローディングチャンバ300を示す斜視図である。図2Bは図2Aの切断線A−A’による断面図である。図2Cは切断線図2AのB−B’による断面図である。
図2A〜図2Cを参照し、本発明の実施形態に係る薄膜トランジスタ製造装置のローディング/アンローディングチャンバ300をより詳しく説明する。ローディング/アンローディングチャンバ300内部の下側に位置する基板ホルダ310は、ローディング/アンローディングチャンバ300の内側に搬入された基板を支持し、電源電圧印加部320により電源電圧が印加される位置に該基板を移動させて、基板上に蒸着された非晶質シリコンの結晶化工程が行われるようにする。基板ホルダ310は、基板が載置される基板支持台311、該基板支持台311を上昇または下降させるためのホルダ移送部312及び該ホルダ移送部312を制御するためのホルダ駆動部313を含む。
基板支持台311は、載置された基板を固定するための固定手段を含む。例えば、固定手段として、基板と基板支持台311との間の空気を排出させて基板を基板支持台311に密着させる1つまたは複数の真空ホール311aを形成してもよい。かかる1つまたは複数の真空ホール311aは、真空配管345により真空ポンプ340に接続され、1つまたは複数の真空ホール311aを介して基板と基板支持台311との間に存在する空気を強制排気させることによって、基板を基板支持台311に密着固定させることができる。
また、基板支持台311は、基板を整列させるアラインメント手段311b及び基板の大きさを検知する複数のセンサ311cを含む。アラインメント手段311bは、基板支持台311の側面に位置し、基板支持台311からはみ出した基板を基板支持台311の内側に押し込む手段とすることができる。
電源電圧印加部320は、基板の導電性薄膜に所定電源電圧を印加し、基板に形成された非晶質シリコンの結晶化を行う。電源電圧印加部320は、第1電極321、第2電極322、及び上記第1電極321と第2電極322に互いに異なる極性の電源電圧を印加するための電源電圧源330を含む。
そこで、電源電圧印加部320は搬入される基板の大きさとは関係なく、基板の正確な位置に所定電源電圧が印加されることができるように、第1電極321と第2電極322との間の距離を調節するための制御部360及び該制御部360により調節される第1電極321と第2電極322の移動経路が形成された移動ガイド323をさらに含むことができる。
また、電源電圧印加部320は、第1電極321及び第2電極322の移動及び整列を容易に調節するために、第1電極321と移動ガイド323との間に結合され、制御部360の制御により第1電極321を移動させる第1電極移送部351と、第2電極322と移動ガイド323との間に結合され、制御部360の制御により第2電極322を移動させるための第2電極移送部352と、をさらに含むことができる。
ここで、上記移動ガイド323は、第1電極移送部351の移動経路が形成された第1移動ガイド323a及び第2電極移送部352の移動経路が形成された第2移動ガイド323bと、をそれぞれ含む。なお、第1電極321と第2電極322との衝突を防止させるために、第1移動ガイド323aと第2移動ガイド323bは所定距離離隔させていることが好ましい。
また、第1移動ガイド323a及び第2移動ガイド323bは、同一方向に所定の長さを有し、第1電極321及び第2電極322を同一方向に移動させることで、第1電極321及び第2電極322の位置をより容易に調節できるようにする。
本発明の実施形態に係る薄膜トランジスタ製造装置のローディング/アンローディングチャンバ300は、第1移動ガイド323aと第1電極移送部351との間及び第2移動ガイド323bと第2電極移送部352との間をさらに堅く結合させるために、第1移動ガイド323a及び第2移動ガイド323bにY方向に所定の長さを有するガイドホール323cを形成し、第1電極移送部351及び第2電極移送部352にガイドホール323cに対応する突出部351aを形成することもできる。
上記本発明の実施形態に係る薄膜トランジスタ製造装置によれば、別途の工程チャンバまたはマルチチャンバを使用せず、第1マルチチャンバで蒸着された非晶質シリコンを多結晶シリコンに結晶化した後、電極を形成するための第2マルチチャンバに搬入することで、全体の工程チャンバ数を低減させて連続的な環境変化による特性の偏差を最小化し、製造工程効率を向上させることができる。具体的には、基板上に非晶質シリコンを蒸着するために複数の第1工程チャンバを含む第1マルチチャンバと基板上に電極を形成するために複数の第2工程チャンバを含む第2マルチチャンバとの間に位置するローディング/アンローディングチャンバを、ジュール熱を利用した結晶化装置として用いることで、第1マルチチャンバで蒸着された非晶質シリコンを別途のマルチチャンバまたは工程チャンバなしに多結晶シリコンに結晶化した後に、電極形成のための第2マルチチャンバに移送するため、全体の工程チャンバ数を低減させることができる。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
100 第1マルチチャンバ
110 第1工程チャンバ
200 第2マルチチャンバ
210 第2工程チャンバ
300 ローディング/アンローディングチャンバ
310 基板ホルダ
320 電源電圧印加部

Claims (13)

  1. 基板上に非晶質シリコンを蒸着する第1マルチチャンバと、
    前記基板上に電極を形成する第2マルチチャンバと、
    前記第1マルチチャンバと前記第2マルチチャンバとの間に位置するローディング/アンローディングチャンバと、
    を含み、
    前記ローディング/アンローディングチャンバは、基板ホルダ及び電源電圧印加部を含むことを特徴とする薄膜トランジスタ製造装置。
  2. 前記基板ホルダは、基板が載置される基板支持台と、前記基板支持台を上昇または下降させるホルダ移送部と、前記ホルダ移送部を制御するホルダ駆動部と、を含むことを特徴とする請求項1に記載の薄膜トランジスタ製造装置。
  3. 前記基板支持台は、前記基板を固定させる固定手段をさらに含むことを特徴とする請求項2に記載の薄膜トランジスタ製造装置。
  4. 前記固定手段は、真空ポンプに接続された1つまたは複数の真空ホールであることを特徴とする請求項3に記載の薄膜トランジスタ製造装置。
  5. 前記基板支持台の側面に位置し、基板を整列させるアラインメント手段をさらに含むことを特徴とする請求項2から4のいずれか1項に記載の薄膜トランジスタ製造装置。
  6. 前記基板支持台は、基板の大きさを検知するための1つまたは複数のセンサをさらに含むことを特徴とする請求項2から5のいずれか1項に記載の薄膜トランジスタ製造装置。
  7. 前記電源電圧印加部は、第1電極と、第2電極と、前記第1電極及び前記第2電極に互いに異なる極性の電源電圧を印加する電源電圧源と、を含むことを特徴とする請求項1から6のいずれか1項に記載の薄膜トランジスタの製造装置。
  8. 前記電源電圧印加部は、前記第1電極と前記第2電極との間の距離を調節する制御部をさらに含むことを特徴とする請求項7に記載の薄膜トランジスタ製造装置。
  9. 前記電源電圧印加部は、前記第1電極を移動させる第1電極移送部と、前記第2電極を移動させる第2電極移送部と、前記第1電極移送部及び前記第2電極移送部の移動経路が設けられた移動ガイドをさらに含むことを特徴とする請求項7又は8に記載の薄膜トランジスタ製造装置。
  10. 前記移動ガイドは、前記第1電極移送部の移動経路が設けられた第1移動ガイド及び前記第2電極移送部の移動経路が設けられた第2移動ガイドを含み、
    前記第1移動ガイドと前記第2移動ガイドとは所定距離離隔されていることを特徴とする請求項9に記載の薄膜トランジスタ製造装置。
  11. 前記第1移動ガイド及び前記第2移動ガイドは、前記移動ガイドの長手方向に形成されたガイドホールを含み、
    前記第1電極移送部及び前記第2電極移送部は、前記ガイドホームに対応するよう形成された突出部を含むことを特徴とする請求項10に記載の薄膜トランジスタ製造装置。
  12. 前記第2マルチチャンバは、スパッタリング工程を行なう工程チャンバを含むことを特徴とする請求項1から11のいずれか1項に記載の薄膜トランジスタ製造装置。
  13. 前記薄膜トランジスタ製造装置は、
    前記第1マルチチャンバと前記ローディング/アンローディングチャンバとの間及び前記ローディング/アンローディングチャンバと前記第2マルチチャンバとの間に位置するゲートバルブをさらに含むことを特徴とする請求項1から12のいずれか1項に記載の薄膜トランジスタ製造装置。


JP2010171837A 2009-12-15 2010-07-30 薄膜トランジスタ製造装置 Active JP5629154B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090124724A KR101084232B1 (ko) 2009-12-15 2009-12-15 박막 트랜지스터 제조 장치
KR10-2009-0124724 2009-12-15

Publications (2)

Publication Number Publication Date
JP2011129870A true JP2011129870A (ja) 2011-06-30
JP5629154B2 JP5629154B2 (ja) 2014-11-19

Family

ID=44141707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010171837A Active JP5629154B2 (ja) 2009-12-15 2010-07-30 薄膜トランジスタ製造装置

Country Status (3)

Country Link
US (1) US20110139611A1 (ja)
JP (1) JP5629154B2 (ja)
KR (1) KR101084232B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101943022B1 (ko) * 2011-11-01 2019-01-29 엘지디스플레이 주식회사 트랜지스터 어레이 기판의 제조 장치 및 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750333A (ja) * 1993-08-06 1995-02-21 Matsushita Electric Ind Co Ltd プロセス設備のシーケンス制御装置
JP2004158850A (ja) * 2002-11-04 2004-06-03 Lg Philips Lcd Co Ltd 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
JP2004319961A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP2005109358A (ja) * 2003-10-01 2005-04-21 Canon Inc 基板吸着装置、チャックおよび保持装置ならびにそれらを用いた露光装置
JP2007023380A (ja) * 2005-07-19 2007-02-01 Applied Materials Inc ハイブリッドpvd−cvdシステム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4984392A (en) * 1988-09-29 1991-01-15 Shin-Etsu Handotai Company Limited Chamfering the notch of a semiconductor wafer
US5284789A (en) * 1990-04-25 1994-02-08 Casio Computer Co., Ltd. Method of forming silicon-based thin film and method of manufacturing thin film transistor using silicon-based thin film
JP2798112B2 (ja) * 1994-03-25 1998-09-17 信越半導体株式会社 ウェーハノッチ寸法測定装置及び方法
JP3586197B2 (ja) * 2000-03-23 2004-11-10 シャープ株式会社 薄膜形成用プラズマ成膜装置
US6677602B1 (en) * 2000-08-18 2004-01-13 Sensys Instruments Corporation Notch and flat sensor for wafer alignment
TW512478B (en) * 2000-09-14 2002-12-01 Olympus Optical Co Alignment apparatus
US6776848B2 (en) * 2002-01-17 2004-08-17 Applied Materials, Inc. Motorized chamber lid
US20040035360A1 (en) * 2002-05-17 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
US8061299B2 (en) * 2004-02-17 2011-11-22 Engle George M Formation of photoconductive and photovoltaic films
JP4617101B2 (ja) * 2004-05-11 2011-01-19 株式会社昭和真空 スパッタ装置
US20070048451A1 (en) * 2005-08-26 2007-03-01 Applied Materials, Inc. Substrate movement and process chamber scheduling
US7884032B2 (en) * 2005-10-28 2011-02-08 Applied Materials, Inc. Thin film deposition
US7993461B2 (en) * 2007-05-30 2011-08-09 Intermolecular, Inc. Method and system for mask handling in high productivity chamber
JP2009231277A (ja) * 2008-02-29 2009-10-08 Semiconductor Energy Lab Co Ltd 製造装置
KR101441542B1 (ko) * 2008-03-26 2014-09-18 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 포함하는 표시 장치 및 박막트랜지스터 기판의 제조 방법
KR101046064B1 (ko) * 2008-12-11 2011-07-01 삼성전기주식회사 박막소자 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750333A (ja) * 1993-08-06 1995-02-21 Matsushita Electric Ind Co Ltd プロセス設備のシーケンス制御装置
JP2004158850A (ja) * 2002-11-04 2004-06-03 Lg Philips Lcd Co Ltd 多結晶シリコン膜形成方法とこれを利用した薄膜トランジスタの製造方法
JP2004319961A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd 基板処理装置、基板処理方法、及び該方法を実行するプログラム
JP2005109358A (ja) * 2003-10-01 2005-04-21 Canon Inc 基板吸着装置、チャックおよび保持装置ならびにそれらを用いた露光装置
JP2007023380A (ja) * 2005-07-19 2007-02-01 Applied Materials Inc ハイブリッドpvd−cvdシステム

Also Published As

Publication number Publication date
KR101084232B1 (ko) 2011-11-16
US20110139611A1 (en) 2011-06-16
JP5629154B2 (ja) 2014-11-19
KR20110067933A (ko) 2011-06-22

Similar Documents

Publication Publication Date Title
JP4989415B2 (ja) 有機電界発光表示装置
US8921831B2 (en) Thin film deposition apparatus, method of manufacturing organic light-emitting display device by using the apparatus, and organic light-emitting display device manufactured by using the method
JP2003297562A (ja) 蒸着方法
EP2735629B1 (en) Method of manufacturing low temperature polysilicon film, thin film transistor and manufacturing method thereof
US20170198383A1 (en) Mask assembly, method of manufacturing thereof, and apparatus including the same
US20070187676A1 (en) Organic electro-luminescent display and method of fabricating the same
US8486195B2 (en) Atomic layer deposition apparatus and method of fabricating atomic layer using the same
US8512530B2 (en) Sputtering apparatus
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
CN109638174B (zh) Oled显示面板及其制作方法
KR101084235B1 (ko) 비정질 실리콘 결정화 장치
US20090218219A1 (en) Manufacturing Apparatus
JP5629154B2 (ja) 薄膜トランジスタ製造装置
EP1860699A1 (en) Display having thin fim transistors with channel region of varying crystal state
US8916797B2 (en) Crystallization apparatus using sequential lateral solidification
KR101024631B1 (ko) 박막 트랜지스터의 제조 방법
CN100573886C (zh) 显示装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
TWI260702B (en) Method of selective laser crystallization and display panel fabricated by using the same
US7776669B2 (en) Thin film transistor and method of fabricating the same
KR100685850B1 (ko) 박막트랜지스터 및 그 제조 방법
US10515800B2 (en) Solid phase crystallization method and manufacturing method of low-temperature poly-silicon TFT substrate
KR101343501B1 (ko) 폴리실리콘막 형성방법, 이를 이용한 박막 트랜지스터의형성방법 및 유기전계 발광소자 형성방법
KR100553744B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR101088877B1 (ko) 다결정 실리콘 박막 제조장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250