JP2011128626A - 半導体装置、表示装置、及び電子機器 - Google Patents

半導体装置、表示装置、及び電子機器 Download PDF

Info

Publication number
JP2011128626A
JP2011128626A JP2011000362A JP2011000362A JP2011128626A JP 2011128626 A JP2011128626 A JP 2011128626A JP 2011000362 A JP2011000362 A JP 2011000362A JP 2011000362 A JP2011000362 A JP 2011000362A JP 2011128626 A JP2011128626 A JP 2011128626A
Authority
JP
Japan
Prior art keywords
electrically connected
terminal
switch
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011000362A
Other languages
English (en)
Other versions
JP4870232B2 (ja
Inventor
Hajime Kimura
肇 木村
Yoshifumi Tanada
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39906696&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2011128626(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011000362A priority Critical patent/JP4870232B2/ja
Publication of JP2011128626A publication Critical patent/JP2011128626A/ja
Application granted granted Critical
Publication of JP4870232B2 publication Critical patent/JP4870232B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • Y02B20/346—

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】表示装置において、表示素子に電流を供給するトランジスタの特性が画素ごとに
ばらつくことによって生ずる輝度ムラが、表示装置の画質向上の足かせとなっていた。
【解決手段】ソース信号線より画素に入力される映像信号は、表示素子に電流を供給する
ためのトランジスタをダイオード接続とし、当該ダイオード接続されたトランジスタのゲ
ートに所望の電位が印加される。ここで、ダイオード接続したトランジスタにおいて、そ
のソース・ドレイン間には、トランジスタのしきい値電圧に応じた電位差を取得する。そ
の結果、駆動用トランジスタのゲート電極には、映像信号にしきい値電圧に応じた電位差
のオフセットをかけた電位を印加することができる。
【選択図】図３６

Description

本発明は、トランジスタを有する半導体装置の構成に関する。本発明はまた、ガラス、
プラスチック等の絶縁体上に作製される薄膜トランジスタ(以後、ＴＦＴと表記する)を有
する半導体装置を含むアクティブマトリクス型発光装置の構成に関する。また、このよう
な発光装置を用いた電子機器に関する。
近年、エレクトロルミネッセンス(Electro Luminescence：ＥＬ)素子等を始めとした
発光素子を用いた表示装置の開発が活発化している。発光素子は、自らが発光するために
視認性が高く、液晶表示装置(ＬＣＤ)等において必要なバックライトを必要としないため
に薄型化に適しているとともに、視野角にほとんど制限が無い。
ここで、ＥＬ素子とは、電場を加えることで発生するルミネッセンスが得られる発光層
を有する素子を指す。この発光層においては、一重項励起状態から基底状態に戻る際の発
光(蛍光)と、三重項励起状態から基底状態に戻る際の発光(燐光)とがあるが、本発明にお
いて、発光装置とは、上述したいずれの発光形態であっても良い。
ＥＬ素子は、一対の電極(陽極と陰極)間に発光層が挟まれる形で構成され、通常、積層
構造をとっている。代表的には、「陽極／正孔輸送層／発光層／電子輸送層／陰極」とい
う積層構造が挙げられる。また、これ以外にも、陽極と陰極との間に、「正孔注入層／正
孔輸送層／発光層／電子輸送層」または「正孔注入層／正孔輸送層／発光層／電子輸送層
／電子注入層」の順に積層する構造がある。
本発明の発光装置に用いるＥＬ素子の構造としては、上述の構造のいずれを採用していて
も良い。また、発光層に対して蛍光性色素等をドーピングしても良い。
本明細書においては、ＥＬ素子において、陽極と陰極との間に設けられる全ての層を総
称してＥＬ層と呼ぶ。よって、上述の正孔注入層、正孔輸送層、発光層、電子輸送層、電
子注入層は、全てＥＬ素子に含まれ、陽極、ＥＬ層、および陰極で構成される発光素子を
ＥＬ素子と呼ぶ。
図２０に、一般的な発光装置における画素の構成を示す。なお、代表的な発光装置とし
て、ＥＬ表示装置を例とする。図２０に示した画素は、ソース信号線２００１、ゲート信
号線２００２、スイッチング用ＴＦＴ２００３、駆動用ＴＦＴ２００４、容量手段２００
５、ＥＬ素子２００６、電流供給線２００７、電源線２００８を有している。
各部の接続関係について説明する。ここで、ＴＦＴはゲート、ソース、ドレインの３端
子を有するが、ソース、ドレインに関しては、ＴＦＴの構造上、明確に区別が出来ない。
よって、素子間の接続について説明する際は、ソース、ドレインのうち一方を第１の電極
、他方を第２の電極と表記する。ＴＦＴのＯＮ、ＯＦＦについて、各端子の電位等(ある
ＴＦＴのゲート・ソース間電圧等)について説明が必要な際には、ソース、ドレイン等と
表記する。
また、本明細書において、ＴＦＴがＯＮしているとは、ＴＦＴのゲート・ソース間電圧
がそのしきい値電圧を超え、ソース、ドレイン間が導通している状態をいい、ＴＦＴがＯ
ＦＦしているとは、ＴＦＴのゲート・ソース間電圧がそのしきい値電圧を下回り、ソース
、ドレイン間が導通していない（非導通となっている）状態をいう。ただし、ＴＦＴにお
いてはオフリーク電流が存在するが、その大きさはオン電流に比べて小さいので、ここで
はオフリーク電流のみが流れる状態もまたＯＦＦしている状態に含むものとする。
スイッチング用ＴＦＴ２００３のゲート電極は、ゲート信号線２００２に接続され、第
１の電極はソース信号線２００１に接続され、第２の電極は駆動用ＴＦＴ２００４のゲー
ト電極に接続されている。駆動用ＴＦＴ２００４の第１の電極は、電流供給線２００７に
接続され、第２の電極はＥＬ素子２００６の第１の電極に接続されている。ＥＬ素子２０
０６の第２の電極は、電源線２００８に接続されている。電流供給線２００７と、電源線
２００８とは、互いに電位差を有している。また、駆動用ＴＦＴ２００４のゲート・ソー
ス間電圧を保持するために、駆動用ＴＦＴ２００４のゲート電極と第１の電極との間に容
量手段２００５を設けても良い。
ゲート信号線２００２にパルスが入力されてスイッチング用ＴＦＴ２００３がＯＮする
と、ソース信号線２００１に出力されてきている映像信号は、駆動用ＴＦＴ２００４のゲ
ート電極へと入力される。入力された映像信号の電位に従って、駆動用ＴＦＴ２００４の
ゲート・ソース間電圧が決定し、駆動用ＴＦＴ２００４のソース・ドレイン間を流れる電
流(以下、ドレイン電流と表記)が決定する。
この電流はＥＬ素子２００６に供給されて発光する。
ところで、多結晶シリコン(ポリシリコン 以下Ｐ−Ｓｉ)で形成されたＴＦＴは、非晶
質シリコン(アモルファスシリコン 以下Ａ−Ｓｉ)で形成されたＴＦＴよりも電界効果移
動度が高く、ＯＮ電流が大きいため、発光装置に用いるトランジスタとしてより適してい
る。
反面、ポリシリコンで形成されたＴＦＴは、結晶粒界における欠陥に起因して、その電
気的特性にばらつきが生じやすいといった問題点を有している。
図２０に示した画素において、画素を構成するＴＦＴのしきい値電圧が画素ごとにばら
つくと、同じ映像信号を入力した場合にも、それに応じてＴＦＴのドレイン電流の大きさ
が異なってくるため、ＥＬ素子２００６の輝度がばらつく。よってアナログ階調の場合、
問題となっていた。
最近、このような問題に鑑みて、ＴＦＴのしきい値電圧のばらつきを補正することの出
来るものが提案されている。そのうちの１例としては、図２２に示すような構成が挙げら
れる（特許文献１参照）。
国際公開番号９９−４８４０３号パンフレット（Ｐ２５、Ｆｉｇ３、Ｆｉｇ４）
図２２に示した画素は、ソース信号線２２０１、第１〜第３のゲート信号線２２０２〜
２２０４、ＴＦＴ２２０５〜２２０８、容量手段２２０９(Ｃ2)、２２１０(Ｃ1)、電流供
給線２２１２、ＥＬ素子２２１１を有する。
ＴＦＴ２２０５のゲート電極は、第１のゲート信号線２２０２に接続され、第１の電極
は、ソース信号線２２０１に接続され、第２の電極は、容量手段２２０９の第１の電極に
接続されている。容量手段２２０９の第２の電極は、容量手段２２１０の第１の電極に接
続され、容量手段２２１０の第２の電極は、電流供給線２２１２に接続されている。ＴＦ
Ｔ２２０６のゲート電極は、容量手段２２０９の第２の電極および容量手段２２１０の第
１の電極に接続され、第１の電極は、電流供給線２２１２に接続され、第２の電極は、Ｔ
ＦＴ２２０７の第１の電極およびＴＦＴ２２０８の第１の電極に接続されている。ＴＦＴ
２２０７のゲート電極は、第２のゲート信号線２２０３に接続され、第２の電極は、容量
手段２２０９の第２の電極および容量手段２２１０の第１の電極に接続されている。ＴＦ
Ｔ２２０８のゲート電極は、第３のゲート信号線２２０４に接続され、第２の電極は、Ｅ
Ｌ素子２２１１の第１の電極に接続されている。ＥＬ素子２２１１の第２の電極には、電
源線２２１３に接続され、電流供給線２２１２とは互いに電位差を有する。
図２２(Ｂ)および図２３(Ａ)〜(Ｆ)を用いて、動作について説明する。図２２(Ｂ)は、
ソース信号線２２０１、第１〜第３のゲート信号線２２０２〜２２０４に入力される映像
信号およびパルスのタイミングを示しており、図２３に示す各動作にあわせて、I〜VIII
の区間に分割している。また、図２２に示した画素の一例では、４つのＴＦＴを用いて構
成され、その極性は全てＰチャネル型である。よって、ゲート電極にＬレベルが入力され
てＯＮし、Ｈレベルが入力されてＯＦＦするものとする。また、ソース信号線２２０１に
入力される映像信号は、ここでは入力される期間のみを示すためパルスで示しているが、
アナログ階調方式の場合は、所定のアナログ電位をとる。
まず、第１のゲート信号線２２０２がＬレベルとなり、ＴＦＴ２２０５がＯＮする(区
間I)。続いて第２、第３のゲート信号線２２０３、２２０４がＬレベルとなり、ＴＦＴ２
２０７、２２０８がＯＮする。ここで、図２３(Ａ)に示すように、容量手段２２０９、２
２１０に電荷が貯まり、容量手段２２１０が保持する電圧が、ＴＦＴ２２０６のしきい値
電圧(Ｖth)を上回ったところで、ＴＦＴ２２０６がＯＮする(区間II)。
続いて、第３のゲート信号線２２０４がＨレベルとなって、ＴＦＴ２２０８がＯＦＦす
る。すると、容量手段２２０９、２２１０に貯まっていた電荷が再び移動し、容量手段２
２１０に保持される電圧は、やがてＶthに等しくなる。このとき、図２３(Ｂ)にも示すよ
うに、電流供給線２２１２、ソース信号線２２０１の電位はいずれもＶDDであるので、容
量手段２２０９においても、保持されている電圧はＶthに等しくなる。よって、やがてＴ
ＦＴ２２０６はＯＦＦする。
前述のように、容量手段２２０９、２２１０に保持されている電圧がＶthに等しくなっ
たところで、第２のゲート信号線２２０３がＨレベルとなり、ＴＦＴ２２０７がＯＦＦす
る(区間IＶ)。この動作により、図２３(Ｃ)に示すように、容量手段２２０９においてＶt
hが保持される。
このとき、容量手段２２１０(Ｃ1)に保持されている電荷Ｑ1については、式(１)のような
関係が成立する。同時に、容量手段２２０９(Ｃ2)に保持されている電荷Ｑ2においては、
式(２)のような関係が成立する。
Figure 2011128626
Figure 2011128626
続いて、図２３(Ｄ)に示すように、映像信号の入力が行われる(区間Ｖ)。ソース信号線
２２０１に映像信号が出力されて、その電位はＶDDから映像信号の電位ＶData(ここでは
、ＴＦＴ２２０６がＰチャネル型であるので、ＶDD＞ＶDataとする。)となる。このとき
の、ＴＦＴ２２０６のゲート電極の電位をＶPとし、このノードにおける電荷をＱとする
と、容量手段２２０９、２２１０とを含めた電荷保存則により、式(３)、(４)のような関
係が成立する。
Figure 2011128626
Figure 2011128626
式(１)〜(４)より、ＴＦＴ２２０６のゲート電極の電位ＶPは、式(５)で表される。
Figure 2011128626
よって、ＴＦＴ２２０６のゲート・ソース間電圧ＶGSは、式(６)で表される。
Figure 2011128626
式(６)右辺には、Ｖthの項が含まれる。すなわち、ソース信号線２２０１より入力され
る映像信号には、その画素におけるＴＦＴ２２０６のしきい値電圧が上乗せされて容量手
段２２０９、２２１０によって保持される。
映像信号の入力が完了すると、第１のゲート信号線２２０２がＨレベルとなって、ＴＦ
Ｔ２２０５がＯＦＦする(区間ＶI)。その後、ソース信号線は所定の電位に戻る(区間ＶII
)。以上の動作によって、映像信号の画素への書き込み動作が完了する(図２３(Ｅ))。
続いて、第３のゲート信号線２２０４がＬレベルとなり、ＴＦＴ２２０８がＯＮし、Ｅ
Ｌ素子２２１１に図２３(Ｆ)に示すように電流が流れることによってＥＬ素子２２１１が
発光する。このときＥＬ素子２２１１に流れる電流の値は、ＴＦＴ２２０６のゲート・ソ
ース間電圧に従ったものであり、ＴＦＴ２２０６を流れるドレイン電流ＩDSは、式(７)で
表される。
Figure 2011128626
式(７)より、ＴＦＴ２２０６のドレイン電流ＩDSには、しきい値電圧Ｖthの値に依存し
ないことがわかる。よって、ＴＦＴ２２０６のしきい値電圧がばらついた場合にも、画素
ごとにその値を補正して映像信号に上乗せすることにより、映像信号の電位ＶDataに従っ
た電流がＥＬ素子２２１１に流れることがわかる。
しかし、前述の構成の場合、容量手段２２０９、２２１０の容量値がばらついた場合に
は、ＴＦＴ２２０６のドレイン電流ＩDSがばらついてしまうことになる。そこで、本発明
においては、容量値のばらつきの影響を受けることのない構成によって、ＴＦＴのしきい
値電圧のばらつきを補正することの出来る半導体装置を画素に用いた発光装置を提供する
ことを目的とする。
本発明の動作原理を、図２９を用いて説明する。図２９（Ａ）（Ｂ）のような回路を考
える。スイッチ素子２９０１、２９０３、２９１１、２９１３は、それぞれSignal１、Si
gnal２によって制御される素子であり、ＴＦＴ等によってＯＮ、ＯＦＦが出来るもので良
い。ここで、単一方向にのみ電流が流れる素子を、整流性素子と定義する。整流性素子と
しては、ダイオードや、ゲート・ドレイン間を接続（このような接続をダイオード接続と
表記する）したＴＦＴが挙げられる。
図２９（Ａ）（Ｂ）に示すように、スイッチ素子２９０１、２９１１、整流性素子２９
０２、２９１２、スイッチ素子２９０３、２９１３を接続した回路を考える。
ここで、回路の一端より、ある信号が入力され、回路の他端は、ある一定電位が与えら
れているとする。図２９（Ａ）の場合、入力される信号をＶX、一定電位をＶSS（≦ＶX−
|ＶthＰ|：ＶthＰはＴＦＴのしきい値電圧）とし、図２９（Ｂ）の場合、入力される信号
をＶX、一定電位をＶDD（≧ＶX＋|ＶthＮ|：ＶthＮはＴＦＴのしきい値電圧）とする。
今、図２９（Ｃ）においてiで示される期間で、スイッチ素子２９０３、２９１３が導
通する。すると、図２９（Ａ）において、整流性素子（ここでは整流性素子にダイオード
接続ＴＦＴを用いたものとする。）であるＴＦＴ２９０２のドレイン電極およびゲート電
極の電位が低下する。図２９（Ｂ）においては、ＴＦＴ２９１２の第２の電極およびゲー
ト電極の電位が上昇する。整流性素子２９０２、２９１２のいずれも、両電極間の電圧が
しきい値電圧の絶対値を上回るため、ＴＦＴ２９０２、２９１２はともにＯＮする。ただ
しこのとき、スイッチ素子２９０１、２９１１は共にＯＦＦしており、電流は流れない。
その後、図２９（Ｃ）においてiiで示される期間で、スイッチ素子２９０１、２９０３
、２９１１、２９１３が導通する。この期間で、ＴＦＴ２９０２、２９１２のゲート・ソ
ース間電圧はそれぞれ、ＶSS−ＶX、ＶDD−ＶXとなり、それぞれのＴＦＴのしきい値電圧
の絶対値を上回り、ＶX→ＶSSへ、ＶDD→ＶXへ電流が流れる。
続いて、図２９（Ｃ）においてiiiで示される期間で、スイッチ素子２９０１、２９１
１が導通し、かつスイッチ素子２９０３、２９１３が非導通となる。このとき、ＴＦＴ２
９０２、２９１２のソース電位はＶXである。今、ＴＦＴ２９０２、２９１２のゲート・
ソース間電圧はそのしきい値電圧の絶対値を上回っており、ＴＦＴ２９０２、２９１２は
ＯＮ状態であるため、電流が流れつづける。
これにより、ＴＦＴ２９０２のドレイン電位は上昇し、ＴＦＴ２９１２のドレイン電位は
下降する。やがて、ＴＦＴ２９０２、２９１２のゲート・ソース間電圧は、そのしきい値
電圧に等しくなり、ＴＦＴ２９０２、２９１２はともにＯＦＦする。このとき、ＴＦＴ２
９０２、２９１２のドレイン電位はそれぞれ、ＶX−|ＶthＰ|、ＶX＋|ＶthＮ|となる。つ
まり、ＴＦＴ２９０２、２９１２によって、入力される信号の電位ＶXに、それぞれのし
きい値電圧を上乗せする動作が行われる。ＴＦＴ２９０２、２９１２のゲート電極の電位
をそれぞれ、ＶG2902、ＶG2912とすると、上記の動作において、ＶG2902、ＶG2912はそれ
ぞれ、図２９（Ｄ）に示すような電位をとる。
本発明においては、ソース信号線より画素に入力される映像信号は、図２９（Ａ）（Ｂ
）において２９０２、２９１２で示したような、ゲート・ドレイン間を接続したＴＦＴを
経て、ＥＬ素子に電流を供給するためのＴＦＴのゲート電極に所望の電位が印加される。
ここで、ゲート・ドレイン間を接続したＴＦＴにおいて、そのソース・ドレイン間には、
ＴＦＴのしきい値電圧に等しい電位差が生ずる。よって、駆動用ＴＦＴのゲート電極には
、映像信号にしきい値電圧分だけオフセットをかけた電位を印加するようにする。
なお、ＴＦＴ２９０２、２９１２は、図２９（Ｅ）に示すように、それぞれダイオード
２９２２、２９３２を用いても良い。
また、スイッチ素子２９０３、２９１３についても、図２９（Ｆ）に示すように、ダイ
オード２９２３、２９３３を用い、図２９（Ｃ）における区間iiiの動作で、ＶDDもしく
はＶSSの電位を変化させることによってＶG2902、ＶG2912に同様の振る舞いをさせること
も出来る。
ここで用いるダイオードには、通常のＰＮ接合を有するダイオードの他、前述のダイオ
ード接続ＴＦＴを用いても良い。
また、スイッチ素子２９０１、２９１１は共に省略しても良い。つまり、整流性素子２
９０２、２９１２の第１の電極に、信号ＶXが入力されても良い。
ここでは、発光装置におけるＴＦＴのしきい値電圧のばらつきを補正し、ＥＬ素子の輝
度ばらつきを低減することを課題とし、それに対する解決方法として述べているが、本発
明の動作原理は、発光装置におけるＴＦＴのしきい値電圧のばらつきを補正するためだけ
にとどまらず、他の電子回路にももちろん応用が可能である。
また、本発明におけるトランジスタとしては、主としてＴＦＴを用いて構成したものを例
として挙げているが、単結晶トランジスタ又は有機物を利用したトランジスタでもよい。
例えば、単結晶トランジスタとしては、ＳＯＩ技術を用いて形成されたトランジスタとす
ることができる。また、薄膜トランジスタとしては、活性層として多結晶半導体を用いた
ものでも、非晶質半導体を用いたものでもよい。例えば、ポリシリコンを用いたＴＦＴや
、アモルファスシリコンを用いたＴＦＴとすることができる。その他、バイポーラトラン
ジスタや、カーボンナノチューブ等により形成されたトランジスタを用いても良い。
本発明の構成を以下に記す。
本発明の半導体装置は、スイッチ素子と、整流性素子とを有し、前記整流性素子の第１
の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記スイッチ素子の第１の電極
と電気的に接続され、前記スイッチ素子の第２の電極には、ある電位Ｖが与えられる半導
体装置であって、前記整流性素子の第２の電極より、前記信号Ｖ1から前記整流性素子の
しきい値電圧Ｖｔｈだけオフセットした信号Ｖ2を得ることを特徴としている。
本発明の半導体装置は、第１および第２のスイッチ素子と、整流性素子とを有し、前記
第１のスイッチ素子の第１の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記
整流性素子の第１の電極と電気的に接続され、前記整流性素子の第２の電極は、前記第２
のスイッチ素子の第１の電極と電気的に接続され、前記第２のスイッチ素子の第２の電極
には、ある電位Ｖが与えられる半導体装置であって、前記整流性素子の第２の電極より、
前記信号Ｖ1から前記整流性素子のしきい値電圧Ｖｔｈだけオフセットした信号Ｖ2を得る
ことを特徴としている。
本発明の半導体装置は、第１および第２の整流性素子とを有し、前記第１の整流性素子
の第１の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記第２の整流性素子の
第１の電極と電気的に接続され、前記第２の整流性素子の第２の電極には、ある電位Ｖが
与えられる半導体装置であって、前記第１の整流性素子の第２の電極より、前記信号Ｖ1
から前記第１の整流性素子のしきい値電圧Ｖｔｈだけオフセットした信号Ｖ2を得ること
を特徴としている。
本発明の半導体装置は、前記整流性素子とは、ゲート・ドレイン間を接続したトランジ
スタを用いてなり、前記トランジスタの極性がＮチャネル型であり、しきい値電圧がＶｔ
ｈであるとき、Ｖ1＋Ｖｔｈ＜Ｖ、かつＶ2＝Ｖ1＋Ｖｔｈを満たし、前記トランジスタの
極性がＮチャネル型であり、しきい値電圧がＶｔｈであるとき、Ｖ1＞Ｖ＋|Ｖｔｈ|、か
つＶ2＝Ｖ1−|Ｖｔｈ|を満たすことを特徴としている。
本発明の半導体装置は、前記整流性素子とは、ダイオードを用いてなり、前記ダイオー
ドのしきい値電圧がＶｔｈであるとき、Ｖ1＞Ｖ＋Ｖｔｈ、かつＶ2＝Ｖ1−|Ｖｔｈ|もし
くは、Ｖ1＜Ｖ−|Ｖｔｈ|、かつＶ2＝Ｖ1＋Ｖｔｈを満たすことを特徴としている。
本発明の半導体装置は、発光素子を備えた画素を有する半導体装置であって、前記画素
は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第４の
トランジスタと、発光素子とを有し 前記第１のトランジスタのゲート電極は、前記第１
のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続さ
れ、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第２
のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３のト
ランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され、
前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され、
前記第４のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電
極は、前記発光素子の第１の電極と電気的に接続されていることを特徴としている。
本発明の半導体装置は、発光素子を備えた画素を有する半導体装置であって、前記画素
は、ソース信号線と、ゲート信号線と、電流供給線と、第１乃至第４のトランジスタと、
発光素子とを有し、前記第１のトランジスタのゲート電極は、前記ゲート信号線と電気的
に接続され、第１の電極は、前記ソース信号線と電気的に接続され、第２の電極は、前記
第２のトランジスタの第１の電極と電気的に接続され、前記第２のトランジスタのゲート
電極は、前記第２のトランジスタの第２の電極と、前記第３のトランジスタの第１の電極
と、前記第４のトランジスタのゲート電極と電気的に接続され、前記第３のトランジスタ
のゲート電極は、前記画素より少なくとも１行前に走査される行の画素の有するゲート信
号線と電気的に接続され 前記第４のトランジスタの第１の電極は、前記電流供給線と電
気的に接続され、第２の電極は、前記発光素子の第１の電極と電気的に接続されているこ
とを特徴としている。
本発明の半導体装置は、発光素子を備えた画素を有する半導体装置であって、前記画素
は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第４の
トランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第１
のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタのゲート電
極および第１の電極と電気的に接続され、第２の電極は、前記第３のトランジスタの第１
の電極と、前記第４のトランジスタのゲート電極と電気的に接続され、前記第２のトラン
ジスタの第２の電極は、前記ソース信号線と電気的に接続され、前記第３のトランジスタ
のゲート電極は、前記第２のゲート信号線と電気的に接続され、前記第４のトランジスタ
の第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記発光素子の第
１の電極と電気的に接続されていることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第
４のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記
第１のゲート信号線と電気的に接続され、第１の電極は、前記第２のトランジスタのゲー
ト電極と、前記第２のトランジスタの第１の電極と、前記第３のトランジスタの第１の電
極と電気的に接続され、第２の電極は、前記第４のトランジスタのゲート電極と電気的に
接続され、前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に
接続され、前記第４のトランジスタの第１の電極は、前記電流供給線と電気的に接続され
、第２の電極は、前記発光素子の第１の電極と電気的に接続されていることを特徴として
いる。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、ゲート信号線と、電流供給線と、第１乃至第４のトランジスタ
と、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第１のゲート信号
線と電気的に接続され、第１の電極は、前記第２のトランジスタのゲート電極と、前記第
２のトランジスタの第１の電極と、前記第３のトランジスタの第１の電極と電気的に接続
され、第２の電極は、前記第４のトランジスタのゲート電極と電気的に接続され、前記第
３のトランジスタのゲート電極は、前記画素より少なくとも１行前に走査される行の画素
の有するゲート信号線と電気的に接続され、前記第４のトランジスタの第１の電極は、前
記電流供給線と電気的に接続され、第２の電極は、前記発光素子の第１の電極と電気的に
接続されていることを特徴としている。
本発明の半導体装置は、前記第３のトランジスタの第２の電極は、リセット用電源線と
電気的に接続されていることを特徴としている。
本発明の半導体装置は、前記第３のトランジスタの第２の電極は、前記画素と異なる行
において走査されるいずれかの画素が有するゲート信号線のうちいずれか１本と電気的に
接続されていることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第
４のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記
第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接
続され、第２の電極は、前記第２のトランジスタの第１の電極および、前記第３のトラン
ジスタの第１の電極と電気的に接続され、前記第２のトランジスタのゲート電極は、前記
第２のトランジスタの第２の電極と、前記第３のトランジスタの第２の電極と、前記第４
のトランジスタのゲート電極と電気的に接続され、前記第４のトランジスタの第１の電極
は、前記電流供給線と電気的に接続され、第２の電極は、前記発光素子の第１の電極と電
気的に接続されていることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第
３のトランジスタと、容量手段と、発光素子とを有し、前記第１のトランジスタのゲート
電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線
と電気的に接続され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接
続され、前記第２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極
および、前記第３のトランジスタのゲート電極と電気的に接続され、前記第３のトランジ
スタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記発光素子
の第１の電極と電気的に接続され、前記容量手段の第１の電極は、前記第３のトランジス
タのゲート電極と電気的に接続され、第２の電極は、前記第２のゲート信号線と電気的に
接続されていることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第
３のトランジスタと、ダイオードと、発光素子とを有し、前記第１のトランジスタのゲー
ト電極は、前記第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号
線と電気的に接続され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に
接続され、前記第２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電
極および、前記第３のトランジスタのゲート電極と電気的に接続され、前記第３のトラン
ジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記発光素
子の第１の電極と電気的に接続され、前記ダイオードの第１の電極は、前記第３のトラン
ジスタのゲート電極と電気的に接続され、第２の電極は、前記第２のゲート信号線と電気
的に接続され、前記第２のゲート信号線の電位を変化させたとき、前記第１の電極から前
記第２の電極、もしくは前記第２の電極から前記第１の電極のいずれか一方向にのみ電流
を生ずることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃至第５
のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第
１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続
され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第
２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３の
トランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され
、前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され
、前記第４のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の
電極は、前記発光素子の第１の電極と電気的に接続され、前記第５のトランジスタのゲー
ト電極は、前記第３のゲート信号線と電気的に接続され、第１の電極は、前記電流供給線
と電気的に接続され、第２の電極は、前記第４のトランジスタのゲート電極と電気的に接
続され、前記第５のトランジスタが導通することによって、前記第４のトランジスタのゲ
ート・ソース間電圧を０とすることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１および第２のゲート信号線と、電流供給線と、第１乃至第
５のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記
第１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接
続され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記
第２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３
のトランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続さ
れ、 前記第３のトランジスタのゲート電極は、前記画素より少なくとも１行前に走査さ
れる行の画素の有する前記第１のゲート信号線と電気的に接続され、前記第４のトランジ
スタの第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記発光素子
の第１の電極と電気的に接続され、前記第５のトランジスタのゲート電極は、前記第２の
ゲート信号線と電気的に接続され、第１の電極は、前記電流供給線と電気的に接続され、
第２の電極は、前記第４のトランジスタのゲート電極と電気的に接続され、前記第５のト
ランジスタが導通することによって、前記第４のトランジスタのゲート・ソース間電圧を
０とすることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃至第５
のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第
１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続
され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第
２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３の
トランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され
、前記第３のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され
、前記第４のトランジスタの第１の電極は、前記電流供給線と電気的に接続され、第２の
電極は、前記第５のトランジスタの第１の電極と電気的に接続され、前記第５のトランジ
スタのゲート電極は、前記第３のゲート信号線と電気的に接続され、第２の電極は、前記
発光素子の第２の電極と電気的に接続され、前記第５のトランジスタが非導通となること
により、前記電流供給線から前記発光素子に供給される電流を遮断することを特徴として
いる。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号線と、第１乃至第３のゲート信号線と、電流供給線と、第１乃至第５
のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第
１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続
され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第
２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３の
トランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され
、前記第３のトランジスタのゲート電極は、前記画素より少なくとも１行前に走査される
行の画素の有する前記第１のゲート信号線と電気的に接続され、前記第４のトランジスタ
の第１の電極は、前記電流供給線と電気的に接続され、第２の電極は、前記第５のトラン
ジスタの第１の電極と電気的に接続され、前記第５のトランジスタのゲート電極は、前記
第３のゲート信号線と電気的に接続され、第２の電極は、前記発光素子の第２の電極と電
気的に接続され、前記第５のトランジスタが非導通となることにより、前記電流供給線か
ら前記発光素子に供給される電流を遮断することを特徴としている。
本発明の半導体装置は、前記第３のトランジスタの第２の電極は、リセット用電源線と
電気的に接続されていることを特徴としている。
本発明の半導体装置は、前記第３のトランジスタの第２の電極は、前記画素を除くいず
れかの行において走査されるいずれかの画素が有するゲート信号線のうちいずれか１本と
電気的に接続されていることを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号と、第１および第２のゲート信号線と、電流供給線と、第１乃至第５
のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第
１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続
され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第
２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３の
トランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され
、前記第３のトランジスタのゲート電極は、前記画素の１行前に走査される行の画素の有
する前記第１のゲート信号線と電気的に接続され、第２の電極は、前記第２のゲート信号
線と電気的に接続され、前記第４のトランジスタの第１の電極は、前記電流供給線と電気
的に接続され、第２の電極は、前記第５のトランジスタの第１の電極と電気的に接続され
、前記第５のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続され
、第２の電極は、前記発光素子の第１の電極と電気的に接続され、前記第５のトランジス
タが非導通となることにより、前記電流供給線から前記発光素子に供給される電流を遮断
することを特徴としている。
本発明の半導体装置は、発光素子が備えられた画素を有する半導体装置であって、前記
画素は、ソース信号と、第１および第２のゲート信号線と、電流供給線と、第１乃至第５
のトランジスタと、発光素子とを有し、前記第１のトランジスタのゲート電極は、前記第
１のゲート信号線と電気的に接続され、第１の電極は、前記ソース信号線と電気的に接続
され、第２の電極は、前記第２のトランジスタの第１の電極と電気的に接続され、前記第
２のトランジスタのゲート電極は、前記第２のトランジスタの第２の電極と、前記第３の
トランジスタの第１の電極と、前記第４のトランジスタのゲート電極と電気的に接続され
、前記第３のトランジスタのゲート電極は、前記画素の１行前に走査される行の画素の有
する前記第１のゲート信号線と電気的に接続され、第２の電極は、前記第１のゲート信号
線と電気的に接続され、 前記第４のトランジスタの第１の電極は、前記電流供給線と電
気的に接続され、第２の電極は、前記第５のトランジスタの第１の電極と電気的に接続さ
れ、前記第５のトランジスタのゲート電極は、前記第２のゲート信号線と電気的に接続さ
れ、第２の電極は、前記発光素子の第１の電極と電気的に接続され、前記第５のトランジ
スタが非導通となることにより、前記電流供給線から前記発光素子に供給される電流を遮
断することを特徴としている。
本発明の半導体装置は、前記半導体装置は、保持容量手段を有し、前記保持容量手段の
第１の電極は、前記第１のトランジスタの第２の電極と電気的に接続され、第２の電極に
は、一定電位が与えられ、前期第１のトランジスタの第２の電極における電位を保持する
ことを特徴としている。
本発明の半導体装置は、前記半導体装置は、保持容量手段を有し、前記保持容量手段の
第１の電極は、前記第４のトランジスタのゲート電極と電気的に接続され、第２の電極に
は、一定電位が与えられ、前期第４のトランジスタのゲート電極に印加される電位を保持
することを特徴としている。
本発明の半導体装置は、スイッチ素子と、整流性素子とを有し、前記整流性素子の第１
の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記スイッチ素子の第１の電極
と電気的に接続され、前記スイッチ素子の第２の電極には、ある電位Ｖが与えられる半導
体装置の駆動方法であって、前記スイッチ素子を導通して、前記整流性素子の第２の電極
の電位をＶとする第１のステップと、前記第１のステップから、前記スイッチ素子を非導
通とし、前記整流性素子の両電極間の電圧を、前記整流性素子のしきい値電圧Ｖｔｈに収
束させる第２のステップと、 前記しきい値電圧Ｖｔｈを保持し、前記整流性素子の第２
の電極より、前記信号Ｖ1から前記しきい値電圧Ｖｔｈだけオフセットした信号Ｖ2を得る
第３のステップとを有することを特徴としている。
本発明の半導体装置は、第１および第２のスイッチ素子と、整流性素子とを有し、前記
第１のスイッチ素子の第１の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記
整流性素子の第１の電極と電気的に接続され、前記整流性素子の第２の電極は、前記第２
のスイッチ素子の第１の電極と電気的に接続され、前記第２のスイッチ素子の第２の電極
には、ある電位Ｖが与えられる半導体装置の駆動方法であって、前記第２のスイッチ素子
を導通して、前記整流性素子の第２の電極の電位をＶとする第１のステップと、前記第１
のステップから、さらに前記第１のスイッチ素子を導通して、前記整流性素子第１の電極
の電位をＶ1とする第２のステップと、前記第２のステップから、前記第２のスイッチを
非導通とし、前記整流性素子の両電極間の電圧を、前記整流性素子のしきい値電圧Ｖｔｈ
に収束させる第３のステップと、前記第３のステップから、さらに第１のスイッチを非導
通とし、前記しきい値電圧Ｖｔｈを保持し、前記整流性素子の第２の電極より、前記信号
Ｖ1から前記しきい値電圧Ｖｔｈだけオフセットした信号Ｖ2を得る第４のステップとを有
することを特徴としている。
本発明の半導体装置は、第１および第２の整流性素子とを有し、前記第１の整流性素子
の第１の電極には、第１の信号Ｖ１が入力され、第２の電極は、前記第２の整流性素子の
第１の電極と電気的に接続され、前記第２の整流性素子の第２の電極には、ある電位Ｖが
与えられる半導体装置の駆動方法であって、前記第１の整流性素子のしきい値電圧をＶｔ
ｈとし、Ｖ１＞（Ｖ−|Ｖｔｈ|）のとき、前記第２の整流性素子の第２の電極の電位をＶ
→Ｖ0（Ｖ0＞Ｖ）とし、前記第２の整流性素子を流れる電流を遮断する第１のステップと
、前記第１の整流性素子の第２の電極より、前記信号Ｖ1から前記しきい値電圧Ｖｔｈだ
けオフセットした信号Ｖ2を得る第２のステップとを有することを特徴としている。
本発明の半導体装置は、前記整流性素子とは、ゲート・ドレイン間を接続したトランジ
スタを用いてなり、前記トランジスタの極性がＮチャネル型であり、しきい値電圧がＶｔ
ｈであるとき、Ｖ1＋|Ｖｔｈ|＜Ｖ、かつＶ2＝Ｖ1＋Ｖｔｈを満たし、前記トランジスタ
の極性がＰチャネル型であり、しきい値電圧がＶｔｈであるとき、Ｖ1＞Ｖ＋Ｖｔｈ、か
つＶ2＝Ｖ1−|Ｖｔｈ|を満たすことを特徴としている。
本発明の半導体装置は、前記整流性素子とは、ダイオードを用いてなり、前記ダイオー
ドのしきい値電圧がＶｔｈであるとき、Ｖ1＞Ｖ＋Ｖｔｈ、かつＶ2＝Ｖ1−|Ｖｔｈ|もし
くは、Ｖ1＜Ｖ−|Ｖｔｈ|、かつＶ2＝Ｖ1＋Ｖｔｈを満たすことを特徴としている。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。また、本実施例の電子機器は実施例１〜１５に示したいずれの構成の発光装
置を用いても良い。
本発明によると、容量手段の容量値等のばらつきの影響等を受けることなく、正常にＴ
ＦＴのしきい値電圧のばらつきを補正することが出来る。さらに、図２２、２３に示した
ように、発光装置に応用する場合、従来例では１水平期間内に行う動作が多かったのに対
して、本発明はより簡単な動作原理に基づいており、動作タイミングも簡単なため、回路
の高速動作が可能となり、特にデジタル階調方式と時間階調方式とを組み合わせた方法に
よって表示を行う際に、よりビット数の高い映像信号を用いて高品質な映像の表示が可能
となる。
本発明の一実施形態を示す図。 図１に示した構成による動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態を示す図。 本発明の一実施形態およびその動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 図９に示した構成による動作のタイミングを示す図。 図１０に示した構成による動作のタイミングを示す図。 発光装置の作製工程を説明する図。 発光装置の作製工程を説明する図。 発光装置の作製工程を説明する図。 本発明の一実施形態およびその動作を説明する図。 図１６に示した構成による動作を説明する図。 本発明の一実施形態およびその動作を説明する図。 図１８に示した構成による動作を説明する図。 一般的な発光装置の画素の構成を示す図。 デジタル階調方式と時間階調方式とを組み合わせた方法による動作を説明する図。 ＴＦＴのしきい値電圧の補正を行う画素の構成の一例を示す図。 図２２に示した構成による動作を説明する図。 アナログ信号方式による発光装置の概要を説明する図。 図２４にて用いるソース信号線駆動回路およびゲート信号線駆動回路の構成例を示す図。 デジタル信号方式による発光装置の概要を説明する図。 図２６にて用いるソース信号線駆動回路の構成例を示す図。 Ｄ−ＦＦを用いた一般的なシフトレジスタによるパルス幅調整の例を示す図。 本発明の動作原理を説明する図。 発光装置の上面図および断面図。 本発明が適用可能な電子機器の例を示す図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明の実施形態とは異なる構成例および動作を説明する図。 本発明のしきい値電圧の補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値電圧の補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値電圧の補正原理を用いて電流源回路を構成する例を示す図。 本発明のしきい値電圧の補正原理を用いて電流源回路を構成する例を示す図。
[実施の形態１] 図１(Ａ)に、本発明の第１の実施形態を示す。ソース信号線１０１、
第１、第２のゲート信号線１０２、１０３、ＴＦＴ１０４〜１０７、ＥＬ素子１０９、電
流供給線１１０、リセット用電源線１１１、電源線１１２を有する。さらに、映像信号を
保持するための容量手段１０８を設けても良い。
ＴＦＴ１０４のゲート電極は、第１のゲート信号線１０２に接続され、第１の電極は、
ソース信号線１０１に接続され、第２の電極は、ＴＦＴ１０５の第１の電極に接続されて
いる。ＴＦＴ１０５のゲート電極と第２の電極とは互いに接続され、ＴＦＴ１０６の第１
の電極および、ＴＦＴ１０７のゲート電極に接続されている。ＴＦＴ１０６のゲート電極
は、第２のゲート信号線１０３に接続され、第２の電極は、リセット用電源線１１１に接
続されている。ＴＦＴ１０７の第１の電極は、電流供給線１１０に接続され、第２の電極
は、ＥＬ素子１０９の第１の電極に接続されている。ＥＬ素子１０９の第２の電極は、電
源線１１２に接続され、電流供給線１１０とは互いに電位差を有している。容量手段１０
８を設ける場合には、ＴＦＴ１０７のゲート電極と、電流供給線１１０等の定電位を得ら
れる部位との間に設ければ良い。また、ＴＦＴ１０４の第２の電極と、電流供給線１１０
等の定電位との間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設
けても良い。
図１(Ｂ)は、第１、第２のゲート信号線に入力するパルスのタイミングを示している。
図１(Ｂ)および図２を用いて、動作について説明する。なお、ここではＴＦＴ１０４、１
０６はＮチャネル型として構成しているので、ゲート信号線の電位がＨレベルのときにＴ
ＦＴがＯＮし、ＬレベルのときにＴＦＴがＯＦＦするものとしているが、ＴＦＴ１０４、
１０６は単にスイッチング素子として機能するものであり、その極性は問わない。
今、ソース信号線１０１の電位がＶDD、電流供給線の電位がＶDD、リセット用電源線の
電位がＶReset(＜ＶDD−|Ｖth|)であるとし、ＴＦＴ１０５については、ゲート(Ｇ)、ソ
ース(Ｓ)、ドレイン(Ｄ)を図２(Ａ)のように定義する。まず、第２のゲート信号線１０３
にパルスが入力されてＴＦＴ１０６がＯＮする。よって、図２(Ａ)に示すように、ＴＦＴ
１０５のドレイン電位が低下して、ＴＦＴ１０５のゲート・ソース間電圧ＶGS＜０となり
、さらにしきい値電圧Ｖthの絶対値を上回って、ＴＦＴ１０５がＯＮする。同時に、ＴＦ
Ｔ１０７のゲート・ソース間電圧もまたしきい値電圧の絶対値を上回るため、ＯＮする。
続いて、ＴＦＴ１０６がＯＦＦし、第１のゲート信号線１０２にパルスが入力されてＴ
ＦＴ１０４がＯＮする。ここで、ソース信号線には映像信号が出力されてきており、その
電位がＶData(ＶReset＜ＶData＜ＶDD)となっているため、ＴＦＴ１０５のソース電位が
ＶDataへと上昇する。すると、ＴＦＴ１０５を経て、ＴＦＴ１０７のゲート電極の電位、
すなわちＴＦＴ１０５のゲート電極の電位も上昇する。その電位がＶData−|Ｖth|となっ
たところで、ＴＦＴ１０５のゲート・ソース間電圧がそのしきい値電圧に等しくなるので
、ＴＦＴ１０５がＯＦＦし、ＴＦＴ１０７のゲート電極の電位、すなわちＴＦＴ１０５の
ゲート電極の電位の上昇が停止する(図２(Ｂ))。
続いて、ＴＦＴ１０４がＯＦＦし、発光期間に移る。今、ＴＦＴ１０７のゲート電極に
は、所望の映像信号の電位に、しきい値電圧を上乗せした電位が印加されており、図２(
Ｃ)に示すように、それに見合った電流が電流供給線１１０よりＴＦＴ１０７を経てＥＬ
素子１０９に流れ、発光する。ところで、実際には、図２(Ａ)の初期化の段階でＴＦＴ１
０７のゲート電極には、しきい値電圧の絶対値を上回る電位が印加されてＯＮし、最大輝
度で発光しているが、第１、第２のゲート信号線が選択される期間は、実際の発光期間に
比べて十分に短く、いかなる場合にも同様に発光するため、相対的な輝度のばらつきに影
響することはない。
以上のような動作によって、画素の制御を行う。このとき、ＴＦＴ１０７を流れるドレ
イン電流ＩDSは、式(８)にて表される。
Figure 2011128626
仮に画面内の画素において、ＴＦＴのしきい値電圧のばらつきが生じた場合にも、１つ
の画素を構成するＴＦＴ、具体的にはＴＦＴ１０５、１０７のしきい値電圧が等しければ
、その項は相殺され、ＩDSはしきい値電圧の項を含まなくなる。つまり、しきい値電圧に
関係なく、ＩDSを決定することが出来、しきい値電圧のばらつきの影響を排除することが
出来る。
[実施の形態２] 前述のアナログ階調方式とは異なる駆動方式として、ＴＦＴのしきい
値電圧等がＯＮ電流に影響しにくい領域を用いて、ＥＬ素子を輝度１００％、０％の２つ
の状態のみで駆動するデジタル階調方式が提案されている。この方式では、白、黒の２階
調しか表現出来ないため、時間階調方式等と組み合わせて多階調化を実現している。
デジタル階調方式と時間階調方式とを組み合わせた方法を用いる場合の半導体装置の画
素の構成は、図２１(Ａ)に示したようなものがある。スイッチング用ＴＦＴ２１０４、駆
動用ＴＦＴ２１０５に加え、消去用ＴＦＴ２１０６を用いることによって、発光時間の長
さを細かく制御することが可能となっている。
デジタル階調方式と時間階調方式とを組み合わせた場合、図２１(Ｂ)に示すように、１
フレーム期間を複数のサブフレーム期間に分割する。各サブフレーム期間は、図２１(Ｃ)
に示すように、アドレス(書き込み)期間と、サステイン(発光)期間と、消去期間とを有す
る。表示ビット数に応じた数のサブフレーム期間を設け、各サブフレーム期間におけるサ
ステイン(発光)期間の長さを、２(n-1)：２(n-2)：・・・：２：１とし、各サステイン（
発光）期間でＥＬ素子の発光、もしくは非発光の選択をし、ＥＬ素子が発光している合計
期間の長さの差を利用して階調表現を行う。発光している期間が長ければ輝度が高く、短
ければ輝度が低くなる。なお、図２１においては４ビット階調の例を示しており、１フレ
ーム期間は４つのサブフレーム期間に分割され、サステイン（発光）期間の組み合わせに
よって、２4＝１６階調を表現出来る。
時間階調方式を用いて多階調化を図る場合、下位ビットのサステイン(発光)期間の長さ
がより短くなるため、サステイン(発光)期間の終了後、直ちに次のアドレス期間を開始し
ようとすると、異なるサブフレーム期間のアドレス(書き込み)期間が重複する期間が生ず
る。その場合、ある画素に入力される映像信号が、同時に異なる画素にも入力されてしま
うため、正常な表示が出来なくなる。消去期間は、このような問題を解決するために設け
られており、図２１(Ｂ)に示すように、Ｔｓ３の後、およびＴｓ４の後で、異なる２つの
アドレス(書き込み)期間が重複しないように設けられる。よって、サステイン(発光)期間
が十分に長く、異なる２つのアドレス(書き込み)期間の重複が生ずる心配の無いＳＦ１、
ＳＦ２においては、消去期間は設けられていない。
図９(Ａ)は、実施の形態１において示した構成の画素に、第３のゲート信号線９１３、
消去用ＴＦＴ９１４を追加し、デジタル階調方式と時間階調方式とを組み合わせた方法を
用いるものである。消去用ＴＦＴ９１４のゲート電極は、第３のゲート信号線９１３に接
続され、第１の電極は、ＴＦＴ９０７のゲート電極に接続され、第２の電極は、電流供給
線９１０に接続されている。また、映像信号を保持するために、容量手段９０８を設ける
場合には、ＴＦＴ９０７のゲート電極と、電流供給線９１０等の定電位を得られる部位と
の間に設ければ良い。また、ＴＦＴ９０４の第２の電極と、電流供給線９１０等の定電位
との間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設けても良い
。
初期化および映像信号の入力の動作は、実施の形態１にて示したものと同様である。な
お、初期化および映像信号の入力を行っている期間は、消去用ＴＦＴ９１４はＯＦＦして
いる。
ここで、サステイン(発光)期間から消去期間における動作について、図９および図１１
を用いて説明する。図１１(Ａ)は、図２１(Ａ)に示したものと同様であり、１フレーム期
間は、図１１(Ｂ)に示すように、４つのサブフレーム期間を有する。サステイン（発光）
期間が短いサブフレーム期間ＳＦ３、ＳＦ４においては、それぞれ消去期間Ｔｅ３、Ｔｅ
４を有している。ここでは、ＳＦ３での動作を例として説明する。
映像信号の入力が終了した後、図９(Ｂ)に示すように、ＴＦＴ９０７のゲート・ソース
間電圧に応じた電流がＥＬ素子９０９に流れて発光する。その後、当該サステイン(発光)
期間の終了するタイミングに達すると、第３のゲート信号線９１３にパルスが入力されて
消去用ＴＦＴ９１４がＯＮし、図９（Ｃ）に示すように、ＴＦＴ９０７のゲート・ソース
間電圧を０とする。よってＴＦＴ９０７がＯＦＦし、ＥＬ素子９０９への電流が遮断され
、強制的にＥＬ素子９０９は非発光となる。
これらの動作をタイミングチャートとして、図１１（Ｃ）に示した。サステイン（発光
）期間Ｔｓ３の後、第３のゲート信号線９１３にパルスが入力されてＥＬ素子９０９が非
発光となってから、次に第２のゲート信号線９０３にパルスが入力されて、初期化が始ま
るまでの期間が消去期間Ｔｅ３となる。
本実施形態にて用いている消去用ＴＦＴ９１４は、他の実施形態における構成と組み合
わせて用いることも出来る。
[実施の形態３] 実施の形態２において、消去期間においての動作は、ＴＦＴ９０７の
ゲート・ソース間電圧を０としてＯＦＦさせることによって、ＥＬ素子９０９への電流の
供給を遮断している。この他の方法を用いた例を図１０（Ａ）に示す。実施の形態２にお
いては、消去用ＴＦＴ９１４はＴＦＴ９０７のゲート電極と、電流供給線９１０との間に
設けられていたのに対し、本実施形態においては、消去用ＴＦＴ９１４は、ＴＦＴ９０７
とＥＬ素子９０９との間に設けられている。
初期化および映像信号の入力の動作については、実施の形態１と同様である。
消去用ＴＦＴ９１４は、サステイン（発光）期間のみＯＮしている。初期化、映像信号の
入力、および消去期間においてはＯＦＦし、ＥＬ素子９０９への電流を遮断する。
実施の形態２と動作面で異なる点としては、実施の形態２の場合は、一度消去用ＴＦＴ
９１４をＯＮし、ＴＦＴ９０７のゲート・ソース間電圧を０とすれは、以後はＥＬ素子９
０９が発光しないため、図１１に示すように、消去期間の開始するタイミングで、短いパ
ルスを入力すれば良いが、本実施形態においては、消去用ＴＦＴは、サステイン期間を通
じてＯＮしている必要があるため、第３のゲート信号線９１３には、図１２に示すように
、サステイン（発光）期間と同じ長さのパルスを入力する。
このようなパルスを生成するのには、特別な回路は必要とせず、図２８（Ａ）
に示すような、クロックドインバータ２８０２、インバータ２８０３等からなるＤ−フリ
ップフロップ回路２８０１を複数段用いてなるシフトレジスタを用いて、外部より入力す
るスタートパルスの長さを変更することによって、図２８（Ｂ）に示すように、出力され
るパルスの長さを変更して生成すれば良い。サステイン（発光）期間に合わせるための微
調整は、パルス幅調整回路等を用いて容易に行うことが出来る。
なお、図９および図１０において、消去用ＴＦＴ９１４はＮチャネル型ＴＦＴを用い、
第３のゲート信号線がＨレベルのときにＯＮし、ＬレベルのときにＯＦＦするが、特にそ
の極性は問わない。
本実施形態にて用いている消去用ＴＦＴ９１４は、他の実施形態における構成と組み合
わせて用いることも出来る。
[実施の形態４] 実施の形態１に示した構成において、１画素を駆動するのに用いる信
号線および電源線は、ソース信号線、第１および第２のゲート信号線、電流供給線、リセ
ット用電源線である。実施の形態２、３においては、さらに第３のゲート信号線を用いて
消去用ＴＦＴの制御を行う。図２０に示した従来の構成や、図２１に示した消去用ＴＦＴ
を有する構成と比較しても、画素部において配線の占める面積が大きく、開口率が低下す
るのは明らかである。
そこで、本実施形態においては、図１６に示すような構成の画素を用いる。図１６（Ａ
）に示すように、ソース信号線１６０１、第１、第２のゲート信号線１６０３、１６０４
、ＴＦＴ１６０５〜１６０９、容量手段１６１０、ＥＬ素子１６１１、電流供給線１６１
２等を有する。配線数は１画素あたり４本となっている。
図１６（Ａ）に示した画素が、ｉ行目の画素であるとして、構成について説明する。Ｔ
ＦＴ１６０５のゲート電極は、ｉ行目の第１のゲート信号線１６０３に接続され、第１の
電極は、ソース信号線１６０１に接続され、第２の電極は、ＴＦＴ１６０６の第１の電極
に接続されている。ＴＦＴ１６０６のゲート電極と第２の電極とは互いに接続され、ＴＦ
Ｔ１６０７の第１の電極および、ＴＦＴ１６０８のゲート電極に接続されている。ＴＦＴ
１６０７のゲート電極は、ｉ−１行目のゲート信号線１６０２に接続され、第２の電極は
、第２のゲート信号線１６０４に接続されている。ＴＦＴ１６０８の第１の電極は、電流
供給線１６１２に接続され、第２の電極は、ＴＦＴ１６０９の第１の電極に接続されてい
る。ＴＦＴ１６０９のゲート電極は、ｉ行目の第２のゲート信号線１６０４に接続され、
第２の電極は、ＥＬ素子１６１１の第１の電極に接続されている。ＥＬ素子１６１１の第
２の電極は、電源線１６１３に接続され、電流供給線１６１２とは互いに電位差を有する
。容量手段１６１０は、ＴＦＴ１６０８のゲート電極を含むノードと、電流供給線１６１
２との間に接続され、サステイン（発光）期間中に、ＴＦＴ１６０８のゲート電極に印加
される電位を保持するものである。
動作について、図１６、図１７を用いて説明する。なお、ここでは、ＴＦＴ１６０５、
１６０７、１６０９はいずれもＮチャネル型ＴＦＴを用い、ゲート電極にＨレベルのパル
スが入力されてＯＮし、Ｌレベルが入力されてＯＦＦするものとして説明する。ここで、
ＴＦＴ１６０９にＮチャネル型ＴＦＴを用いているのは、ＴＦＴ１６０７をＯＮして初期
化を行う際、ｉ行目の第２のゲート信号線がＬレベルである必要があり、かつこのときＴ
ＦＴ１６０９がＯＦＦしている必要があるためである。
今、ソース信号線１６０１の電位がＶDD、電流供給線の電位がＶDD、ゲート信号線がＬ
レベルにあるときの電位がＶReset(＜ＶDD−|Ｖth|)であるとし、ＴＦＴ１６０６につい
ては、ゲート(Ｇ)、ソース(Ｓ)、ドレイン(Ｄ)を図１７(Ａ)のように定義する。
ｉ−１行目の第１のゲート信号線１６０２が選択されているとき、すなわちｉ−１行目
において映像信号の入力が行われているとき、ｉ行目の画素においては、ＴＦＴ１６０７
がＯＮする。このとき、ｉ行目の第２のゲート信号線１６０４はＬレベルであるので、図
１７（Ａ）に示すように、ＴＦＴ１６０８のゲート電極の電位が下がる。これによりＴＦ
Ｔ１６０８のゲート電極の電位が初期化される。
ｉ−１行目において、映像信号の入力が終了すると、ｉ−１行目の第１のゲート信号線
１６０２はＬレベルとなり、ＴＦＴ１６０７がＯＦＦする。一方、ｉ行目の第１のゲート
信号線１６０３が選択されてＨレベルとなり、ＴＦＴ１６０５がＯＮして、ｉ行目におい
て映像信号が入力される。映像信号の電位がＶData（ただしＶData＋Ｖth＜ＶDD）である
とき、ＴＦＴ１６０６のソース・ドレイン間電圧はＶthに等しく、ＴＦＴ１６０８のゲー
ト電極の電位は、（ＶData−Ｖth）
となる。このとき、ｉ＋１行目においては、前述と同様に初期化が行われている（図１７
（Ｂ））。
映像信号の入力が終了し、ｉ行目においてはサステイン（発光）期間に移る。
ｉ行目の第２のゲート信号線１６０４にＨレベルのパルスが入力されて、ＴＦＴ１６０９
がＯＮし、図１７（Ｃ）に示すように、ＥＬ素子には、ＴＦＴ１６０８のゲート・ソース
間電圧に応じた電流が流れて発光する。
本実施形態の特徴は、ある行の初期化を行うためのＴＦＴ１６０７の制御に、前行のゲ
ート信号線選択パルスを利用する点と、選択されていないゲート信号線が一定電位である
ことを利用し、リセット用の電源線として利用している点にある。このような構成とする
ことによって、信号線の本数を最小限に留めて高開口率を得、かつ実施の形態２と同様の
動作を行う構成が実現する。
なお、ＴＦＴ１６０７の第２の電極は、第２のゲート信号線１６０４に接続されている
が、ＴＦＴ１６０７がＯＮするタイミングにおいてＬレベルとなっている信号線であれば
、他の信号線でも良い。また、ＴＦＴ１６０７は、ｉ−１行目の第１のゲート信号線によ
って制御されているが、ｉ行目よりも前の行であれば、他の行でも良い。
[実施の形態５] 実施の形態４においては、ＴＦＴ１６０９はＮチャネル型としていた
が、これは初期化に用いたＴＦＴ１６０７のソース・ドレインの一端が、ｉ行目の第２の
ゲート信号線１６０４に接続されていたためであったことは前述の通りである。
ところで、画素内では、開口率を高くするため、あるいはＴＦＴの特性にばらつきが生じ
にくくするためには、できるだけ近接配置することが望ましい。そこで、図１８（Ａ）に
示すように、ＴＦＴ１８０９をＰチャネル型とし、ＴＦＴ１８０８とより近接して配置で
きる構成とする。
このとき、初期化に用いるＴＦＴ１８０７の接続が一部変更される。ＴＦＴ１８０７の
ゲート電極は、ｉ−１行目の第１のゲート信号線に接続され、第１の電極は、ＴＦＴ１８
０８のゲート電極に接続されている。これは、前述のように、初期化の際にはＴＦＴ１８
０７がＯＮして、ＴＦＴ１８０８のゲート電極の電位を下げなければならない。よって、
ＴＦＴ１８０７のソース・ドレインの一端の接続先は、その期間ではＬレベルとなってい
る必要がある。ＴＦＴ１８０９をＰチャネル型としたことによって、ｉ行目の画素で初期
化を行っている期間の、ｉ行目の第２のゲート信号線１８０４の電位はＨレベルであるた
めに用いることが出来ない。よってその接続先を、ｉ行目の第１のゲート信号線１８０２
とした。
回路の動作については、図１９（Ａ）〜（Ｃ）に示すが、ｉ行目の第２のゲート信号線
１８０４のＨレベルとＬレベルの電位が反転している点を除き、実施の形態４と同様であ
るので、ここでは詳細な説明は省略する。ＴＦＴ１８０９は、そのＯＮ、ＯＦＦによって
ＥＬ素子への電流供給経路の導通もしくは非導通の選択を行うためのスイッチング素子と
して用いているため、動作上、その極性は問わない。よって、実施の形態４および本実施
形態に関しては、実際の回路レイアウト等の事情によって、適宜選択すれば良い。
なお、ＴＦＴ１８０７の第２の電極は、第２のゲート信号線１８０３に接続されている
が、ＴＦＴ１８０７がＯＮするタイミングにおいてＬレベルとなっている信号線であれば
、他の信号線でも良い。また、ＴＦＴ１８０７は、ｉ−１行目の第１のゲート信号線によ
って制御されているが、ｉ行目よりも前の行であれば、他の行でも良い。
[実施の形態６] 実施の形態１にて示した構成の接続を一部変更したものを図３（Ａ）
に示す。
実施の形態１においては、図１に示したように、ゲート・ドレイン間を接続したＴＦＴ１
０５は、ＴＦＴ１０４の第２の電極と、ＴＦＴ１０７のゲート電極との間に設けられてい
たが、本実施形態の構成によると、ゲート・ドレイン間を接続したＴＦＴ３０５は、ソー
ス信号線３０１と、ＴＦＴ３０４の第１の電極との間に設けられている。また、映像信号
を保持するために、容量手段３０８等を設ける場合には、ＴＦＴ３０４の第２の電極と、
電流供給線３１０等の定電位との間に設ければ良い。
図３（Ｂ）〜（Ｄ）を用いて、動作について説明する。なお、ここではＴＦＴ３０４、
３０６はＮチャネル型として構成しているので、ゲート信号線の電位がＨレベルのときに
ＴＦＴがＯＮし、ＬレベルのときにＴＦＴがＯＦＦするものとしているが、ＴＦＴ３０４
、３０６は単にスイッチング素子として機能するものであり、その極性は問わない。
今、ソース信号線３０１の電位がＶDD、電流供給線の電位がＶDD、リセット用電源線の
電位がＶReset(＜ＶDD−|Ｖth|)であるとし、ＴＦＴ３０５については、ゲート(Ｇ)、ソ
ース(Ｓ)、ドレイン(Ｄ)を図３(Ｂ)のように定義する。
まず、第２のゲート信号線３０３にパルスが入力されてＴＦＴ３０６がＯＮする。ＴＦ
Ｔ３０６がＯＮしている間に、第１のゲート信号線３０２にパルスが入力されてＴＦＴ３
０４がＯＮする。すると、図３(Ｂ)に示すように、ＴＦＴ３０５のドレイン電位が低下し
て、ＴＦＴ３０５のゲート・ソース間電圧ＶGS＜０となり、さらにしきい値電圧Ｖthの絶
対値を上回って、ＴＦＴ３０５がＯＮする。
ここで、ＴＦＴ３０６は、ＴＦＴ３０５がＯＮして前述の動作が行われ、ＴＦＴ３０５が
ＯＮした瞬間、速やかにＯＦＦするようにする。ＴＦＴ３０５、３０６が両方ともＯＮし
ている状態が長く続くと、やがてＴＦＴ３０５がＯＮし、ソース信号線３０１−リセット
用電源線３１１間に電流パスが生ずるため、ＴＦＴ３０７のゲート電極の電位が低くなら
ない場合があるためである。同時に、ＴＦＴ３０７のゲート・ソース間電圧もまたしきい
値電圧の絶対値を上回るため、ＯＮする。
続いて、映像信号の入力が行われる。ソース信号線３０１には映像信号が出力されてき
ており、その電位がＶData(ＶReset＜ＶData＜ＶDD)となっているため、ＴＦＴ３０５の
ソース電位がＶDataへと上昇する。すると、ＴＦＴ３０５、３０４を経て、ＴＦＴ３０７
のゲート電極の電位も上昇する。その電位がＶData−|Ｖth|となったところで、ＴＦＴ３
０５のゲート・ソース間電圧がそのしきい値電圧に等しくなるので、ＴＦＴ３０５がＯＦ
Ｆし、ＴＦＴ３０７のゲート電極の電位も停止する(図３(Ｃ))。
続いて、発光期間に移る。ＴＦＴ３０７がＯＮした時点で発光が始まるが、映像信号が
入力された後、ＴＦＴ３０７のゲート電位が（ＶData−Ｖth）となって初めて、それに応
じた電流が電流供給線３１０よりＴＦＴ３０７を経てＥＬ素子３０９に流れ、発光する。
[実施の形態７] 実施の形態６にて示した構成の接続を一部変更したものを図４（Ａ）
に示す。
実施の形態６においては、図３（Ａ）に示したように、ＴＦＴ３０４は、ＴＦＴ３０５の
第２の電極と、ＴＦＴ３０６の第１の電極との間に設けられていたが、本実施形態の構成
によると、ＴＦＴ４０４は、ＴＦＴ４０６の第１の電極と、ＴＦＴ４０７のゲート電極と
の間に設けられている。また、映像信号を保持するために、容量手段４０８を設ける場合
には、ＴＦＴ４０７のゲート電極と、電流供給線４１０等の定電位を得られる部位との間
に設ければ良い。また、ＴＦＴ４０５の第２の電極と、電流供給線４１０等の定電位との
間に設けても良いし、保持容量の値を大きくしたい場合等には、両方に設けても良い。
図４（Ｂ）〜（Ｄ）を用いて、動作について説明する。なお、ここではＴＦＴ４０４、
４０６はＮチャネル型として構成しているので、ゲート信号線の電位がＨレベルのときに
ＴＦＴがＯＮし、ＬレベルのときにＴＦＴがＯＦＦするものとしているが、ＴＦＴ４０４
、４０６は単にスイッチング素子として機能するものであり、その極性は問わない。
今、ソース信号線４０１の電位がＶDD、電流供給線の電位がＶDD、リセット用電源線の
電位がＶReset(＜ＶDD−|Ｖth|)であるとし、ＴＦＴ４０５については、ゲート(Ｇ)、ソ
ース(Ｓ)、ドレイン(Ｄ)を図４(Ｂ)のように定義する。
まず、第１、第２のゲート信号線４０２、４０３にパルスが入力されてＴＦＴ４０４、
４０６がＯＮする。すると、図４（Ｂ）に示すように、ＴＦＴ４０５のドレイン電位が低
下して、ＴＦＴ４０５のゲート・ソース間電圧ＶGS＜０となり、さらにしきい値電圧Ｖth
の絶対値を上回って、ＴＦＴ４０５がＯＮする。これにより、初期化が完了する。なお、
ここではＴＦＴ４０４はＯＦＦしていても構わない。
続いて、映像信号の入力が行われる。第２のゲート信号線４０３がＬレベルとなってＴ
ＦＴ４０６がＯＦＦし、第１のゲート信号線４０２がＨレベルとなってＴＦＴ４０４がＯ
Ｎする。よって、ＴＦＴ４０７のゲート・ソース間電圧もまたしきい値電圧の絶対値を上
回ってＯＮする。今、ソース信号線の電位はＶDDからＶDataとなっており、それに伴って
ＴＦＴ４０７のゲート電極に印加される電位は、（ＶData−Ｖth）に落ち着く。
続いて、発光期間に移る。ＴＦＴ４０７がＯＮした時点で発光が始まるが、映像信号が
入力された後、ＴＦＴ４０７のゲート電位が（ＶData−Ｖth）となって初めて、所望の電
流がＥＬ素子４０９に流れる。同時に、第１のゲート信号線がＬレベルとなってＴＦＴ４
０４がＯＦＦする。
[実施の形態８] 実施の形態１〜７においては、映像信号が入力される前の初期化には
、あるＴＦＴを用いて行っている。図５（Ａ）は、ＴＦＴの代わりにダイオード５０７を
用いる。ダイオード５０７の第１の電極は、ＴＦＴ５０５のゲート電極および第２の電極
に接続され、第２の電極は、第２のゲート信号線５０３に接続されている。また、映像信
号を保持するために、容量手段５０８を設ける場合には、ＴＦＴ５０６のゲート電極と、
電流供給線５１０等の定電位を得られる部位との間に設ければ良い。また、ＴＦＴ５０４
の第２の電極と、電流供給線５１０等の定電位との間に設けても良いし、保持容量の値を
大きくしたい場合等には、両方に設けても良い。
実施の形態１と異なる点は、初期化の際の動作のみである。ここでは、映像信号の入力
および発光動作についての説明は省略し、図５（Ｂ）を用いて、初期化の際の動作につい
て説明する。
初期状態において、第２のゲート信号線５０３は、Ｈレベルにしておく。初期化のタイ
ミングで、第２のゲート信号線５０３の電位を下げると、ダイオードには順バイアスがか
かり、電位の高い方から低い方、つまり、図５（Ｂ）に示すように電流が生じ、ＴＦＴ５
０５、５０６のゲート電位が低下する。やがてＴＦＴ５０５、５０６のしきい値電圧Ｖth
の絶対値を、ＴＦＴ５０５、５０６のゲート・ソース間電圧が上回ると、ＴＦＴ５０５が
ＯＮする。その後、映像信号の入力が行われるときには、第２のゲート信号線５０３は、
再びＨレベルに戻しておく。その後、映像信号が入力されるが、ダイオード５０７には、
常に逆バイアスがかかっている状態であり、電流は生じない。
以後、実施の形態１と同様にして、ＥＬ素子５０９に所望の電流が流れ、発光する。
図５（Ｃ）は、ダイオード５０７に代わって容量手段５５７を設けた例を示している。
容量手段５５７の第１の電極は、ＴＦＴ５５５のゲート電極および第２の電極と、ＴＦＴ
５５６のゲート電極に接続され、第２の電極は、第２のゲート信号線５５３に接続されて
いる。この場合も、動作は図５（Ｂ）と同様であり、初期状態において、第２のゲート信
号線５５３をＨレベルにしておき、初期化のタイミングで、第２のゲート信号線５５３の
電位を下げる。このとき、ＴＦＴ５５４がＯＦＦしているので、容量手段５５７の第２の
電極は浮遊状態であり、容量手段５５７の第１の電極の電位が低下すると、容量結合によ
って、第２の電極の電位、すなわちＴＦＴ５５５、５５６のゲート電極の電位も低下する
。やがてＴＦＴ５５５、５５６のしきい値電圧Ｖthの絶対値を、ＴＦＴ５５５、５５６の
ゲート・ソース間電圧が上回ると、ＴＦＴ５５５、５５６がＯＮする。
その後、ＴＦＴ５５４がＯＮして、映像信号の入力が行われる。第２のゲート信号線５
５３は、今Ｌレベルとなっているが、映像信号が入力されている間、すなわちＴＦＴ５５
４がＯＮしている間にＨレベルにしておけば良い。
以後、実施の形態１と同様にして、ＥＬ素子５５９に所望の電流が流れ、発光する。
本実施形態の構成によると、図１（Ａ）においては初期化に用いるゲート信号線と、リ
セット用電源線とを必要としたのに対し、初期化に用いるゲート信号線（図５においては
、第２のゲート信号線５０３、５５３）のみで動作が可能である。よって画素部に必要な
配線を１本減らすことが出来、高開口率化に寄与する。
[実施の形態９] 実施の形態１にて示した構成の接続を一部変更したものを図６（Ａ）
に示す。
実施の形態１においては、図１に示したように、ＴＦＴ１０６の第２の電極は、リセット
用電源線１１１に接続されているのに対し、本実施形態においては、図６（Ａ）に示すよ
うに、ｉ行目の画素においては、ｉ＋１行目の第１のゲート信号線に接続されている。各
動作は全て実施の形態１と同様である。ｉ行目の初期化を行うときには、ｉ＋１行目はま
だゲート信号線が選択されておらず、Ｌレベルとなっている。ゲート信号線選択パルスが
入力されていない期間、ゲート信号線が一定電位となることから、図６（Ｂ）に示すよう
に、ｉ＋１行目のゲート信号線をリセット用電源線として共用する。このようにして、実
施の形態８と同様に、リセット用電源線を省略することが出来る。
この場合、共用するゲート信号線は、選択されていない状態でＬレベルとなっている必
要がある。よって、当該ゲート信号線に入力されるパルスによって制御されるＴＦＴ、す
なわちＴＦＴ６０５は、Ｎチャネル型とする。
本実施形態の構成は、他の実施形態とも組み合わせることが可能である。例えば、図９
、図１０等に示したように、消去用のゲート信号線を追加する場合など、ＴＦＴ９０６を
本実施形態に従って接続することで、リセット用電源線９１１を省略することが可能であ
る。
また、映像信号を保持するために、容量手段６０９を設ける場合には、ＴＦＴ６０８の
ゲート電極と、電流供給線６１１等の定電位を得られる部位との間に設ければ良い。また
、ＴＦＴ６０５の第２の電極と、電流供給線６１１等の定電位との間に設けても良いし、
保持容量の値を大きくしたい場合等には、両方に設けても良い。
[実施の形態１０] 実施の形態９と同様、実施の形態１にて示した構成の接続を一部変
更したものを図７（Ａ）に示す。実施の形態１においては、図１に示したように、ＴＦＴ
１０６の第２の電極は、リセット用電源線１１１に接続されているのに対し、本実施形態
においては、ＴＦＴ７０４の第２の電極に接続されている。また、映像信号を保持するた
めに、容量手段７０８を設ける場合には、ＴＦＴ７０７のゲート電極と、電流供給線７１
０等の定電位を得られる部位との間に設ければ良い。また、ＴＦＴ７０４の第２の電極と
、電流供給線７１０等の定電位との間に設けても良いし、保持容量の値を大きくしたい場
合等には、両方に設けても良い。
図７（Ｂ）〜（Ｅ）を用いて、動作について説明する。図７（Ｂ）〜（Ｄ）は初期化〜
発光に至るまでの回路の動作を示すものであり、図７（Ｅ）は、第１、第２のゲート信号
線７０２、７０３および、ソース信号線７０１のそれぞれの電位について示したものであ
る。図７（Ｅ）中、iと示してある期間が初期化（図７（Ｂ））、iiと示してある期間が
映像信号の入力（図７（Ｃ））、iiiと示してある期間が発光期間（図７（Ｄ））である
。
まず、第１，第２のゲート信号線７０２、７０３がＨレベルとなり、ＴＦＴ７０４、７
０６がＯＮする。このとき、ソース信号線７０１の電位は、図７（Ｅ）
に示すようにＶResetとしておく。この電位は、映像信号よりもさらにＴＦＴ７０５のし
きい値電圧の分だけ低い電位もしくはそれ以下の電位としておく。すると、図７（Ｂ）に
示すように、ＴＦＴ７０５、７０７のゲート電極の電位が低くなり、ＴＦＴ７０７のしき
い値電圧の絶対値を上回ったところで、ＴＦＴ７０７がＯＮする。ＴＦＴ７０５に関して
は、図７（Ｂ）から明らかなように、ゲート・ソース間電圧が０となっているため、ＯＦ
Ｆしている。
続いて、第２のゲート信号線７０３がＬレベルとなってＴＦＴ７０６がＯＦＦし、ソー
ス信号線の電位がＶResetからＶDataとなって映像信号の入力が開始される。ここで、ＶR
eset＋|Ｖth|＜ＶDataであるから、ＴＦＴ７０５のゲート・ソース間電圧はしきい値電圧
の絶対値を上回り、ＯＮする。よって映像信号は、図７（Ｃ）に示されるように、ＴＦＴ
７０７のゲート電極に、しきい値電圧が上乗せされて印加される。
続いて、第１のゲート信号線７０２がＬレベルとなってＴＦＴ７０４がＯＦＦし、発光
期間に移る。今、ＴＦＴ７０７のゲート電極には、映像信号ＶDataに、しきい値電圧Ｖth
が上乗せされて印加されており、それに応じた電流がＥＬ素子７０９に供給されて発光す
る。
また、ＴＦＴ７０６の第２の電極は、今、ＴＦＴ７０４の第２の電極に接続されている
が、ソース信号線７０１に接続し、ＴＦＴ７０７のゲート電極とソース信号線との間に設
けるようにしても同様のタイミングによって動作が可能である。
[実施の形態１１] 本発明において、映像信号を保持するために容量手段を用いて良い
ことは前述のとおりである。容量手段の配置例としては、実施の形態１などに示したとお
り、図８（Ａ）に示すように、ＴＦＴ８０４と電流供給線８１０等の定電位との間に設け
、ＴＦＴ８０５のソース電位を保持する形としても良いし、図８（Ｂ）のように、ＴＦＴ
８０７のゲート電極と、電流供給線８１０等の定電位との間に設け、ＴＦＴ８０７のゲー
ト電極の電位を保持する形としても良い。なお、容量手段の接続先は、電流供給線に限ら
ず、一定の電位を持ったノードに接続すれば電位の保持が出来るので、その場所は問わな
い。
以下に、本発明の実施例について記載する。
本実施例においては、映像信号にアナログ映像信号を用いて表示を行う発光装置の構成
について説明する。図２４(Ａ)に、発光装置の構成例を示す。基板２４０１上に、複数の
画素がマトリクス状に配置された画素部２４０２を有し、画素部周辺には、ソース信号線
駆動回路２４０３および、第１、第２のゲート信号線駆動回路２４０４、２４０５を有し
ている。図２４(Ａ)においては、２組のゲート信号線駆動回路を用い、図１に示した画素
における第１、第２のゲート信号線をそれぞれ制御するものである。
ソース信号線駆動回路２４０３、第１、第２のゲート信号線駆動回路２４０４、２４０
５に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)２
４０６を介して外部より供給される。
図２４(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にアナログ映
像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ２４１１
、バッファ２４１２、サンプリング回路２４１３を有している。特に図示していないが、
必要に応じてレベルシフタ等を追加しても良い。
ソース信号線駆動回路の動作について説明する。図２５(Ａ)に、より詳細な構成を示し
たので、そちらを参照する。
シフトレジスタ２５０１は、フリップフロップ回路(ＦＦ)２５０２等を複数段用いてな
り、クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ
−ＳＰ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが
出力される。
シフトレジスタ２５０１より出力されたサンプリングパルスは、バッファ２５０３等を
通って増幅された後、サンプリング回路へと入力される。サンプリング回路２５０４は、
サンプリングスイッチ(ＳＷ)２５０５を複数段用いてなり、サンプリングパルスが入力さ
れるタイミングに従って、ある列で映像信号のサンプリングを行う。具体的には、サンプ
リングスイッチにサンプリングパルスが入力されると、サンプリングスイッチ２５０５が
ＯＮし、そのときに映像信号が有する電位が、サンプリングスイッチを介して各々のソー
ス信号線へと出力される。
続いて、ゲート信号線駆動回路の動作について説明する。図２４(Ｃ)に示した、第１、
第２のゲート信号線駆動回路２４０４、２４０５についての詳細な構成の一例を図２５(
Ｂ)に示した。第１のゲート信号線駆動回路は、シフトレジスタ回路２５１１、バッファ
２５１２を有し、クロック信号(Ｇ−ＣＬＫ１)、クロック反転信号(Ｇ−ＣＬＫｂ１)、ス
タートパルス(Ｇ−ＳＰ１)に従って駆動される。第２のゲート信号線駆動回路２４０５も
構成は同様で良い。また、図２４（Ａ）においては、第１、第２のゲート信号線駆動回路
２４０４、２４０５は、画素部２４０２を挟んで対称配置しているが、一方に並列して配
置しても良い。
シフトレジスタ〜バッファの動作については、ソース信号線駆動回路の場合と同様であ
る。バッファによって増幅された選択パルスは、それぞれのゲート信号線を選択する。第
１のゲート信号線駆動回路によって、第１のゲート信号線Ｇ11、Ｇ21、・・・、Ｇm1が順
次選択され、第２のゲート信号線駆動回路によって、第２のゲート信号線Ｇ12、Ｇ22、・
・・、Ｇm2が順次選択される。図示していないが、第３のゲート信号線駆動回路について
も第１、第２のゲート信号線駆動回路と同様であり、第３のゲート信号線Ｇ13、Ｇ23、・
・・、Ｇm3が順次選択される。選択された行において、実施形態にて説明した手順により
、画素に映像信号が書き込まれて発光する。
なお、ここではシフトレジスタの一例として、Ｄ−フリップフロップを複数段用いてな
るものを図示したが、デコーダ等によって、信号線を選択出来るような構成としていても
良い。
本実施例においては、映像信号にデジタル映像信号を用いて表示を行う発光装置の構成
について説明する。図２６(Ａ)に、発光装置の構成例を示す。基板２６０１上に、複数の
画素がマトリクス状に配置された画素部２６０２を有し、画素部周辺には、ソース信号線
駆動回路２６０３および、第１、第２のゲート信号線駆動回路２６０４、２６０５を有し
ている。図２６(Ａ)においては、２組のゲート信号線駆動回路を用い、図１に示した画素
における第１、第２のゲート信号線をそれぞれ制御するものである。
ソース信号線駆動回路２６０３、第１、第２のゲート信号線駆動回路２６０４、２６０
５に入力される信号は、フレキシブルプリント基板(Flexible Print Circuit：ＦＰＣ)２
６０６を介して外部より供給される。
図２６(Ｂ)に、ソース信号線駆動回路の構成例を示す。これは、映像信号にデジタル映
像信号を用いて表示を行うためのソース信号線駆動回路であり、シフトレジスタ２６１１
、第１のラッチ回路２６１２、第２のラッチ回路２６１３、Ｄ／Ａ変換回路２６１４を有
している。特に図示していないが、必要に応じてレベルシフタ等を追加しても良い。
第１、第２のゲート信号線駆動回路２６０４、２６０５については、実施例１にて示し
たものと同様で良いので、ここでは図示および説明を省略する。
ソース信号線駆動回路の動作について説明する。図２７(Ａ)に、より詳細な構成を示し
たので、そちらを参照する。
シフトレジスタ２７０１は、フリップフロップ回路(ＦＦ)２７１０等を複数段用いてな
り、クロック信号(Ｓ−ＣＬＫ)、クロック反転信号(Ｓ−ＣＬＫｂ)、スタートパルス(Ｓ
−ＳＰ)が入力される。これらの信号のタイミングに従って、順次サンプリングパルスが
出力される。
シフトレジスタ２７０１より出力されたサンプリングパルスは、第１のラッチ回路２７
０２に入力される。第１のラッチ回路２７０２には、デジタル映像信号が入力されており
、サンプリングパルスが入力されるタイミングに従って、各段でデジタル映像信号を保持
していく。ここでは、デジタル映像信号は３ビット入力されており、各ビットの映像信号
を、それぞれの第１のラッチ回路において保持する。１つのサンプリングパルスによって
、ここでは３つの第１のラッチ回路が並行して動作する。
第１のラッチ回路２７０２において、最終段までデジタル映像信号の保持が完了すると
、水平帰線期間中に、第２のラッチ回路２７０３にラッチパルス(Ｌａｔｃｈ Ｐｕｌｓ
ｅ)が入力され、第１のラッチ回路２７０２に保持されていたデジタル映像信号は、一斉
に第２のラッチ回路２７０３に転送される。その後、第２のラッチ回路２７０３に保持さ
れたデジタル映像信号は、１行分が同時に、Ｄ／Ａ変換回路２７０４へと入力される。
第２のラッチ回路２７０３に保持されたデジタル映像信号がＤ／Ａ変換回路２７０４に
入力されている間、シフトレジスタ２７０１においては再びサンプリングパルスが出力さ
れる。以後、この動作を繰り返し、１フレーム分の映像信号の処理を行う。
Ｄ／Ａ変換回路２７０４においては、入力されるデジタル映像信号をデジタル−アナロ
グ変換し、アナログ電圧を有する映像信号としてソース信号線に出力する。
前記の動作が、１水平期間内に、全段にわたって同時に行われる。よって、全てのソー
ス信号線に映像信号が出力される。
なお、実施例１においても述べたとおり、シフトレジスタの代わりにデコーダ等を用い
て、信号線を選択出来るような構成としていても良い。
実施例２においては、デジタル映像信号はＤ／Ａ変換回路によってデジタル−アナログ
変換を受け、画素に書き込まれるが、本発明の発光装置は、時間階調方式によって階調表
現を行うことも出来る。この場合には、図２７(Ｂ)に示すように、Ｄ／Ａ変換回路を必要
とせず、階調表現は、ＥＬ素子の発光時間の長短によって制御されるので、各ビットの映
像信号を並列処理する必要がないため、第１および第２のラッチ回路も１ビット分で良い
。このとき、デジタル映像信号は、各ビットが直列に入力され、順次ラッチ回路に保持さ
れ、画素に書き込まれる。
勿論、必要ビット数分だけのラッチ回路を並列配置していても構わない。
本明細書ではＣＭＯＳ回路で構成される駆動回路と、スイッチング用ＴＦＴ及び駆動用
ＴＦＴを有する画素部とが同一基板上に形成された基板を便宜上アクティブマトリクス基
板と呼ぶ。そして本実施例では前記アクティブマトリクス基板の作製工程について図１３
、図１４を用いて説明する。
基板５０００は、石英基板、シリコン基板、金属基板又はステンレス基板の表面に絶縁
膜を形成したものを用いる。また本作製工程の処理温度に耐えうる耐熱性を有するプラス
チック基板を用いても良い。本実施例ではバリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス等のガラスからなる基板５０００を用いた。
次いで、基板５０００上に酸化珪素膜、窒化珪素膜又は酸化窒化珪素膜などの絶縁膜か
ら成る下地膜５００１を形成する。本実施例の下地膜５００１は２層構造で形成したが、
前記絶縁膜の単層構造又は前記絶縁膜を２層以上積層させた構造であっても良い。
本実施例では、下地膜５００１の１層目として、プラズマＣＶＤ法を用いて、ＳｉＨ4
、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される窒化酸化珪素膜５００１ａを１０〜２０
０nm(好ましくは５０〜１００nm)の厚さに形成する。本実施例では、窒化酸化珪素膜５０
０１ａを５０nmの厚さに形成した。次いで下地膜５００１の２層目として、プラズマＣＶ
Ｄ法を用いて、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜５００１ｂ
を５０〜２００nm(好ましくは１００〜１５０nm)の厚さに形成する。本実施例では、酸化
窒化珪素膜５００１ｂを１００nmの厚さに形成した。
続いて、下地膜５００１上に半導体層５００２〜５００５を形成する。半導体層５００
２〜５００５は公知の手段(スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等)により２５
〜８０nm(好ましくは３０〜６０nm)の厚さで半導体膜を成膜する。次いで前記半導体膜を
公知の結晶化法(レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法
、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得
られた結晶質半導体膜を所望の形状にパターニングして半導体層５００２〜５００５を形
成する。なお前記半導体膜としては、非晶質半導体膜、微結晶半導体膜、結晶質半導体膜
、又は非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜などを用いて
も良い。
本実施例では、プラズマＣＶＤ法を用いて、膜厚５５nmの非晶質珪素膜を成膜した。そ
して、ニッケルを含む溶液を非晶質珪素膜上に保持させ、この非晶質珪素膜に脱水素化(
５００℃、１時間)を行った後、熱結晶化(５５０℃、４時間)を行って結晶質珪素膜を形
成した。その後、フォトリソグラフィ法を用いたパターニング処理によって半導体層５０
０２〜５００５を形成した。
なおレーザ結晶化法で結晶質半導体膜を作製する場合のレーザは、連続発振またはパル
ス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシ
マレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレー
ザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いることができる。また後者の固体レ
ーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされた
ＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザを用いることができる。
当該レーザの基本波はドーピングする材料によって異なり、１μm前後の基本波を有する
レーザ光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ること
ができる。なお非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振
が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。
代表的には、Ｎｄ:ＹＶＯ4レーザー(基本波１０６４nm)の第２高調波(５３２nm)や第３高
調波(３５５nm)を適用する。
また出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光は、非線形光学素
子により高調波に変換する。さらに、共振器の中にＹＶＯ4結晶と非線形光学素子を入れ
て、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状ま
たは楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は
０．０１〜１００MW／cm2程度(好ましくは０．１〜１０MW／cm2)が必要である。そして、
１０〜２０００cm／s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射
する。
また上記のレーザを用いる場合には、レーザ発振器から放射されたレーザビームを光学
系で線状に集光して、半導体膜に照射すると良い。結晶化の条件は適宜設定されるが、エ
キシマレーザを用いる場合はパルス発振周波数３００Hzとし、レーザーエネルギー密度を
１００〜７００mJ/cm2(代表的には２００〜３００mJ/cm2)とすると良い。またＹＡＧレー
ザを用いる場合には、その第２高調波を用いてパルス発振周波数１〜３００Hzとし、レー
ザーエネルギー密度を３００〜１０００mJ/cm2(代表的には３５０〜５００mJ/cm2)とする
と良い。そして幅１００〜１０００μm(好ましくは幅４００μm)で線状に集光したレーザ
光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率(オーバーラップ率)
を５０〜９８％として行っても良い。
しかしながら本実施例では、結晶化を助長する金属元素を用いて非晶質珪素膜の結晶化
を行ったため、前記金属元素が結晶質珪素膜中に残留している。そのため、前記結晶質珪
素膜上に５０〜１００nmの非晶質珪素膜を形成し、加熱処理(ＲＴＡ法やファーネスアニ
ール炉を用いた熱アニール等)を行って、該非晶質珪素膜中に前記金属元素を拡散させ、
前記非晶質珪素膜は加熱処理後にエッチングを行って除去する。その結果、前記結晶質珪
素膜中の金属元素の含有量を低減または除去することができる。
なお半導体層５００２〜５００５を形成した後、ＴＦＴのしきい値電圧を制御するため
に微量な不純物元素(ボロンまたはリン)のドーピングを行ってもよい。
次いで、半導体層５００２〜５００５を覆うゲート絶縁膜５００６を形成する。ゲート
絶縁膜５００６はプラズマＣＶＤ法やスパッタ法を用いて、膜厚を４０〜１５０nmとして
珪素を含む絶縁膜で形成する。本実施例では、ゲート絶縁膜５００６としてプラズマＣＶ
Ｄ法により酸化窒化珪素膜を１１５nmの厚さに形成した。勿論、ゲート絶縁膜５００６は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造と
して用いても良い。
なおゲート絶縁膜５００６として酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴ
ＥＯＳ(Tetraethyl Orthosilicate)とＯ2とを混合し、反応圧力４０Pa、基板温度３００
〜４００℃とし、高周波(１３．５６MHz)電力密度０．５〜０．８W/cm2で放電させて形成
しても良い。上記の工程により作製される酸化珪素膜は、その後４００〜５００℃の熱ア
ニールによって、ゲート絶縁膜５００６として良好な特性を得ることができる。
次いで、ゲート絶縁膜５００６上に膜厚２０〜１００nmの第１の導電膜５００７と、膜
厚１００〜４００nmの第２の導電膜５００８とを積層形成する。本実施例では、膜厚３０
nmのＴａＮ膜からなる第１の導電膜５００７と、膜厚３７０nmのＷ膜からなる第２の導電
膜５００８を積層形成した。
本実施例では、第１の導電膜５００７であるＴａＮ膜はスパッタ法で形成し、Ｔａのタ
ーゲットを用いて、窒素を含む雰囲気内でスパッタ法で形成した。また第２の導電膜５０
０８であるＷ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タ
ングステン(ＷＦ6)を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート
電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩcm以下
にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができる
が、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従っ
て、本実施例では、高純度のＷ(純度９９．９９９９％)のターゲットを用いたスパッタ法
で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成する
ことにより、抵抗率９〜２０μΩcmを実現することができた。
なお本実施例では、第１の導電膜５００７をＴａＮ膜、第２の導電膜５００８をＷ膜と
したが、第１の導電膜５００７及び第２の導電膜５００８を構成する材料は特に限定され
ない。第１の導電膜５００７及び第２の導電膜５００８は、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ
、Ｃｕ、Ｃｒ、Ｎｄから選択された元素、または前記元素を主成分とする合金材料若しく
は化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜やＡｇＰｄＣｕ合金で形成してもよい。
次いで、フォトリソグラフィ法を用いてレジストからなるマスク５００９を形成し、電
極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第
１及び第２のエッチング条件で行う。(図１３(Ｂ))
本実施例では第１のエッチング条件として、ＩＣＰ(Inductively Coupled Plasma：誘
導結合型プラズマ)エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い
、それぞれのガス流量比を２５：２５：１０sccmとし、１．０Paの圧力でコイル型の電極
に５００ＷのＲＦ(１３．５６MHz)電力を投入してプラズマを生成してエッチングを行っ
た。基板側(試料ステージ)にも１５０ＷのＲＦ(１３．５６MHz)電力を投入し、実質的に
負の自己バイアス電圧を印加した。
そしてこの第１のエッチング条件によりＷ膜をエッチングして第１の導電層５００７の端
部をテーパー形状とした。
続いて、レジストからなるマスク５００９を除去せずに第２のエッチング条件に変更し
、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０：３０sccmと
し、１．０Paの圧力でコイル型の電極に５００ＷのＲＦ(１３．５６MHz)電力を投入して
プラズマを生成して１５秒程度のエッチングを行った。基板側(試料ステージ)にも２０Ｗ
のＲＦ(１３．５６MHz)電力を投入し、実質的に負の自己バイアス電圧を印加した。第２
のエッチング条件では第１の導電層５００７及び第２の導電層５００８とも同程度にエッ
チングを行った。なお、ゲート絶縁膜５００６上に残渣を残すことなくエッチングするた
めには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
上記の第１のエッチング処理では、レジストからなるマスクの形状を適したものとする
ことにより、基板側に印加するバイアス電圧の効果により第１の導電層５００７及び第２
の導電層５００８の端部がテーパー形状となる。こうして、第１のエッチング処理により
第１の導電層５００７と第２の導電層５００８から成る第１の形状の導電層５０１０〜５
０１４を形成した。ゲート絶縁膜５００６においては、第１の形状の導電層５０１０〜５
０１４で覆われない領域が２０〜５０nm程度エッチングされたため、膜厚が薄くなった領
域が形成された。
次いで、レジストからなるマスク５００９を除去せずに第２のエッチング処理を行う。
(図１３(Ｃ))第２のエッチング処理では、エッチングガスにＳＦ6とＣｌ2とＯ2を用い、
それぞれのガス流量比を２４：１２：２４(ｓｃｃｍ)とし、１．３Ｐａの圧力でコイル側
の電力に７００ＷのＲＦ(13.56MHz)電力を投入してプラズマを生成して２５秒程度のエッ
チングを行った。基板側(試料ステージ)にも１０WのＲＦ(13.56MHz)電力を投入し、実質
的に負の自己バイアス電圧を印加した。こうして、Ｗ膜を選択的にエッチングして、第２
の形状の導電層５０１５〜５０１９を形成した。このとき、第１の導電層５０１５ａ〜５
０１９ａは、ほとんどエッチングされない。
そして、レジストからなるマスク５００９を除去せずに第１のドーピング処理を行い、
半導体層５００２〜５００５にＮ型を付与する不純物元素を低濃度に添加する。第１のド
ーピング処理はイオンドープ法又はイオン注入法で行えば良い。イオンドープ法の条件は
ドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を４０〜８０keVとして行う
。本実施例ではドーズ量を５．０×１０13atoms/cm2とし、加速電圧を５０keVとして行っ
た。Ｎ型を付与する不純物元素としては、１５族に属する元素を用いれば良く、代表的に
はリン(Ｐ)又は砒素(Ａｓ)を用いられるが、本実施例ではリン(Ｐ)を用いた。この場合、
第２の形状の導電層５０１５〜５０１９がＮ型を付与する不純物元素に対するマスクとな
って、自己整合的に第１の不純物領域(Ｎ--領域)５０２０〜５０２３を形成した。そして
第１の不純物領域５０２０〜５０２３には１×１０18〜１×１０20atoms/cm3の濃度範囲
でＮ型を付与する不純物元素が添加された。
続いてレジストからなるマスク５００９を除去した後、新たにレジストからなるマスク
５０２４を形成して、第１のドーピング処理よりも高い加速電圧で第２のドーピング処理
を行う。イオンドープ法の条件はドーズ量を１×１０13〜３×１０15atoms/cm2とし、加
速電圧を６０〜１２０keVとして行う。本実施例では、ドーズ量を３．０×１０15atoms/c
m2とし、加速電圧を６５keVとして行った。第２のドーピング処理は第２の導電層５０１
５ｂ〜５０１８ｂを不純物元素に対するマスクとして用い、第１の導電層５０１５ａ〜５
０１８ａのテーパー部の下方の半導体層に不純物元素が添加されるようにドーピングを行
う。
上記の第２のドーピング処理を行った結果、第１の導電層と重なる第２の不純物領域(
Ｎ−領域、Lov領域)５０２６には１×１０18〜５×１０19atoms/cm3の濃度範囲でN型を付
与する不純物元素を添加された。また第３の不純物領域(Ｎ＋領域)５０２５、５０２８に
は１×１０19〜５×１０21atoms/cm3の濃度範囲でN型を付与する不純物元素を添加された
。また、第１、第２のドーピング処理を行った後、半導体層５００２〜５００５において
、不純物元素が全く添加されない領域又は微量の不純物元素が添加された領域が形成され
た。本実施例では、不純物元素が全く添加されない領域又は微量の不純物元素が添加され
た領域をチャネル領域５０２７、５０３０とよぶ。また前記第１のドーピング処理により
形成された第１の不純物領域(Ｎ--領域)５０２０〜５０２３のうち、第２のドーピング処
理においてレジスト５０２４で覆われていた領域が存在するが、本実施例では、引き続き
第１の不純物領域(Ｎ--領域、LDD領域)５０２９とよぶ。
なお本実施例では、第２のドーピング処理のみにより、第２の不純物領域(Ｎ−領域)５
０２６及び第３の不純物領域(Ｎ＋領域)５０２５、５０２８を形成したが、これに限定さ
れない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で形成しても
良い。
次いで図１４(Ａ)に示すように、レジストからなるマスク５０２４を除去した後、新た
にレジストからなるマスク５０３１を形成する。その後、第３のドーピング処理を行う。
第３のドーピング処理により、Ｐチャネル型ＴＦＴの活性層となる半導体層に、前記第１
の導電型とは逆の導電型を付与する不純物元素が添加された第４の不純物領域(Ｐ＋領域)
５０３２、５０３４及び第５の不純物領域(Ｐ−領域)５０３３、５０３５を形成する。
第３のドーピング処理では、第２の導電層５０１６ｂ、５０１８ｂを不純物元素に対す
るマスクとして用いる。こうして、Ｐ型を付与する不純物元素を添加し、自己整合的に第
４の不純物領域(Ｐ＋領域)５０３２、５０３４及び第５の不純物領域(Ｐ−領域)５０３３
、５０３５を形成する。
本実施例では、第４の不純物領域５０３２、５０３４及び第５の不純物領域５０３３、
５０３５はジボラン(Ｂ2Ｈ6)を用いたイオンドープ法で形成する。イオンドープ法の条件
としては、ドーズ量を１×１０16atoms/cm2とし、加速電圧を８０keVとした。
なお、第３のドーピング処理の際には、Ｎチャネル型ＴＦＴを形成する半導体層はレジ
ストからなるマスク５０３１によって覆われている。
ここで、第１及び２のドーピング処理によって、第４の不純物領域(Ｐ＋領域)５０３２
、５０３４及び第５の不純物領域(Ｐ−領域)５０３３、５０３５にはそれぞれ異なる濃度
でリンが添加されている。しかし、第４の不純物領域(Ｐ＋領域)５０３２、５０３４及び
第５の不純物領域(Ｐ−領域)５０３３、５０３５のいずれの領域においても、第３のドー
ピング処理によって、Ｐ型を付与する不純物元素の濃度が１×１０19〜５×１０21atoms/
cm3となるようにドーピング処理される。こうして、第４の不純物領域(Ｐ＋領域)５０３
２、５０３４及び第５の不純物領域(Ｐ−領域)５０３３、５０３５は、Ｐチャネル型ＴＦ
Ｔのソース領域およびドレイン領域として問題なく機能する。
なお本実施例では、第３のドーピング処理のみにより、第４の不純物領域(Ｐ＋領域)５
０３２、５０３４及び第５の不純物領域(Ｐ−領域)５０３３、５０３５を形成したが、こ
れに限定されない。ドーピング処理を行う条件を適宜変えて、複数回のドーピング処理で
形成しても良い。
次いで図１４(Ｂ)に示すように、レジストからなるマスク５０３１を除去して第１の層
間絶縁膜５０３６を形成する。この第１の層間絶縁膜５０３６としては、プラズマＣＶＤ
法またはスパッタ法を用い、厚さを１００〜２００nmとして珪素を含む絶縁膜で形成する
。本実施例では、プラズマＣＶＤ法により膜厚１００nmの酸化窒化珪素膜を形成した。勿
論、第１の層間絶縁膜５０３６は酸化窒化珪素膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。
次いで、図１４(Ｃ)に示すように、加熱処理(熱処理)を行って、半導体層の結晶性の回
復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニー
ル炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ppm以下、好ま
しくは０．１ppm以下の窒素雰囲気中で４００〜７００℃で行えばよく、本実施例では４
１０℃、１時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニ
ール法、またはラピッドサーマルアニール法(ＲＴＡ法)を適用することができる。
また、第１の層間絶縁膜５０３６を形成する前に加熱処理を行っても良い。ただし、第
１の導電層５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ〜５０１９ｂを構成す
る材料が熱に弱い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜５
０３６(珪素を主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うこと
が好ましい。
上記の様に、第１の層間絶縁膜５０３６(珪素を主成分とする絶縁膜、例えば窒化珪素
膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第１の層間絶縁膜５０３６に含まれる水素により半
導体層のダングリングボンドが終端される。
なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い
。
ここで、第１の層間絶縁膜５０３６の存在に関係なく、半導体層を水素化することもで
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ
水素化)や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２
時間の加熱処理を行う手段でも良い。
次いで、第１の層間絶縁膜５０３６上に、第２の層間絶縁膜５０３７を形成する。第２
の層間絶縁膜５０３７としては、無機絶縁膜を用いることができる。例えば、ＣＶＤ法に
よって形成された酸化珪素膜や、ＳＯＧ(Spin On Glass)法によって塗布された酸化珪素
膜等を用いることができる。また、第２の層間絶縁膜５０３７として、有機絶縁膜を用い
ることができる。例えば、ポリイミド、ポリアミド、ＢＣＢ(ベンゾシクロブテン)、アク
リル等の膜を用いることができる。
また、アクリル膜と酸化窒化珪素膜の積層構造を用いても良い。
本実施例では、膜厚１.６μmのアクリル膜を形成した。第２の層間絶縁膜５０３７によ
って、基板上５０００に形成されたＴＦＴによる凹凸を緩和し、平坦化することができる
。特に、第２の層間絶縁膜５０３７は平坦化の意味合いが強いので、平坦性に優れた膜が
好ましい。
次いで、ドライエッチングまたはウエットエッチングを用い、第２の層間絶縁膜５０３
７、第１の層間絶縁膜５０３６、およびゲート絶縁膜５００６をエッチングし、第３の不
純物領域５０２５、５０２８、第４の不純物領域５０３２、５０３４に達するコンタクト
ホールを形成する。
次いで、透明導電膜からなる画素電極５０３８を形成する。透明導電膜としては、酸化
インジウムと酸化スズの化合物(Indium Tin Oxide：ＩＴＯ)、酸化インジウムと酸化亜鉛
の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前記透
明導電膜にガリウムを添加したものを用いてもよい。
画素電極がＥＬ素子の陽極に相当する。
本実施例では、ＩＴＯを１１０nm厚さで成膜、その後パターニングし、画素電極５０３
８形成した。
次いで、各不純物領域とそれぞれ電気的に接続される配線５０３９〜５０４５を形成す
る。なお本実施例では、配線５０３９〜５０４５は、膜厚１００nmのＴｉ膜と、膜厚３５
０nmのＡｌ膜と、膜厚１００nmのＴｉ膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の
積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用
いても良い。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜
をパターニングして配線を形成してもよい。
こうして、画素部のＮチャネル型ＴＦＴのソース領域またはドレイン領域の一方は、配
線５０４２によってソース信号線(５０１９ａと５０１９ｂの積層)と電気的に接続され、
もう一方は、配線５０４３によって画素部のＰチャネル型ＴＦＴのゲート電極と電気的に
接続される。また、画素部のＰチャネル型ＴＦＴのソース領域またはドレイン領域の一方
は、配線５０４４によって３８と電気的に接続されている。ここで、画素電極５０３８上
の一部と、配線５０４４の一部を重ねて形成することによって、配線５０４４と画素電極
５０３８の電気的接続をとっている。
以上の工程により図１４(Ｄ)に示すように、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴ
からなるＣＭＯＳ回路を有する駆動回路部と、スイッチング用ＴＦＴ、駆動用ＴＦＴとを
有する画素部を同一基板上に形成することができる。
駆動回路部のＮチャネル型ＴＦＴは、ゲート電極の一部を構成する第１の導電層５０１
５ａと重なる低濃度不純物領域５０２６(Ｌov領域)、ソース領域またはドレイン領域とし
て機能する高濃度不純物領域５０２５とを有している。このＮチャネル型ＴＦＴと配線５
０４０で接続されＣＭＯＳ回路を形成するＰチャネル型ＴＦＴは、ゲート電極の一部を構
成する第１の導電層５０１６ａと重なる低濃度不純物領域５０３３(Ｌov領域)、ソース領
域またはドレイン領域として機能する高濃度不純物領域５０３２とを有している。
画素部において、Ｎチャネル型のスイッチング用ＴＦＴは、ゲート電極の外側に形成さ
れる低濃度不純物領域５０２９(Ｌoff領域)、ソース領域またはドレイン領域として機能
する高濃度不純物領域５０２８とを有している。また画素部において、Ｐチャネル型の駆
動用ＴＦＴは、ゲート電極の一部を構成する第１の導電層５０１８ａと重なる低濃度不純
物領域５０３５(Ｌov領域)、ソース領域またはドレイン領域として機能する高濃度不純物
領域５０３４とを有している。
次いで、第３の層間絶縁膜５０４６を形成する。第３の層間絶縁膜としては、無機絶縁
膜や有機絶縁膜を用いることができる。無機絶縁膜としては、ＣＶＤ法によって形成され
た酸化珪素膜や、ＳＯＧ(Spin On Glass)法によって塗布された酸化珪素膜、あるいは、
スパッタ法によって形成された窒化酸化珪素膜等を用いることができる。また、有機絶縁
膜としては、アクリル樹脂膜等を用いることができる。
第２の層間絶縁膜５０３７と第３の層間絶縁膜５０４６の組み合わせの例を以下に挙げ
る。
第２の層間絶縁膜５０３７として、アクリルとスパッタ法によって形成された窒化酸化
珪素膜の積層膜を用い、第３の層間絶縁膜５０４６として、スパッタ法によって形成され
た窒化酸化珪素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０３７として、
ＳＯＧ法によって形成した酸化珪素膜を用い、第３の層間絶縁膜５０４６としてもＳＯＧ
法によって形成した酸化珪素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０
３７として、ＳＯＧ法によって形成した酸化珪素膜とプラズマＣＶＤ法によって形成した
酸化珪素膜の積層膜を用い、第３の層間絶縁膜５０４６としてプラズマＣＶＤ法によって
形成した酸化珪素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０３７として
、アクリルを用い、第３の層間絶縁膜５０４６としてもアクリルを用いる組み合わせがあ
る。また、第２の層間絶縁膜５０３７として、アクリルとプラズマＣＶＤ法によって形成
した酸化珪素膜の積層膜を用い、第３の層間絶縁膜５０４６としてプラズマＣＶＤ法によ
って形成した酸化珪素膜を用いる組み合わせがある。また、第２の層間絶縁膜５０３７と
して、プラズマＣＶＤ法によって形成した酸化珪素膜を用い、第３の層間絶縁膜５０４６
としてアクリルを用いる組み合わせがある。
第３の層間絶縁膜５０４６の画素電極５０３８に対応する位置に開口部を形成する。第
３の層間絶縁膜は、バンクとして機能する。開口部を形成する際、ウエットエッチング法
を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分にな
だらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必
要である。
第３の層間絶縁膜中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発
生を抑制してもよい。この際、抵抗率は、１×１０6〜１×１０12Ωm(好ましくは、１×
１０8〜１×１０10Ωm)となるように、カーボン粒子や金属粒子の添加量を調節すればよ
い。
次いで、第３の層間絶縁膜５０４６の開口部において露出している画素電極５０３８上
に、ＥＬ層５０４７を形成する。
ＥＬ層５０４７としては、公知の有機発光材料や無機発光材料を用いることができる。
有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以
下の有機発光材料を示すものとする。
ＥＬ層５０４７は通常、積層構造である。代表的には、「正孔輸送層／発光層／電子輸
送層」という積層構造が挙げられる。また他にも、陽極上に正孔注入層／正孔輸送層／発
光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の
順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
本実施例では蒸着法により低分子系有機発光材料を用いてＥＬ層５０４７を形成してい
る。具体的には、正孔注入層として２０nm厚の銅フタロシアニン(ＣｕＰｃ)膜を設け、そ
の上に発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体(Ａｌｑ3)膜
を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１とい
った蛍光色素を添加することで発光色を制御することができる。
なお、図１４(Ｄ)では一画素しか図示していないが、複数の色、例えば、Ｒ(赤)、Ｇ(
緑)、Ｂ(青)の各色に対応したＥＬ層５０４７を作り分ける構成とすることができる。
また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフ
ェン(ＰＥＤＯＴ)膜をスピン塗布法により設け、その上に発光層として１００nm程度のパ
ラフェニレンビニレン(ＰＰＶ)膜を設けた積層構造によってＥＬ層５０４７を構成しても
良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択でき
る。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能であ
る。
なお、ＥＬ層５０４７は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層
等が、明確に区別された積層構造を有するものに限定されない。つまり、ＥＬ層５０４７
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
例えば、電子輸送層を構成する材料(以下、電子輸送材料と表記する)と、発光層を構成
する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光
層との間に有する構造のＥＬ層５０４７であってもよい。
次に、ＥＬ層５０４７の上には導電膜からなる画素電極５０４８が設けられる。本実施
例の場合、導電膜としてアルミニウムとリチウムとの合金膜を用いる。
勿論、公知のＭｇＡｇ膜(マグネシウムと銀との合金膜)を用いても良い。画素電極５０４
８がＥＬ素子の陰極に相当する。陰極材料としては、周期表の１族もしくは２族に属する
元素からなる導電膜もしくはそれらの元素を添加した導電膜を自由に用いることができる
。
画素電極５０４８まで形成された時点でＥＬ素子が完成する。なお、ＥＬ素子とは、画
素電極(陽極)５０３８、ＥＬ層５０４７及び画素電極(陰極)５０４８で形成された素子を
指す。
ＥＬ素子を完全に覆うようにしてパッシベーション膜５０４９を設けることは有効であ
る。パッシベーション膜５０４９としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜
を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる
。
カバレッジの良い膜をパッシベーション膜５０４９として用いることが好ましく、炭素
膜、特にＤＬＣ(ダイヤモンドライクカーボン)膜を用いることは有効である。ＤＬＣ膜は
室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層５０４７の
上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果
が高く、ＥＬ層５０４７の酸化を抑制することが可能である。そのため、ＥＬ層５０４７
が酸化するといった問題を防止できる。
なお、第３の層間絶縁膜５０４６を形成した後、パッシベーション膜５０４９を形成す
るまでの工程をマルチチャンバー方式(またはインライン方式)の成膜装置を用いて、大気
解放せずに連続的に処理することは有効である。
なお、実際には図１４(Ｄ)の状態まで完成したら、さらに外気に曝されないように、気
密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィル
ム等)や透光性のシーリング材でパッケージング(封入)することが好ましい。その際、シ
ーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配
置したりするとＥＬ素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板５０００上に形成された
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキ
シブルプリントサーキット：ＦＰＣ)を取り付けて製品として完成する。
また、本実施例で示す工程に従えば、発光装置の作製に必要なフォトマスクの数を抑え
ることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与
することが出来る。
本実施例では、実施例４に示した構成とは異なる構成のアクティブマトリクス基板の作
製工程について図１５を用いて説明する。
なお、図１５(Ａ)までの工程は、実施例４において、図１３(Ａ)〜(Ｄ)、図１４(Ａ)に
示した工程と同様である。ただし、画素部を構成する駆動用ＴＦＴは、ゲート電極の外側
に形成される低濃度不純物領域(Ｌoff領域)を有する、Ｎチャネル型のＴＦＴである点が
異なる。この駆動用ＴＦＴにおいては、実施例４に示したように、レジストによるマスク
を用いて、ゲート電極の外側に低濃度不純物領域(Ｌoff領域)を形成すれば良い。
図１３及び図１４と同じ部分は同じ符号を用いて示し、説明は省略する。
図１５(Ａ)に示すように、第１の層間絶縁膜５１０１を形成する。この第１の層間絶縁
膜５１０１としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００
nmとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１０
０nmの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜５１０１は酸化窒化珪素膜に
限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い
。
次いで、図１５(Ｂ)に示すように、加熱処理(熱処理)を行って、半導体層の結晶性の回
復、半導体層に添加された不純物元素の活性化を行う。この加熱処理はファーネスアニー
ル炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ppm以下、好ま
しくは０．１ppm以下の窒素雰囲気中で４００〜７００℃で行えばよく、本実施例では４
１０℃、１時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザアニ
ール法、またはラピッドサーマルアニール法(ＲＴＡ法)を適用することができる。
また、第１の層間絶縁膜５１０１を形成する前に加熱処理を行っても良い。ただし、第
１の導電層５０１５ａ〜５０１９ａ及び、第２の導電層５０１５ｂ〜５０１９ｂが熱に弱
い場合には、本実施例のように配線等を保護するため第１の層間絶縁膜５１０１(珪素を
主成分とする絶縁膜、例えば窒化珪素膜)を形成した後で熱処理を行うことが好ましい。
上記の様に、第１の層間絶縁膜５１０１(珪素を主成分とする絶縁膜、例えば窒化珪素
膜)を形成した後に熱処理することにより、活性化処理と同時に、半導体層の水素化も行
うことができる。水素化の工程では、第１の層間絶縁膜５１０１に含まれる水素により半
導体層のダングリングボンドが終端される。
なお、活性化処理のための加熱処理とは別に、水素化のための加熱処理を行っても良い
。
ここで、第１の層間絶縁膜５１０１の存在に関係なく、半導体層を水素化することもで
きる。水素化の他の手段として、プラズマにより励起された水素を用いる手段(プラズマ
水素化)や、３〜１００％の水素を含む雰囲気中において、３００〜４５０℃で１〜１２
時間の加熱処理を行う手段でも良い。
以上の工程により、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴからなるＣＭＯＳ回路を
有する駆動回路部と、スイッチング用ＴＦＴ、駆動用ＴＦＴとを有する画素部を同一基板
上に形成することができる。
次いで、第１の層間絶縁膜５１０１上に、第２の層間絶縁膜５１０２を形成する。第２
の層間絶縁膜５１０２としては、無機絶縁膜を用いることができる。例えば、ＣＶＤ法に
よって形成された酸化珪素膜や、ＳＯＧ(Spin On Glass)法によって塗布された酸化珪素
膜等を用いることができる。また、第２の層間絶縁膜５１０２として、有機絶縁膜を用い
ることができる。例えば、ポリイミド、ポリアミド、ＢＣＢ(ベンゾシクロブテン)、アク
リル等の膜を用いることができる。
また、アクリル膜と酸化珪素膜の積層構造を用いても良いし、アクリル膜とスパッタ法で
形成した窒化酸化珪素膜の積層構造を用いても良い。
次いで、ドライエッチングまたはウエットエッチングを用い、第１の層間絶縁膜５１０
１、第２の層間絶縁膜５１０２及びゲート絶縁膜５００６をエッチングし、駆動回路部及
び画素部を構成する各ＴＦＴの不純物領域(第３の不純物領域(Ｎ＋領域)及び第４の不純
物領域(Ｐ＋領域))に達するコンタクトホールを形成する。
次いで、各不純物領域とそれぞれ電気的に接続される配線５１０３〜５１０９を形成す
る。なお本実施例では、配線５１０３〜５１０９は、膜厚１００nmのＴｉ膜と、膜厚３５
０nmのＡｌ膜と、膜厚１００nmのＴｉ膜との積層膜をスパッタ法で連続形成し、所望の形
状にパターニングして形成する。
もちろん、三層構造に限らず、単層構造でもよいし、二層構造でもよいし、四層以上の
積層構造にしてもよい。また配線の材料としては、ＡｌとＴｉに限らず、他の導電膜を用
いても良い。例えば、ＴａＮ膜上にＡｌやＣｕを形成し、さらにＴｉ膜を形成した積層膜
をパターニングして配線を形成してもよい。
画素部のスイッチング用ＴＦＴのソース領域またはドレイン領域の一方は、配線５１０
６によってソース配線(５０１９ａと５０１９ｂの積層)と電気的に接続され、もう一方は
、配線５１０７によって画素部の駆動用ＴＦＴのゲート電極と電気的に接続される。
次いで図１５(Ｃ)に示すように、第３の層間絶縁膜５１１０を形成する。第３の層間絶
縁膜５１１０としては、無機絶縁膜や有機絶縁膜を用いることができる。無機絶縁膜とし
ては、ＣＶＤ法によって形成された酸化珪素膜や、ＳＯＧ(Spin On Glass)法によって塗
布された酸化珪素膜等を用いることができる。また、有機絶縁膜としては、アクリル樹脂
膜等を用いることができる。また、アクリル膜とスパッタ法で形成した窒化酸化珪素膜の
積層構造を用いても良い。
第３の層間絶縁膜５１１０によって、基板上５０００に形成されたＴＦＴによる凹凸を
緩和し、平坦化することができる。特に、第３の層間絶縁膜５１１０は平坦化の意味合い
が強いので、平坦性に優れた膜が好ましい。
次いで、ドライエッチングまたはウエットエッチングを用い、第３の層間絶縁膜５１１
０に、配線５１０８に達するコンタクトホールを形成する。
次いで、導電膜をパターニングして画素電極５１１１を形成する。本実施例の場合、導
電膜としてアルミニウムとリチウムとの合金膜を用いる。勿論、公知のＭｇＡｇ膜(マグ
ネシウムと銀との合金膜)を用いても良い。画素電極５１１１がＥＬ素子の陰極に相当す
る。陰極材料としては、周期表の１族もしくは２族に属する元素からなる導電膜もしくは
それらの元素を添加した導電膜を自由に用いることができる。
画素電極５１１１は、第３の層間絶縁膜５１１０に形成されたコンタクトホールによっ
て、配線５１０８と電気的な接続がとられる。こうして、画素電極５１１１は、駆動用Ｔ
ＦＴのソース領域またはドレイン領域の一方と、電気的に接続される。
次いで図１５(Ｄ)に示すように、各画素間のＥＬ層を塗り分けるために、土手５１１２
を形成する。土手５１１２としては、無機絶縁膜や有機絶縁膜を用いて形成する。無機絶
縁膜としては、スパッタ法によって形成された窒化酸化珪素膜、ＣＶＤ法によって形成さ
れた酸化珪素膜、あるいは、ＳＯＧ法によって塗布された酸化珪素膜等を用いることがで
きる。また、有機絶縁膜としては、アクリル樹脂膜等を用いることができる。
ここで、土手５１１２を形成する際、ウエットエッチング法を用いることで容易にテー
パー形状の側壁とすることが出来る。土手５１１２の側壁が十分になだらかでないと段差
に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
なお、画素電極５１１１と配線５１０８を電気的に接続する際に、第３の層間絶縁膜５
１１０に形成したコンタクトホールの部分にも、土手５１１２を形成する。こうして、コ
ンタクトホール部分の凹凸による、画素電極の凹凸を土手５１１２によって埋めることに
より、段差に起因するＥＬ層の劣化を防いでいる。
第３の層間絶縁膜５１１０と土手５１１２の組み合わせの例を以下に挙げる。
第３の層間絶縁膜５１１０として、アクリルとスパッタ法によって形成された窒化酸化
珪素膜の積層膜を用い、土手５１１２として、スパッタ法によって形成された窒化酸化珪
素膜を用いる組み合わせがある。また、第３の層間絶縁膜５１１０として、ＳＯＧ法によ
って形成した酸化珪素膜を用い、土手５１１２としてもＳＯＧ法によって形成した酸化珪
素膜を用いる組み合わせがある。また第３の層間絶縁膜５１１０として、ＳＯＧ法によっ
て形成した酸化珪素膜とプラズマＣＶＤ法によって形成した酸化珪素膜の積層膜を用い、
土手５１１２としてプラズマＣＶＤ法によって形成した酸化珪素膜を用いる組み合わせが
ある。また、第３の層間絶縁膜５１１０として、アクリルを用い、土手５１１２としても
アクリルを用いる組み合わせがある。また、第３の層間絶縁膜５１１０として、アクリル
とプラズマＣＶＤ法によって形成した酸化珪素膜の積層膜を用い、土手５１１２としてプ
ラズマＣＶＤ法によって形成した酸化珪素膜を用いる組み合わせがある。また、第３の層
間絶縁膜５１１０として、プラズマＣＶＤ法によって形成した酸化珪素膜を用い、土手５
１１２としてアクリルを用いる組み合わせがある。
土手５１１２中に、カーボン粒子や金属粒子を添加し、抵抗率を下げ、静電気の発生を
抑制してもよい。この際、抵抗率は、１×１０6〜１×１０12Ωm(好ましくは、１×１０8
〜１×１０10Ωm)となるように、カーボン粒子や金属粒子の添加量を調節すればよい。
次いで、土手５１１２に囲まれた、露出している画素電極５１１１上に、ＥＬ層５１１
３を形成する。
ＥＬ層５１１３としては、公知の有機発光材料や無機発光材料を用いることができる。
有機発光材料としては、低分子系有機発光材料、高分子系有機発光材料、中分子系有機
材料を自由に用いることができる。なお、本明細書中においては、中分子系有機発光材料
とは、昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以
下の有機発光材料を示すものとする。
ＥＬ層５１１３は通常、積層構造である。代表的には、「正孔輸送層／発光層／電子輸
送層」という積層構造が挙げられる。また他にも、陰極上に電子輸送層／発光層／正孔輸
送層／正孔注入層、または電子注入層／電子輸送層／発光層／正孔輸送層／正孔注入層の
順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
本実施例では蒸着法により低分子系有機発光材料を用いてＥＬ層５１１３を形成してい
る。具体的には、発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体(
Ａｌｑ3)膜を設け、その上に、正孔注入層として２０nm厚の銅フタロシアニン(ＣｕＰｃ)
膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１と
いった蛍光色素を添加することで発光色を制御することができる。
なお、図１５(Ｄ)では一画素しか図示していないが、複数の色、例えば、Ｒ(赤)、Ｇ(
緑)、Ｂ(青)の各色に対応したＥＬ層５１１３を作り分ける構成とすることができる。
また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフ
ェン(ＰＥＤＯＴ)膜をスピン塗布法により設け、その上に、発光層として１００nm程度の
パラフェニレンビニレン(ＰＰＶ)膜を設けた積層構造によってＥＬ層５１１３を構成して
も良い。なお、ＰＰＶのπ共役系高分子を用いると、赤色から青色まで発光波長を選択で
きる。また、電子輸送層や電子注入層として炭化珪素等の無機材料を用いることも可能で
ある。
なお、ＥＬ層５１１３は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層
等が、明確に区別された積層構造を有するものに限定されない。つまり、ＥＬ層５１１３
は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混
合した層を有する構造であってもよい。
例えば、電子輸送層を構成する材料(以下、電子輸送材料と表記する)と、発光層を構成
する材料(以下、発光材料と表記する)とによって構成される混合層を、電子輸送層と発光
層との間に有する構造のＥＬ層５１１３であってもよい。
次に、ＥＬ層５１１３の上には、透明導電膜からなる画素電極５１１４を形成する。透
明導電膜としては、酸化インジウムと酸化スズの化合物(ＩＴＯ)、酸化インジウムと酸化
亜鉛の化合物、酸化亜鉛、酸化スズ、酸化インジウム等を用いることができる。また、前
記透明導電膜にガリウムを添加したものを用いてもよい。画素電極５１１４がＥＬ素子の
陽極に相当する。
画素電極５１１４まで形成された時点でＥＬ素子が完成する。なお、ＥＬ素子とは、画
素電極(陰極)５１１１、ＥＬ層５１１３及び画素電極(陽極)５１１４で形成されたダイオ
ードを指す。
本実施例では、画素電極５１１４が透明導電膜によって形成されているため、ＥＬ素子
が発した光は、基板５０００とは逆側に向かって放射される。また、第３の層間絶縁膜５
１１０によって、配線５１０６〜５１０９が形成された層とは別の層に、画素電極５１１
１を形成している。そのため、実施例４に示した構成と比較して、開口率を上げることが
できる。
ＥＬ素子を完全に覆うようにして保護膜(パッシベーション膜)５１１５を設けることは
有効である。保護膜５１１５としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含
む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いることができる。
なお本実施例のように、ＥＬ素子が発した光が画素電極５１１４側から放射される場合
、保護膜５１１５としては、光を透過する膜を用いる必要がある。
なお、土手５１１２を形成した後、保護膜５１１５を形成するまでの工程をマルチチャ
ンバー方式(またはインライン方式)の成膜装置を用いて、大気解放せずに連続的に処理す
ることは有効である。
なお、実際には図１５(Ｄ)の状態まで完成したら、さらに外気に曝されないように、気
密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィル
ム等)等のシーリング材でパッケージング(封入)することが好ましい。その際、シーリン
グ材の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置した
りするとＥＬ素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板５０００上に形成された
素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ(フレキ
シブルプリントサーキット：ＦＰＣ)を取り付けて製品として完成する。
本実施例では、本発明を用いて発光装置を作製した例について、図３０を用いて説明す
る。
図３０は、ＴＦＴが形成された素子基板をシーリング材によって封止することによって
形成された発光装置の上面図であり、図３０(Ｂ)は、図３０(Ａ)のＡ−Ａ’における断面
図、図３０(Ｃ)は図３０(Ａ)のＢ−Ｂ’における断面図である。
基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と、第
１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとの上にシーリング材４
００８が設けられている。よって画素部４００２と、ソース信号線駆動回路４００３と、
第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、基板４００１とシー
ル材４００９とシーリング材４００８とによって、充填材４２１０で密封されている。
また基板４００１上に設けられた画素部４００２と、ソース信号線駆動回路４００３と
、第１及び第２のゲート信号線駆動回路４００４ａ、４００４ｂとは、複数のＴＦＴを有
している。図３０(Ｂ)では代表的に、下地膜４０１０上に形成された、ソース信号線駆動
回路４００３に含まれるＴＦＴ(但し、ここではＮチャネル型ＴＦＴとＰチャネル型ＴＦ
Ｔを図示する)４２０１及び画素部４００２に含まれるＴＦＴ４２０２を図示した。
ＴＦＴ４２０１及び４２０２上には層間絶縁膜(平坦化膜)４３０１が形成され、その上
にＴＦＴ４２０２のドレインと電気的に接続する画素電極(陽極)４２０３が形成される。
画素電極４２０３としては仕事関数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化
亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガ
リウムを添加したものを用いても良い。
そして、画素電極４２０３の上には絶縁膜４３０２が形成され、絶縁膜４３０２は画素
電極４２０３の上に開口部が形成されている。この開口部において、画素電極４２０３の
上には有機発光層４２０４が形成される。有機発光層４２０４は公知の有機発光材料また
は無機発光材料を用いることができる。また、有機発光材料には低分子系(モノマー系)材
料と高分子系(ポリマー系)材料があるがどちらを用いても良い。
有機発光層４２０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。
また、有機発光層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入
層を自由に組み合わせて積層構造または単層構造とすれば良い。
有機発光層４２０４の上には遮光性を有する導電膜(代表的にはアルミニウム、銅もし
くは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜)からなる陰極４２０
５が形成される。また、陰極４２０５と有機発光層４２０４の界面に存在する水分や酸素
は極力排除しておくことが望ましい。従って、有機発光層４２０４を窒素または希ガス雰
囲気で形成し、酸素や水分に触れさせないまま陰極４２０５を形成するといった工夫が必
要である。本実施例ではマルチチャンバー方式(クラスターツール方式)の成膜装置を用い
ることで上述のような成膜を可能とする。そして陰極４２０５は所定の電圧が与えられて
いる。
以上のようにして、画素電極(陽極)４２０３、有機発光層４２０４及び陰極４２０５か
らなる発光素子４３０３が形成される。そして発光素子４３０３を覆うように、絶縁膜４
３０２上に保護膜４２０９が形成されている。保護膜４２０９は、発光素子４３０３に酸
素や水分等が入り込むのを防ぐのに効果的である。
４００５ａは電源線に接続された引き回し配線であり、ＴＦＴ４２０２の第１の電極に
接続されている。引き回し配線４００５ａはシール材４００９と基板４００１との間を通
り、異方導電性フィルム４３００を介してＦＰＣ４００６が有するＦＰＣ用配線４３０１
に電気的に接続される。
シーリング材４００８としては、ガラス材、金属材(代表的にはステンレス材)、セラミ
ックス材、プラスチック材(プラスチックフィルムも含む)を用いることができる。プラス
チック材としては、ＦＲＰ(Fiberglass‐Reinforced‐Plastics)板、ＰＶＦ(ポリビニル
フルオライド)フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂
フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラー
フィルムで挟んだ構造のシートを用いることもできる。
但し、発光素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透明物質を用いる。
また、充填材４２１０としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ(ポリビニルクロライド)、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ(ポリビニルブチラル)またはＥＶＡ(
エチレンビニルアセテート)を用いることができる。
本実施例では充填材として窒素を用いた。
また充填材４２１０を吸湿性物質(好ましくは酸化バリウム)もしくは酸素を吸着しうる
物質にさらしておくために、シーリング材４００８の基板４００１側の面に凹部４００７
を設けて吸湿性物質または酸素を吸着しうる物質４２０７を配置する。そして、吸湿性物
質または酸素を吸着しうる物質４２０７が飛び散らないように、凹部カバー材４２０８に
よって吸湿性物質または酸素を吸着しうる物質４２０７は凹部４００７に保持されている
。なお凹部カバー材４２０８は目の細かいメッシュ状になっており、空気や水分は通し、
吸湿性物質または酸素を吸着しうる物質４２０７は通さない構成になっている。吸湿性物
質または酸素を吸着しうる物質４２０７を設けることで、発光素子４３０３の劣化を抑制
できる。
図３０(Ｃ)に示すように、画素電極４２０３が形成されると同時に、引き回し配線４０
０５ａ上に接するように導電性膜４２０３ａが形成される。
また、異方導電性フィルム４３００は導電性フィラー４３００ａを有している。基板４
００１とＦＰＣ４００６とを熱圧着することで、基板４００１上の導電性膜４２０３ａと
ＦＰＣ４００６上のＦＰＣ用配線４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
本発明において、三重項励起子からの燐光を発光に利用できる有機発光材料を用いるこ
とで、外部発光量子効率を飛躍的に向上させることができる。これにより、発光素子の低
消費電力化、長寿命化、および軽量化が可能になる。
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular S
ystems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
上記の論文により報告された有機発光材料(クマリン色素)の分子式を以下に示す。
Figure 2011128626
(M.A.Baldo, D.F.O’Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.For
rest, Nature 395 (1998) p.151.)
上記の論文により報告された有機発光材料(Ｐｔ錯体)の分子式を以下に示す。
Figure 2011128626
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Let
t.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.ts
uji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
上記の論文により報告された有機発光材料(Ｉｒ錯体)の分子式を以下に示す。
Figure 2011128626
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子から
の蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
本明細書でこれまでに示してきた構成では、駆動用ＴＦＴにはＰチャネル型ＴＦＴを用
いていたが、本発明は駆動用ＴＦＴにＮチャネル型ＴＦＴを用いた場合の構成にも適用が
可能である。図３２（Ａ）に構成を示す。
駆動用ＴＦＴ３２０９はＮチャネル型であり、この場合、ソース領域はＥＬ素子３２
１２の陽極と接続されている側であり、ドレイン領域は、電流供給線３２１１と接続され
ている側となる。そこで、容量手段３２１０は、駆動用ＴＦＴ３２０９のゲート・ソース
間の電圧を保持出来るようなノードに設ける。よって、容量手段３２１０は、図３２（Ａ
）に示したノードの他、駆動用ＴＦＴ３２０９のゲート電極とソース領域との間に設けて
も良い。
動作について説明する。まず、図３２（Ｂ）に示すように、ＴＦＴ３２０７をＯＮし、
ＴＦＴ３２０６のドレイン領域の電位を高くしておく。続いて、図３２（Ｃ）に示すよう
に、ＴＦＴ３２０５がＯＮし、映像信号の入力が行われる。ここで、ＴＦＴ３２０６のソ
ース・ドレイン間電圧が、そのしきい値電圧に等しくなったところで、ＴＦＴ３２０６が
ＯＦＦし、図３２（Ｄ）に示すような状態となる。ＴＦＴ３２０６のソース領域の電位は
ＶDataであるので、ＴＦＴ３２０６のドレイン領域の電位、すなわち駆動用ＴＦＴ３２０
９のゲート電極の電位は、ＶData＋Ｖthとなる。
続いて、ＴＦＴ３２０８がＯＦＦすると、電流供給線から駆動用ＴＦＴ３２０９を介し
て流れていた電流は、ＥＬ素子３２１２に流れ、発光する。よって、隣接画素において、
駆動用ＴＦＴ３２０９のしきい値電圧がばらついたとしても、そのばらつきに関係なく、
ＴＦＴ３２０６のソース・ドレイン間電圧、つまりしきい値電圧が映像信号に上乗せされ
るため、駆動用ＴＦＴ３２０９のゲート・ソース間電圧は隣接画素ごとにばらつくことが
ない。
さらに、図３２に示した構成でＥＬ素子３２１２が発光によって劣化した場合、陽極−
陰極間の電圧が上昇する。これにより、通常であれば駆動用ＴＦＴ３２０９のソース領域
の電位が上昇し、結果として発光時のゲート・ソース間電圧が小さくなってしまうという
問題が考えられるが、本実施例で示した構成によると、図３２（Ｃ）〜（Ｄ）における、
映像信号の入力時において、ＴＦＴ３２０８がＯＮすることによって、駆動用ＴＦＴ３２
０９のソース領域の電位は、電源線３２１４の電位に固定される。よって前述のように、
容量手段３２１０が、駆動用ＴＦＴ３２０９のゲート・ソース間電圧を保持しており、駆
動用ＴＦＴ３２０９のソース領域の電位が変化しても、ゲート・ソース間電圧が小さくな
ることがないため、経時的な輝度低下を抑えることが出来る。
なお、本実施例において、ダイオード接続されたＴＦＴ３２０６と、駆動用ＴＦＴ３２
０９はＮチャネル型としている。他のＴＦＴは、ＯＮ・ＯＦＦのみの制御を行うスイッチ
素子として用いているので、その極性は問わない。
また、駆動用ＴＦＴがＰチャネル型である場合と同様、配線を共有としても良い。例え
ば、ＴＦＴ３２０７を制御しているゲート信号線３２０３は、前段のゲート信号線と共有
しても良い。また、電源線３２１４についても、図３２（Ｃ）
（Ｄ）に示した動作を行っている期間中、一定電位であれば良く、選択されている当行を
除くいずれかのゲート信号線と共有が可能である。また、電源線３２１３、３２１４は共
通としても良い。
また、消去期間を設ける場合にも、駆動用ＴＦＴがＰチャネル型の場合と同様、ＴＦＴ
を追加するなどして、任意の期間でＥＬ素子３２１２への電流供給を遮断する手段を設け
ても良い。
本実施例においては、ダイオード接続による電圧効果を利用した、異なる回路構成例に
ついて説明する。
図３３（Ａ）に、一構成例を示す。本実施例の構成によると、ＴＦＴ３３０８は、その
ゲート電極とドレイン領域との間にＴＦＴ３３０９を有し、ＴＦＴ３３０９がＯＮしてい
るとき、ＴＦＴ３３０８はダイオード接続されたＴＦＴとして振る舞い、ＴＦＴ３３０９
がＯＦＦしているとき、ＥＬ素子３３１３への電流供給の制御を行う駆動用ＴＦＴとして
振る舞う。
動作について説明する。まず、図３３（Ｂ）に示すように、ＴＦＴ３３０６がＯＮし、
映像信号ＶDataが入力される。さらに、ＴＦＴ３３０９、３３１０がＯＮし、ＴＦＴ３３
０８はダイオード接続されたＴＦＴとして振る舞う。続いて、ＴＦＴ３３１０がＯＦＦす
ると、図３３（Ｃ）に示すように電荷が移動する。やがて、ＴＦＴ３３０８のソース・ド
レイン間電圧、つまりＴＦＴ３３０８のゲート・ソース間電圧がしきい値電圧に等しくな
ったところで、図３３（Ｄ）に示すようにＴＦＴ３３０８はＯＦＦする。
続いて、ＴＦＴ３３０７、ＴＦＴ３３１０がＯＮする。ＴＦＴ３３０７がＯＮすること
によって、ＴＦＴ３３０８のソース領域の電位は、ＶDataからＶDDへと上昇する。よって
、ＴＦＴ３３０８のゲート・ソース間電圧がしきい値電圧を上回ってＯＮし、図３３（Ｅ
）に示すように、ＥＬ素子３３１３に電流が流れて発光する。
以上のような行程により、隣接画素間でＴＦＴ３３０８のしきい値電圧がばらついても
、あらかじめ駆動用ＴＦＴ３３０８のゲート・ソース間にしきい値電圧分の電位差を作っ
ておくことが出来るため、駆動用ＴＦＴ３３０８のゲート・ソース間電圧は隣接画素ごと
にばらつくことがない。さらに、これまでの実施例においては、ダイオード接続されたＴ
ＦＴのしきい値電圧を、映像信号に上乗せすることによって、別の駆動用ＴＦＴのゲート
電極に入力するといった手法でしきい値電圧のばらつきの補正を行ってきた。ただし、こ
の手法によると、ダイオード接続されたＴＦＴと、駆動用ＴＦＴのしきい値電圧がばらつ
いてしまった場合、満足な補正が行えない。これに対し、図３３（Ａ）に示した本実施例
の構成によると、ダイオード接続によってしきい値電圧を取得するＴＦＴと、駆動用ＴＦ
Ｔとは同一のＴＦＴを用いている。よって、近接したＴＦＴにおいてしきい値電圧のばら
つきが生じたとしても、自らのしきい値電圧をそのまま補正に用いるので、しきい値電圧
の補正がいかなる場合でも正常に行われる。
また、ＴＦＴ３３１０はデジタル時間階調方式による駆動方式を適用した際、消去用Ｔ
ＦＴとしても用いることが出来る。また、消去用ＴＦＴの位置は、任意のタイミングでＥ
Ｌ素子への電流供給を遮断出来る位置であれば、その位置を問わない。
また、図３４（Ａ）（Ｂ）に示すように、ＴＦＴを制御するためのゲート信号線を、複数
のＴＦＴで共有しても良い。例えば、図３３（Ａ）において、ＴＦＴ３３０６とＴＦＴ３
３０７とは、互いに逆のタイミングでＯＮ・ＯＦＦが制御されるので、図３４（Ａ）に示
すように、一方の極性を他方の極性と逆のものとし、同一のゲート信号線３４０２によっ
て制御することが出来る。同様に、図３３（Ａ）において、ＴＦＴ３３０６とＴＦＴ３３
０９とは同一のタイミングでＯＮ・ＯＦＦが制御されている。よって図３４（Ｂ）に示す
ように、同一のゲート信号線３４５２によって制御することが出来る。もちろん、図３４
（Ａ）（Ｂ）に示した構成を組み合わせて用いても良い。
ここでも、ＴＦＴ３４０９、３４５９は、消去用ＴＦＴとしても用いることが出来る。
図３３（Ａ）に示した構成に、図３５（Ａ）に示すように、ＴＦＴ３５１１、３５１２
を追加することによって、しきい値電圧の取得を高速に行うことが出来る。しきい値電圧
の取得を行う期間においては、図３５（Ｂ）（Ｃ）に示すように、ＴＦＴ３５０８、３５
１２の２つを用い、発光時にＥＬ素子３５１５に電流を供給する期間においては、図３５
（Ｅ）に示すように、ＴＦＴ３５０８のみを用いる。このとき、ＴＦＴ３５１２のチャネ
ル長Ｌ、チャネル幅Ｗを、Ｗ／Ｌが大きくなるようにしておくことにより、しきい値電圧
取得をより高速に行うことが出来る。
この場合も、ＴＦＴ３５１０を消去用ＴＦＴとしても用いることが可能である。
図３３〜３５に示した構成においては、しきい値電圧の取得の前後、つまり正規の発光
期間でない期間にも、ＥＬ素子に電流が流れて発光する場合があった。
この場合、ＥＬ素子に流れる電流値は、必ずしも映像信号に正しいしきい値電圧の補正が
加えられたものにしたがっていないため、実輝度と目的輝度との誤差を生ずる原因となる
。
そこで、図３６（Ａ）に示すように、ＴＦＴ３６１２を追加する。図３６（Ｂ）に示す
ように、映像信号の入力時に、ＴＦＴ３６０９を流れた電流は、ＴＦＴ３６１２を介して
電源線３６１７へと流れる。ＥＬ素子３６１５への電流経路は、ＴＦＴ３６１１によって
遮断されているので、ＥＬ素子３６１５は発光しない。このような構成とすることにより
、不必要な期間にＥＬ素子が発光するのを防ぐことが出来る。
この場合も、ＴＦＴ３６１１を消去用ＴＦＴとしても用いることが可能である。
また、他の実施例と同様、電源線３６１７は他行のゲート信号線と共有しても良い。さ
らに、ゲート信号線３６０４と３６０６とは共有が可能である。ただし、ＴＦＴ３６１２
がＯＮしているとき、ＥＬ素子３６１５に電流が流れないよう、電源線３６１６、３６１
７の電位を調整する必要がある。
しきい値電圧の取得をより高速に行うための構成として、さらに図３７（Ａ）
に示す構成が挙げられる。特徴としては、駆動用ＴＦＴとして、同極性のＴＦＴ３７０８
、３７１０を直列に接続する。ここでは、Ｐチャネル型ＴＦＴを用いている。また、駆動
用ＴＦＴ３７０８のゲート電極とドレイン領域とを接続するＴＦＴ３７０９は、同時に駆
動用ＴＦＴ３７１０のゲート電極とソース領域とを接続する構成となっている。
図３７（Ｂ）（Ｃ）に示すように、映像信号の入力からしきい値電圧の取得を行う期間
において、ＴＦＴ３７０９がＯＮすることによって、駆動用ＴＦＴ３７０８はダイオード
接続されたＴＦＴとして振る舞い、そのソース・ドレイン間にしきい値電圧を取得する。
このとき、ＴＦＴ３７０８は、Ｗ／Ｌを大きくすることによってしきい値電圧の取得を高
速に行えるようにする。一方、駆動用ＴＦＴ３７０８に直列接続されたＴＦＴ３７１０に
着目すると、ＴＦＴ３７０９がＯＮしていることによって、ゲート電極とソース領域とが
接続されている。すなわちこの期間において、ＴＦＴ３７０９がＯＮすることによって駆
動用ＴＦＴ３７１０のゲート・ソース間電圧は０となり、ＯＦＦするので、ＥＬ素子３７
１４には電流が流れず、ＴＦＴ３７１１を介して電源線３７１６に流れる。
続いて、発光期間においては、ＴＦＴ３７０９がＯＦＦし、駆動用ＴＦＴ３７１０のゲ
ート電極とソース領域との接続が遮断される。よって駆動用ＴＦＴ３７０８のしきい値電
圧を保持していた電荷の一部が駆動用ＴＦＴ３７１０のゲート電極に移動して、自動的に
ＴＦＴ３７１０がＯＮする。このとき、駆動用ＴＦＴ３７０８、３７１０は、そのゲート
電極が接続されているため、マルチゲート型ＴＦＴとして動作する。よって、発光時には
、しきい値電圧の取得時よりもＬが大きくなる。したがって駆動用ＴＦＴ３７０８、３７
１０を介して流れる電流はより小さくなる。つまり、駆動用ＴＦＴ３７０８のＷ／Ｌを大
きくしても、ＥＬに流れる電流は小さく出来る。よって図３７（Ｅ）に示すように、駆動
用ＴＦＴ３７０８、３７１０の両方を介してＥＬ素子３７１４に電流が流れ、発光する。
よって、図３６の場合と同様に、不必要な期間にＥＬ素子が発光するのを防ぐことが出来
る。
なお、消去期間を設ける場合には、ＴＦＴ３７０９をＯＮすることによって、駆動用Ｔ
ＦＴ３７１０のゲート・ソース間電圧が強制的に０となり、ＯＦＦするので、ＥＬの発光
を停止することが出来る。
また、他の実施例と同様、電源線３７１６は他行のゲート信号線と共有しても良い。ま
た、図３４（Ａ）（Ｂ）に示したように、ゲート信号線を共有しても良い。
本実施例においては、駆動用ＴＦＴにＮチャネル型ＴＦＴを用いる場合の、実施例８と
異なる構成について説明する。
図３８（Ａ）に構成例を示す。基本的な構成原理は他の実施例と同様であり、駆動用Ｔ
ＦＴ３８１０のゲート電極とドレイン電極を接続する位置にＴＦＴ３８０９を設ける。
動作について説明する。図３８（Ｂ）に示すように、映像信号ＶDataが入力されて電荷
の移動が生ずる。このとき、ＴＦＴ３８１１をＯＦＦしておくことによって、ＥＬ素子３
８１５が発光しないようにしておく。その後、図３８（Ｃ）に示すように、ＴＦＴ３８１
０のしきい値電圧の取得が行われ、やがてＴＦＴ３８１０のソース・ドレイン間電圧が、
そのしきい値電圧に等しくなると、ＴＦＴ３８１０はＯＦＦし、図３８（Ｄ）に示すよう
に、しきい値電圧の取得が完了する。
続いて、ＴＦＴ３８０８、３８１１がＯＮし、図３８（Ｅ）に示すように電流が流れ、
ＥＬ素子３８１５が発光する。なお、容量手段３８１３は、発光時にＴＦＴ３８１０のゲ
ート・ソース間電圧を保持する位置に設けられており、ＥＬ素子３８１５の経時的な劣化
によって、ＥＬ素子３８１５の陽極の電位が上昇した場合にも、ＴＦＴ３８１０のゲート
・ソース間電圧が小さくならないようにしている。よって、ＥＬ素子３８１５の劣化によ
る輝度低下の抑止に寄与することが出来る。
この場合も、ＴＦＴ３８１１を消去用ＴＦＴとしても用いることが可能である。
また、他の実施例と同様、電源線３８１７は他行のゲート信号線と共有が可能である。
また、図３４（Ａ）（Ｂ）に示したように、ゲート信号線を共有しても良い。
図３９（Ａ）に、駆動用ＴＦＴにＮチャネル型ＴＦＴを用いて構成した場合の、さらな
る一構成例を示す。駆動用ＴＦＴとして、ＴＦＴ３９０８、３９１１が直列に接続され、
ＴＦＴ３９１０によって、ＴＦＴ３９１１のゲート電極とドレイン領域とを接続している
。同時にＴＦＴ３９１０は、ＴＦＴ３９０８のゲート電極とソース領域とを接続している
。
映像信号入力時、図３９（Ｂ）に示すように電荷の移動が生ずる。このとき、ＴＦＴ３
９１０がＯＮすることによって、ＴＦＴ３９１１のゲート電極とドレイン領域とが接続さ
れ、ＴＦＴ３９１１はダイオード接続されたＴＦＴとして振る舞う。一方、ＴＦＴ３９０
８は、同じくＴＦＴ３９１０がＯＮすることによって、ゲート電極とソース領域とが接続
され、すなわちゲート・ソース間電圧が０となるのでＯＦＦし、電流が流れない。
続いて、ＴＦＴ３９０９がＯＦＦすると、図３９（Ｃ）に示すように電荷が移動し、Ｔ
ＦＴ３９１１のしきい値電圧の取得を行う。ＴＦＴ３９１１のソース・ドレイン間電圧が
、そのしきい値電圧に等しくなったところでＴＦＴ３９１１がＯＦＦし、図３９（Ｄ）に
示すように、しきい値電圧の取得が完了する。
続いて、図３９（Ｅ）に示すように電流がＥＬ素子３９１６に流れて発光する。なお、
容量手段３９１４は、発光時にＴＦＴ３９１１のゲート・ソース間電圧を保持する位置に
設けられており、ＥＬ素子３９１６の経時的な劣化によって、ＥＬ素子３９１６の陽極の
電位が上昇した場合にも、ＴＦＴ３９１１のゲート・ソース間電圧が小さくならないよう
にしている。よって、ＥＬ素子３９１６の劣化による輝度低下の抑止に寄与することが出
来る。
ここでも、図３７に示した構成と同様、駆動用ＴＦＴ３９０８、３９１１は、そのゲー
ト電極が接続されているので、マルチゲート型ＴＦＴとして動作する。
よって、しきい値電圧の取得を高速化するために駆動用ＴＦＴ３９１１のＷ／Ｌを大きく
しても、ＥＬ素子３９１６に流れる電流は小さく出来る。
この場合も、ＴＦＴ３９１２、またはＴＦＴ３９１０を消去用ＴＦＴとしても用いるこ
とが可能である。ＴＦＴ３９１２をＯＦＦすることにより、ＥＬ素子３９１６への電流供
給を遮断することが出来る。また、ＴＦＴ３９１０をＯＮすることによって、駆動用ＴＦ
Ｔ３９０８のゲート・ソース間電圧が強制的に０となり、ＯＦＦするので、ＥＬの発光を
停止することが出来る。
駆動用ＴＦＴにＮチャネル型ＴＦＴを用いる構成においても、実施例１０に示した手法
が適用出来る。図４０（Ａ）に構成例を示す。
図４０（Ａ）に示した構成は、図３８（Ａ）に示した構成に、ＴＦＴ４００９、４０１
０を追加したものである。ＴＦＴ４０１０、４０１２は並列に配置され、しきい値電圧の
取得期間においては、図４０（Ｃ）に示すように並列接続されたＴＦＴ４０１０、４０１
２の両方を用い、発光期間においては、ＴＦＴ４００９をＯＦＦして、ＴＦＴ４０１２の
みを介してＥＬ素子４０１７に電流が供給される。ここで、発光期間に電流経路として用
いないＴＦＴ４０１０については、Ｗ／Ｌを大きくしておくことにより、しきい値電圧の
取得がより高速に行われる。
この場合も、ＴＦＴ４０１３を消去用ＴＦＴとしても用いることが可能である。
本発明におけるトランジスタのしきい値電圧の補正の方法として、補正
に用いるトランジスタのゲート・ドレイン間を短絡してダイオード化した状態でソース・
ドレイン間に電流を流し、ソース・ドレイン間の電圧がトランジスタのしきい値電圧に等
しくなる現象を利用しているが、これは本発明で紹介したような画素部への適用のみなら
ず、駆動回路への応用も可能である。
例として、電流を画素などへ出力する駆動回路における、電流源回路を挙げる。電流源
回路は、入力された電圧信号から、所望の電流を出力する回路である。
電流源回路内の電流源トランジスタのゲート電極に電圧信号が入力され、そのゲート・ソ
ース間電圧に応じた電流が、電流源トランジスタを介して出力される。
つまり、電流源トランジスタのしきい値電圧の補正に、本発明のしきい値電圧の補正方法
を用いる。
図４１（Ａ）に、電流源回路の利用例を示す。シフトレジスタより順次サンプリングパ
ルスが出力され、該サンプリングパルスはそれぞれの電流源回路９００１へと入力され、
該サンプリングパルスが電流源回路９００１に入力されたタイミングに従って、映像信号
のサンプリングを行う。この場合、サンプリング動作は点順次で行われる。
簡単な動作タイミングを図４１（Ｂ）に示す。ｉ行目のゲート信号線が選択されている
期間は、シフトレジスタからサンプリングパルスが出力され、映像信号のサンプリングを
行う期間と、帰線期間とに分けられる。この帰線期間において、本発明のしきい値電圧の
補正動作、つまり、各部の電位を初期化したり、トランジスタのしきい値電圧を取得した
りする一連の動作を行う。つまり、しきい値電圧の取得動作は１水平期間ごとに行うこと
が出来る。
図４２（Ａ）に、図４１とは異なる構成の電流を画素などへ出力する駆動回路の構成を
示す。図４１の場合と異なる点としては、１段のサンプリングパルスによって制御される
電流源回路９００１は、９００１Ａ、９００１Ｂの２つとなっており、電流源制御信号に
よって、双方の動作が選択される。
図４２（Ｂ）に示すように、電流源制御信号は、例えば１水平期間ごとに切り替わるよ
うにする。すると電流源回路９００１Ａ、９００１Ｂの動作は、一方が画素などへの電流
出力を行い、他方が映像信号の入力などを行う。これが行ごとに入れ替わり行われる。こ
の場合、サンプリング動作は線順次で行われる。
図４３（Ａ）に、さらに異なる構成の駆動回路の構成を示す。図４１、図４２において
は、映像信号の形式はデジタル・アナログを問わないが、図４３（Ａ）
の構成では、デジタル映像信号を入力する。入力されたデジタル映像信号は、サンプリン
グパルスの出力に従って第１のラッチ回路に取りこまれ、一行分の映像信号の取り込みが
終了した後、第２のラッチ回路に転送され、その後、各電流源回路９００１Ａ〜９００１
Ｃへと入力される。ここで、電流源回路９００１Ａ〜９００１Ｃは、それぞれから出力さ
れる電流値が異なっている。例えば、電流値の比が１：２：４となっている。つまり、並
列にｎ個の電流源回路を配置し、その電流値の比を１：２：４：・・・２(n-1)とし、各
電流源回路から出力される電流を足し合わせることにより、出力される電流値を線形的に
変化させることが出来る。
動作タイミングは、図４１に示したものとほぼ同様であり、サンプリング動作を行わな
い帰線期間内に、電流源回路９００１において、しきい値電圧の補正動作が行われ、続い
てラッチ回路に保持されているデータが転送され、電流源回路９００１においてＶ−Ｉ変
換を行い、画素へ電流を出力する。サンプリング動作は、図４２に示した構成と同様、線
順次で行われる。
図４４（Ａ）に、さらに異なる構成の電流を画素などへ出力する駆動回路の構成を示す
。この構成では、ラッチ回路に取り込まれたデジタル映像信号は、ラッチ信号の入力によ
ってＤ／Ａ変換回路へと転送され、アナログ映像信号へと変換され、該アナログ映像信号
が各電流源回路９００１へと入力されて、電流が出力される。
また、このようなＤ／Ａ変換回路に、例えばガンマ補正用の機能を持たせても良い。
図４４（Ｂ）に示すように、帰線期間内にしきい値電圧の補正、ラッチデータ転送が行
われ、ある行のサンプリング動作が行われている期間に、前行の映像信号のＶ−Ｉ変換、
画素などへの電流の出力が行われる。サンプリング動作は、図４２に示した構成と同様、
線順次で行われる。
以上に示した構成に限らず、電流源回路によってＶ−Ｉ変換を行うような場合には、本
発明のしきい値電圧の補正手段の適用が可能である。また、図４２に示したように、複数
の電流源回路を並列に配置し、切り替えて使用するといった構成を、図４３、図４４等の
構成と組み合わせて使用しても良い。
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場
所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることがで
きる。
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置
(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器
、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、
記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(ＤＶＤ)等の記録媒
体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に
、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため
、発光装置を用いることが望ましい。それら電子機器の具体例を図３１に示す。
図３１(Ａ)は発光素子表示装置であり、筐体３００１、支持台３００２、表示部３００
３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の発光装置は表示
部３００３に用いることができる。発光装置は自発光型であるためバックライトが必要な
く、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光素子表示装置は
、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる
。
図３１(Ｂ)はデジタルスチルカメラであり、本体３１０１、表示部３１０２、受像部３
１０３、操作キー３１０４、外部接続ポート３１０５、シャッター３１０６等を含む。本
発明の発光装置は表示部３１０２に用いることができる。
図３１(Ｃ)はノート型パーソナルコンピュータであり、本体３２０１、筐体３２０２、
表示部３２０３、キーボード３２０４、外部接続ポート３２０５、ポインティングマウス
３２０６等を含む。本発明の発光装置は表示部３２０３に用いることができる。
図３１(Ｄ)はモバイルコンピュータであり、本体３３０１、表示部３３０２、スイッチ
３３０３、操作キー３３０４、赤外線ポート３３０５等を含む。本発明の発光装置は表示
部２３０２に用いることができる。
図３１(Ｅ)は記録媒体を備えた携帯型の画像再生装置(具体的にはＤＶＤ再生装置)であ
り、本体３４０１、筐体３４０２、表示部Ａ３４０３、表示部Ｂ３４０４、記録媒体(Ｄ
ＶＤ等)読込部３４０５、操作キー３４０６、スピーカー部３４０７等を含む。表示部Ａ
３４０３は主として画像情報を表示し、表示部Ｂ３４０４は主として文字情報を表示する
が、本発明の発光装置はこれら表示部Ａ、Ｂ３４０３、３４０４に用いることができる。
なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図３１(Ｆ)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体３５
０１、表示部３５０２、アーム部３５０３を含む。本発明の発光装置は表示部３５０２に
用いることができる。
図３１(Ｇ)はビデオカメラであり、本体３６０１、表示部３６０２、筐体３６０３、外
部接続ポート３６０４、リモコン受信部３６０５、受像部３６０６、バッテリー３６０７
、音声入力部３６０８、操作キー３６０９、接眼部３６１０等を含む。本発明の発光装置
は表示部３６０２に用いることができる。
図３１(Ｈ)は携帯電話であり、本体３７０１、筐体３７０２、表示部３７０３、音声入
力部３７０４、音声出力部３７０５、操作キー３７０６、外部接続ポート３７０７、アン
テナ３７０８等を含む。本発明の発光装置は表示部３７０３に用いることができる。なお
、表示部３７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑え
ることができる。
なお、将来的に有機発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレ
ンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能と
なる。
また、上記電子機器はインターネットやＣＡＴＶ(ケーブルテレビ)などの電子通信回線
を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増し
てきている。有機発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい
。
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなる
ように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生
装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動することが望ましい。

Claims (15)

  1. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、負荷と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記負荷に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記負荷に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  2. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、負荷と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記負荷に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記負荷に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  3. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、負荷と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記負荷に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記負荷に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  4. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、負荷と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記負荷に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記負荷に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  5. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、画素電極と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記画素電極に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記画素電極に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  6. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、画素電極と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記画素電極に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記画素電極に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  7. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、画素電極と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記画素電極に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記画素電極に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  8. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、画素電極と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記画素電極に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記画素電極に流れる電流の大きさを制御することができる機能を有することを特徴とする半導体装置。
  9. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、表示素子と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記表示素子に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記表示素子に流れる電流の大きさを制御することができる機能を有することを特徴とする表示装置。
  10. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、表示素子と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子は、前記第２の配線と電気的に接続され、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記表示素子に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記表示素子に流れる電流の大きさを制御することができる機能を有することを特徴とする表示装置。
  11. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、表示素子と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記表示素子に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、前記薄膜トランジスタが導通状態となるような電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記表示素子に流れる電流の大きさを制御することができる機能を有することを特徴とする表示装置。
  12. 絶縁面上に、第１乃至第３の配線と、第１乃至第５のスイッチと、容量素子と、薄膜トランジスタとを有し、
    前記第１のスイッチの一方の端子は、前記第１の配線と電気的に接続され、
    前記第１のスイッチの他方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの一方の端子は、前記薄膜トランジスタのソースと電気的に接続され、
    前記第２のスイッチの他方の端子は、前記第２の配線と電気的に接続され、
    前記第３のスイッチの一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記第３のスイッチの他方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第４のスイッチの他方の端子は、表示素子と電気的に接続され、
    前記第５のスイッチの一方の端子は、前記薄膜トランジスタのドレインと電気的に接続され、
    前記第５のスイッチの他方の端子は、前記第３の配線と電気的に接続され、
    前記容量素子の一方の端子は、前記薄膜トランジスタのゲートと電気的に接続され、
    前記容量素子の他方の端子には、一定の電圧を供給することができ、
    前記第１乃至第５のスイッチは、導通、又は非導通を制御する機能を有し、
    前記第１の配線は、映像信号電圧を伝えることができる機能を有し、
    前記第２の配線は、前記表示素子に流れる電流を伝えることができる機能を有し、
    前記第３の配線は、一定の電圧を伝えることができる機能を有し、
    前記薄膜トランジスタは、前記表示素子に流れる電流の大きさを制御することができる機能を有することを特徴とする表示装置。
  13. 請求項９乃至請求項１２のいずれか一項において、
    前記表示素子は、発光素子を有することを特徴とする表示装置。
  14. 請求項１乃至請求項８に記載の液晶表示装置、又は請求項９乃至請求項１５に記載の半導体装置を具備していることを特徴とする電子機器。
  15. 請求項１乃至請求項１０に記載の表示装置、又は請求項９乃至請求項１５に記載の液晶半導体装置と、アンテナと、音声出力部とを具備していることを特徴とする電子機器。
JP2011000362A 2001-10-30 2011-01-05 半導体装置、表示装置、及び電子機器 Expired - Lifetime JP4870232B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011000362A JP4870232B2 (ja) 2001-10-30 2011-01-05 半導体装置、表示装置、及び電子機器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001333575 2001-10-30
JP2001333575 2001-10-30
JP2011000362A JP4870232B2 (ja) 2001-10-30 2011-01-05 半導体装置、表示装置、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010134723A Division JP4870221B2 (ja) 2001-10-30 2010-06-14 半導体装置、表示装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011085915A Division JP5073078B2 (ja) 2001-10-30 2011-04-08 半導体装置、表示装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2011128626A true JP2011128626A (ja) 2011-06-30
JP4870232B2 JP4870232B2 (ja) 2012-02-08

Family

ID=39906696

Family Applications (22)

Application Number Title Priority Date Filing Date
JP2008154818A Withdrawn JP2008233933A (ja) 2001-10-30 2008-06-13 半導体装置
JP2009111787A Expired - Lifetime JP4637958B2 (ja) 2001-10-30 2009-05-01 半導体装置、表示装置、及び電子機器
JP2010134723A Expired - Lifetime JP4870221B2 (ja) 2001-10-30 2010-06-14 半導体装置、表示装置及び電子機器
JP2010289337A Expired - Lifetime JP4955097B2 (ja) 2001-10-30 2010-12-27 半導体装置及び電子機器
JP2011000362A Expired - Lifetime JP4870232B2 (ja) 2001-10-30 2011-01-05 半導体装置、表示装置、及び電子機器
JP2011085915A Expired - Lifetime JP5073078B2 (ja) 2001-10-30 2011-04-08 半導体装置、表示装置及び電子機器
JP2011234595A Withdrawn JP2012068653A (ja) 2001-10-30 2011-10-26 有機電界発光表示装置の画素回路及びその駆動方法
JP2011270789A Expired - Lifetime JP5520920B2 (ja) 2001-10-30 2011-12-12 表示装置及び電子機器
JP2012193982A Expired - Fee Related JP5111683B1 (ja) 2001-10-30 2012-09-04 半導体装置、表示装置及び電子機器
JP2012194646A Expired - Lifetime JP5645895B2 (ja) 2001-10-30 2012-09-05 表示装置及び電子機器
JP2013129638A Expired - Lifetime JP5577435B2 (ja) 2001-10-30 2013-06-20 半導体装置、表示装置及び電子機器
JP2014076654A Withdrawn JP2014167631A (ja) 2001-10-30 2014-04-03 半導体装置、表示モジュール及び電子機器
JP2015082355A Expired - Lifetime JP5986257B2 (ja) 2001-10-30 2015-04-14 半導体装置、表示装置、表示モジュール及び電子機器
JP2015139361A Expired - Lifetime JP5860562B2 (ja) 2001-10-30 2015-07-13 表示装置、半導体装置、表示モジュール及び電子機器
JP2015217180A Withdrawn JP2016075916A (ja) 2001-10-30 2015-11-05 半導体装置
JP2017123830A Withdrawn JP2017207762A (ja) 2001-10-30 2017-06-26 半導体装置
JP2019003976A Withdrawn JP2019105843A (ja) 2001-10-30 2019-01-14 半導体装置
JP2019034445A Expired - Lifetime JP6609076B2 (ja) 2001-10-30 2019-02-27 半導体装置
JP2019087071A Expired - Lifetime JP6611974B2 (ja) 2001-10-30 2019-04-30 半導体装置
JP2019230701A Expired - Lifetime JP6737947B2 (ja) 2001-10-30 2019-12-20 発光装置
JP2020122803A Withdrawn JP2020190739A (ja) 2001-10-30 2020-07-17 発光装置
JP2022001985A Withdrawn JP2022050569A (ja) 2001-10-30 2022-01-10 発光装置

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2008154818A Withdrawn JP2008233933A (ja) 2001-10-30 2008-06-13 半導体装置
JP2009111787A Expired - Lifetime JP4637958B2 (ja) 2001-10-30 2009-05-01 半導体装置、表示装置、及び電子機器
JP2010134723A Expired - Lifetime JP4870221B2 (ja) 2001-10-30 2010-06-14 半導体装置、表示装置及び電子機器
JP2010289337A Expired - Lifetime JP4955097B2 (ja) 2001-10-30 2010-12-27 半導体装置及び電子機器

Family Applications After (17)

Application Number Title Priority Date Filing Date
JP2011085915A Expired - Lifetime JP5073078B2 (ja) 2001-10-30 2011-04-08 半導体装置、表示装置及び電子機器
JP2011234595A Withdrawn JP2012068653A (ja) 2001-10-30 2011-10-26 有機電界発光表示装置の画素回路及びその駆動方法
JP2011270789A Expired - Lifetime JP5520920B2 (ja) 2001-10-30 2011-12-12 表示装置及び電子機器
JP2012193982A Expired - Fee Related JP5111683B1 (ja) 2001-10-30 2012-09-04 半導体装置、表示装置及び電子機器
JP2012194646A Expired - Lifetime JP5645895B2 (ja) 2001-10-30 2012-09-05 表示装置及び電子機器
JP2013129638A Expired - Lifetime JP5577435B2 (ja) 2001-10-30 2013-06-20 半導体装置、表示装置及び電子機器
JP2014076654A Withdrawn JP2014167631A (ja) 2001-10-30 2014-04-03 半導体装置、表示モジュール及び電子機器
JP2015082355A Expired - Lifetime JP5986257B2 (ja) 2001-10-30 2015-04-14 半導体装置、表示装置、表示モジュール及び電子機器
JP2015139361A Expired - Lifetime JP5860562B2 (ja) 2001-10-30 2015-07-13 表示装置、半導体装置、表示モジュール及び電子機器
JP2015217180A Withdrawn JP2016075916A (ja) 2001-10-30 2015-11-05 半導体装置
JP2017123830A Withdrawn JP2017207762A (ja) 2001-10-30 2017-06-26 半導体装置
JP2019003976A Withdrawn JP2019105843A (ja) 2001-10-30 2019-01-14 半導体装置
JP2019034445A Expired - Lifetime JP6609076B2 (ja) 2001-10-30 2019-02-27 半導体装置
JP2019087071A Expired - Lifetime JP6611974B2 (ja) 2001-10-30 2019-04-30 半導体装置
JP2019230701A Expired - Lifetime JP6737947B2 (ja) 2001-10-30 2019-12-20 発光装置
JP2020122803A Withdrawn JP2020190739A (ja) 2001-10-30 2020-07-17 発光装置
JP2022001985A Withdrawn JP2022050569A (ja) 2001-10-30 2022-01-10 発光装置

Country Status (1)

Country Link
JP (22) JP2008233933A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018109779A (ja) * 2011-09-16 2018-07-12 株式会社半導体エネルギー研究所 発光装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008233933A (ja) * 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4498669B2 (ja) 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
KR101274710B1 (ko) * 2008-07-10 2013-06-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치
JP2011090241A (ja) * 2009-10-26 2011-05-06 Sony Corp 表示装置、及び、表示装置の駆動方法
US10170055B2 (en) 2014-09-26 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP6633346B2 (ja) 2014-10-31 2020-01-22 株式会社半導体エネルギー研究所 表示装置
JP6618779B2 (ja) 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
TWI682632B (zh) 2014-12-26 2020-01-11 日商半導體能源研究所股份有限公司 半導體裝置
JP2018032018A (ja) 2016-08-17 2018-03-01 株式会社半導体エネルギー研究所 半導体装置、表示モジュール及び電子機器
KR20180045477A (ko) * 2016-10-26 2018-05-04 포항공과대학교 산학협력단 스위칭 제어 특성과 가파른 문턱 전압 이하 기울기를 갖는 문턱 스위칭 소자, 이의 제조방법 및 이를 포함하는 금속 산화물 저항 변화 소자
CN117461163A (zh) 2021-06-09 2024-01-26 株式会社杰士汤浅国际 全固体电化学元件和硫－碳复合物

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2002215096A (ja) * 2000-12-29 2002-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0981053A (ja) * 1995-09-07 1997-03-28 Casio Comput Co Ltd 電界発光素子及びその駆動方法
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH113048A (ja) * 1997-06-10 1999-01-06 Canon Inc エレクトロ・ルミネセンス素子及び装置、並びにその製造法
JP2000040924A (ja) * 1998-07-24 2000-02-08 Nec Corp 定電流駆動回路
JP4229513B2 (ja) * 1999-03-10 2009-02-25 三洋電機株式会社 アクティブ型ｅｌ表示装置
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP4801260B2 (ja) * 2000-01-17 2011-10-26 株式会社半導体エネルギー研究所 電気器具
JP2001296843A (ja) * 2000-02-08 2001-10-26 Semiconductor Energy Lab Co Ltd 半導体表示装置及び半導体表示装置の駆動方法
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
JPWO2002075709A1 (ja) * 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
JP4075505B2 (ja) * 2001-09-10 2008-04-16 セイコーエプソン株式会社 電子回路、電子装置、及び電子機器
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2008233933A (ja) * 2001-10-30 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP5487605B2 (ja) * 2008-12-04 2014-05-07 富士ゼロックス株式会社 情報処理装置及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11272233A (ja) * 1998-03-18 1999-10-08 Seiko Epson Corp トランジスタ回路、表示パネル及び電子機器
JP2002215096A (ja) * 2000-12-29 2002-07-31 Samsung Sdi Co Ltd 有機電界発光表示装置、有機電界発光表示装置の駆動方法及び有機電界発光表示装置のピクセル回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018109779A (ja) * 2011-09-16 2018-07-12 株式会社半導体エネルギー研究所 発光装置
US10622380B2 (en) 2011-09-16 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
JP2020129110A (ja) * 2011-09-16 2020-08-27 株式会社半導体エネルギー研究所 発光装置
JP2020197716A (ja) * 2011-09-16 2020-12-10 株式会社半導体エネルギー研究所 発光装置
US10950633B2 (en) 2011-09-16 2021-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US11637129B2 (en) 2011-09-16 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US12107090B2 (en) 2011-09-16 2024-10-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device

Also Published As

Publication number Publication date
JP2013029843A (ja) 2013-02-07
JP6611974B2 (ja) 2019-11-27
JP4870221B2 (ja) 2012-02-08
JP2020060780A (ja) 2020-04-16
JP2022050569A (ja) 2022-03-30
JP5111683B1 (ja) 2013-01-09
JP2011095767A (ja) 2011-05-12
JP2012068653A (ja) 2012-04-05
JP2014167631A (ja) 2014-09-11
JP2017207762A (ja) 2017-11-24
JP2019105843A (ja) 2019-06-27
JP2016006512A (ja) 2016-01-14
JP2012113310A (ja) 2012-06-14
JP2010266872A (ja) 2010-11-25
JP2013242573A (ja) 2013-12-05
JP2013047805A (ja) 2013-03-07
JP2011175276A (ja) 2011-09-08
JP6609076B2 (ja) 2019-11-20
JP4637958B2 (ja) 2011-02-23
JP4955097B2 (ja) 2012-06-20
JP5073078B2 (ja) 2012-11-14
JP5645895B2 (ja) 2014-12-24
JP2009175758A (ja) 2009-08-06
JP2015148821A (ja) 2015-08-20
JP5986257B2 (ja) 2016-09-06
JP2020190739A (ja) 2020-11-26
JP4870232B2 (ja) 2012-02-08
JP5860562B2 (ja) 2016-02-16
JP6737947B2 (ja) 2020-08-12
JP5577435B2 (ja) 2014-08-20
JP2008233933A (ja) 2008-10-02
JP2019133168A (ja) 2019-08-08
JP2016075916A (ja) 2016-05-12
JP5520920B2 (ja) 2014-06-11
JP2019148821A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
JP6611974B2 (ja) 半導体装置
JP6223523B2 (ja) 発光装置
JP4498669B2 (ja) 半導体装置、表示装置、及びそれらを具備する電子機器
JP4472743B2 (ja) 半導体装置及び電子機器
JP4044582B2 (ja) 画素回路、発光装置、半導体装置及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111116

R150 Certificate of patent or registration of utility model

Ref document number: 4870232

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term