JP2011125146A - 電源制御回路 - Google Patents

Abstract

【課題】 マイコンによって制御することなく、電源制御信号ＶＣ１、ＶＣ２がローレベルからハイレベルに反転するタイミングを異ならせること。
【解決手段】 電源制御回路１は、信号ＶＣ０がローレベルからハイレベルに反転してから所定時間経過後にローレベルからハイレベルに反転する電源制御信号ＶＣ１を出力する第１タイミング制御部２と、電源制御信号ＶＣ１がローレベルからハイレベルに反転してから所定時間経過後に、ローレベルからハイレベルに反転する電源制御信号ＶＣ２を出力する第２タイミング制御部３とを備える。第１タイミング制御部２は、信号ＶＣ０によって充電されるコンデンサＣ１と、コンデンサＣ１の充電電圧が閾値以上になったときに電源制御信号ＶＣ１をローレベルに反転させるＡＮＤ回路Ｑ２とを有する。
【選択図】図１

Description

本発明は、第１電源制御信号および第２電源制御信号がローレベルからハイレベル（またはハイレベルからローレベル）に反転するタイミングを異ならせる電源制御回路に関する。

図７は、ＡＶアンプ等のオーディオ機器に適用される電源回路１０１を示す概略回路図である。電源回路１０１は、商用交流電源電圧から生成された入力電圧Ｖｉｎに基づいて、被電源供給部（例えば映像処理部等）に供給する第１電源電圧Ｖ１０１を生成する第１電源回路１０２と、被電源供給部に供給する第２電源電圧Ｖ１０２を生成する第２電源回路１０３と、被電源供給部に供給する第３電源電圧Ｖ１０３を生成する第３電源回路１０４とを備えている。

被電源供給部を正常に動作させるため、及び／又は、被電源供給部の破損を防止するために、各電源電圧が供給されるタイミングが定められている。例えば、各電源電圧の立ち上がり（上昇）時においては、第１電源電圧Ｖ１０１、第２電源電圧Ｖ１０２及び第３電源電圧Ｖ１０３の順番に立ち上がる必要がある。一方、各電源電圧の立ち下がり（低下）時においては、第３電源電圧Ｖ１０３、第２電源電圧Ｖ１０２及び第１電源電圧Ｖ１０１の順番に立ち下がる必要がある。

電源回路１０１においては、マイコン１０２からの制御信号に応じて、各電源電圧の上記出力タイミングを制御している。しかし、この方法によると、制御信号を供給するためのポートをマイコン１０１に設ける必要があり、コストが上がるという問題がある。

なお、電源回路１０１において、第３電源回路１０４を設けずに、第１電源回路１０２及び第２電源回路１０３のみが設けられている場合も同様である。

特開平５−９５６３０号公報

本発明は上記従来の課題を解決するためになされたものであり、その目的は、マイコンによって制御することなく、第１電源制御信号および第２電源制御信号がローレベルからハイレベル（またはハイレベルからローレベル）に反転するタイミングを異ならせる電源制御回路を提供することである。

本発明の好ましい実施形態による電源制御回路は、電源電圧がオン状態のときに第１レベルであり、電源電圧がオフ状態のときに第２レベルである第１信号が入力され、前記第１信号が前記第２レベルから前記第１レベルに反転したときから第１所定時間経過後に、第４レベルから第３レベルに反転する第１電源制御信号を出力する第１タイミング制御部と、前記第１電源制御信号が前記第４レベルから前記第３レベルに反転したときから第２所定時間経過後に、第６レベルから第５レベルに反転する第２電源制御信号を出力する第２タイミング制御部とを備え、前記第１タイミング制御部が、前記第１信号が前記第２レベルから前記第１レベルに反転した際に、前記第１信号によって充電される第１コンデンサと、前記第１コンデンサの充電電圧が所定の閾値以上になったときに、前記第１電源制御信号を前記第４レベルから前記第３レベルに反転させる第１論理回路とを有し、前記第２タイミング制御部が、前記第１電源制御信号が前記第４レベルから前記第３レベルに反転した際に、前記第１電源制御信号によって充電される第２コンデンサと、前記第２コンデンサの充電電圧が所定の閾値以上になったときに、前記第２電源制御信号を前記第６レベルから前記第５レベルに反転させる第２論理回路とを有する。

第１信号が第２レベル（例えばローレベル）から第１レベル（例えばハイレベル）に反転した後、最初に、第１タイミング制御部が第１電源制御信号を第４レベル（例えばローレベル）から第３レベル（例えばハイレベル）に反転させ、その後、第２タイミング制御部が第２電源制御信号を第６レベル（例えばローレベル）から第５レベル（例えばハイレベル）に反転させることができる。

好ましい実施形態においては、前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第１コンデンサの充電電圧が放電され、前記第１論理回路の入力電圧が所定の閾値未満になったときに、前記第１論理回路が前記第１電源制御信号を前記第３レベルから前記第４レベルに反転させ、前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第２コンデンサの充電電圧が放電され、前記第２論理回路の入力電圧が所定の閾値未満になったときに、前記第２論理回路が前記第２電源制御信号を前記第３レベルから前記第４レベルに反転させ、前記第１論理回路の入力電圧が所定の閾値未満になるまでの時間と、前記第２論理回路の入力電圧が所定の閾値未満になるまでの時間とが異なる。

第１信号が第１レベル（例えばハイレベル）から第２レベル（例えばローレベル）に反転した際に、第１タイミング制御部が第１電源制御信号を第３レベル（例えばハイレベル）から第４レベル（例えばローレベル）に反転させるタイミングと、第２タイミング制御部が第２電源制御信号を第５レベル（例えばハイレベル）から第６レベル（例えばローレベル）に反転させタイミングとを異ならせることができる。

好ましい実施形態においては、前記第１論理回路が第１ＡＮＤ回路であり、前記第１タイミング制御部が、第１抵抗と、第２抵抗と、第３抵抗と、第１ダイオードとをさらに有し、前記第１ＡＮＤ回路の第１入力が前記第１抵抗、前記第２抵抗および前記第１コンデンサの各一端に接続され、前記第１ＡＮＤ回路の第２入力が前記第２抵抗の他端と、前記第３抵抗の一端とに接続され、前記第１ダイオードのアノードが前記第３抵抗の他端に接続され、前記第１ダイオードのカソードに前記第１信号が供給され、前記第１抵抗の他端に前記第１信号が供給される。

好ましい実施形態においては、前記第２論理回路が第２ＡＮＤ回路であり、前記第２タイミング制御部が、第４抵抗と、第５抵抗と、第６抵抗と、第２ダイオードとをさらに有し、前記第２ＡＮＤ回路の第１入力が前記第４抵抗、前記第５抵抗および前記第２コンデンサの各一端に接続され、前記第２ＡＮＤ回路の第２入力が前記第５抵抗の他端と、前記第６抵抗の一端とに接続され、前記第２ダイオードのアノードが前記第６抵抗の他端に接続され、前記第２ダイオードのカソードに前記第１信号が供給され、
前記第４抵抗の他端に前記第１電源制御信号が供給される。

好ましい実施形態においては、前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第１コンデンサの充電電圧が放電され、前記第１論理回路の入力電圧が所定の閾値未満になったときに、前記第１論理回路が前記第１電源制御信号を前記第３レベルから前記第４レベルに反転させ、前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第２レベルの前記第１信号が前記第２論理回路に供給されることによって、前記第２論理回路が、前記第２電源制御信号を前記第３レベルから前記第４レベルに反転させる。

第１信号が第１レベル（例えばハイレベル）から第２レベル（例えばローレベル）に反転するとほぼ同時に、第２タイミング制御部が第２電源制御信号を第５レベル（例えばハイレベル）から第６レベル（例えばローレベル）に反転させ、その後、第１タイミング制御部が第１電源制御信号を第３レベル（例えばハイレベル）から第４レベル（例えばローレベル）に反転させることができる。

マイコンによって制御することなく、第１電源制御信号および第２電源制御信号がローレベルからハイレベル（またはハイレベルからローレベル）に反転するタイミングを異ならせる電源制御回路を提供することができる。

本発明の好ましい実施形態による電源制御回路を示す回路図である。 第１信号Ｖｉｎと、第１〜第３電源制御信号とを示すタイミングチャートである。 本発明の好ましい実施形態による電源制御回路を示す回路図である。 第１信号Ｖｉｎと、第１〜第３電源制御信号とを示すタイミングチャートである。 本発明の好ましい実施形態による電源制御回路を示す回路図である。 本発明の好ましい実施形態による電源制御回路を示す回路図である。 従来の電源制御回路を示す回路図である。

以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源制御回路１を示す概略回路図である。電源制御回路１は、電源回路（例えば、電源ＩＣ）５〜７に電源制御信号ＶＣ１〜ＶＣ３を供給する回路である。電源制御回路１は、電源制御信号ＶＣ１〜ＶＣ３のローレベルからハイレベルへの立上りタイミング、及び、ハイレベルからローレベルへの立下りタイミングを異ならせることによって、電源回路５〜７が電源電圧Ｖ１〜Ｖ３を出力するタイミング、および、電源電圧Ｖ１〜Ｖ３を出力停止するタイミングを異ならせる。

電源回路５は、入力端子ＶＩＮ１と出力端子ＶＯＵＴ１とを有し、入力端子ＶＩＮ１に電圧ＶＡが入力され、出力端子ＶＯＵＴ１から電源電圧Ｖ１を出力する。電源回路５は、制御端子ＣＥ１を有しており、制御端子ＣＥ１に入力される電源制御信号ＶＣ１に基づいて、出力端子ＶＯＵＴ１から電源電圧Ｖ１を出力する。特に限定されないが、制御端子ＣＥ１に入力される電源制御信号ＶＣ１がローレベル（所定の閾値未満）の場合には電源電圧Ｖ１を出力せず、電源制御信号ＶＣ１がハイレベル（所定の閾値以上）の場合には電源電圧Ｖ１を出力する。電源電圧Ｖ１は図示しない被電源供給部（例えば、映像処理部、音声処理部またはアンプ回路等）に供給される。

電源回路６は、入力端子ＶＩＮ２と出力端子ＶＯＵＴ２とを有し、入力端子ＶＩＮ２に電圧ＶＡが入力され、出力端子ＶＯＵＴ２から電源電圧Ｖ２を出力する。電源回路６は、制御端子ＣＥ２を有しており、制御端子ＣＥ２に入力される電源制御信号ＶＣ２に基づいて、出力端子ＶＯＵＴ２から電源電圧Ｖ２を出力する。特に限定されないが、制御端子ＣＥ２に入力される電源制御信号ＶＣ２がローレベル（所定の閾値未満）の場合には電源電圧Ｖ２を出力せず、電源制御信号ＶＣ２がハイレベル（所定の閾値以上）の場合には電源電圧Ｖ２を出力する。電源電圧Ｖ２は図示しない被電源供給部に供給される。

電源回路７は、入力端子ＶＩＮ３と出力端子ＶＯＵＴ３とを有し、入力端子ＶＩＮ３に電圧ＶＡが入力され、出力端子ＶＯＵＴ３から電源電圧Ｖ３を出力する。電源回路７は、制御端子ＣＥ３を有しており、制御端子ＣＥ３に入力される電源制御信号ＶＣ３に基づいて、出力端子ＶＯＵＴ３から電源電圧Ｖ３を出力する。特に限定されないが、制御端子ＣＥ３に入力される電源制御信号ＶＣ３がローレベル（所定の閾値未満）の場合には電源電圧Ｖ３を出力せずに、電源制御信号ＶＣ３がハイレベル（所定の閾値以上）の場合には電源電圧Ｖ３を出力する。電源電圧Ｖ３は図示しない被電源供給部に供給される。

例えば、商用交流電源が入力開始され、電源オン状態とされる際に、電源電圧Ｖ１、Ｖ２、Ｖ３の順番に電源電圧の出力が開始され、商用交流電源の入力が停止され、電源オフ状態とされる際に、電源電圧Ｖ３、Ｖ２、Ｖ１の順番に電源電圧の出力が停止される必要がある。

電源制御回路１は、ＡＮＤ回路Ｑ１と、第１タイミング制御部２と、第２タイミング制御部３と、第３タイミング制御部４とを備える。ＡＮＤ回路Ｑ１は、電圧Ｖｉｎが入力され、出力電圧（第１信号）ＶＣ０を出力する。電圧Ｖｉｎがハイレベルのときに出力電圧ＶＣ０はハイレベルであり、電圧Ｖｉｎがローレベルのときに出力電圧ＶＣ０はローレベルである。出力電圧ＶＣ０は、第１タイミング制御部２、第２タイミング制御部３、及び、第３タイミング制御部４に供給される。

ここで、電圧Ｖｉｎは、商用交流電源が入力され、電源オン状態であることをマイコンが検出するために電源トランスの二次巻線に誘起した電圧に基づいて生成される電圧であり、電源オン状態のときにハイレベルであり、電源オフ状態のときにローレベルである電圧である。

第１タイミング制御部２は、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０が供給され、電源制御信号ＶＣ１を電源回路５に供給する。詳細には、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がローレベル（第２レベル）からハイレベル（第１レベル）に反転した後、第１所定時間経過後に、電源制御信号ＶＣ１をローレベル（第４レベル）からハイレベル（第３レベル）に反転させる。また、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベル（第１レベル）からローレベル（第２レベル）に反転した後、第２所定時間経過後に、電源制御信号ＶＣ１をハイレベル（第３レベル）からローレベル（第４レベル）に反転させる。

第１タイミング制御部２は、ＡＮＤ回路（論理回路）Ｑ２と、抵抗Ｒ１〜Ｒ３と、コンデンサＣ１と、ダイオードＤ１とを有する。ＡＮＤ回路Ｑ２は、入力端子Ａが抵抗Ｒ１、Ｒ２、コンデンサＣ１の各一端に接続され、入力端子Ｂが抵抗Ｒ２の他端と、抵抗Ｒ３の一端とに接続されている。ＡＮＤ回路Ｑ２の出力端子からは電源制御信号ＶＣ１が出力される。抵抗Ｒ１の他端はＡＮＤ回路Ｑ１の出力端子に接続されている。ダイオードＤ１は、カソードがＡＮＤ回路Ｑ１の出力端子と、抵抗Ｒ１の他端とに接続され、アノードが抵抗Ｒ３の他端に接続されている。コンデンサＣ１の他端は接地電位に接続されている。

ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がローレベルからハイレベルに反転すると、抵抗Ｒ１及びコンデンサＣ１の時定数に応じて、出力電圧ＶＣ０によってコンデンサＣ１が充電される。ＡＮＤ回路Ｑ２の入力端子ＡおよびＢの各入力電圧はコンデンサＣ１の充電電圧であるので、コンデンサＣ１の充電電圧がハイレベル（すなわち、ＡＮＤ回路Ｑ２の閾値電圧以上）になると、ＡＮＤ回路Ｑ２から出力される電源制御信号ＶＣ１がローレベルからハイレベルに反転する。従って、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がローレベルからハイレベルに反転した時から、コンデンサＣ１の充電電圧がＡＮＤ回路Ｑ２の閾値電圧に達するまでの時間が上記第１所定時間に相当する。

一方、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベルからローレベルに反転すると、コンデンサＣ１の充電電圧が抵抗Ｒ２、Ｒ３およびダイオードＤ１を介してＡＮＤ回路Ｑ１の出力端子に向かって
放電され、かつ、抵抗Ｒ１を介してＡＮＤ回路Ｑ１の出力端子に向かって放電される。このとき、ＡＮＤ回路Ｑ２の入力端子Ａの入力電圧はコンデンサＣ１の充電電圧であり、ＡＮＤ回路Ｑ２の入力端子Ｂの入力電圧は（コンデンサＣ１の充電電圧−ダイオードＤ１の両端電圧）×Ｒ３／（Ｒ２＋Ｒ３）である。そして、ＡＮＤ回路Ｑ２の入力端子Ｂの入力電圧がローレベル（ＡＮＤ回路Ｑ２の閾値電圧未満）になると、ＡＮＤ回路Ｑ２から出力される電源制御信号ＶＣ１はハイレベルからローレベルに反転する。従って、電源制御信号ＶＣ１がハイレベルからローレベルに反転するタイミング（上記第２所定時間）は、抵抗Ｒ１〜Ｒ３およびコンデンサＣ１の各値を設定し、コンデンサＣ１の充電電圧の放電時間を制御することによって設定することができる。

第２タイミング制御部３は、ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１が供給され、電源制御信号ＶＣ２を電源回路６に供給する。詳細には、ＡＮＤ回路Ｑ２からの出力制御信号ＶＣ１がローレベル（第４レベル）からハイレベル（第３レベル）に反転した後、第３所定時間経過後に、電源制御信号ＶＣ２をローレベル（第６レベル）からハイレベル（第５レベル）に反転させる。また、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベル（第１レベル）からローレベル（第２レベル）に反転した後、第４所定時間経過後に、電源制御信号ＶＣ２をハイレベル（第５レベル）からローレベル（第６レベル）に反転させる。

第２タイミング制御部３は、ＡＮＤ回路（論理回路）Ｑ３と、抵抗Ｒ４〜Ｒ６と、コンデンサＣ２と、ダイオードＤ２とを有する。ＡＮＤ回路Ｑ３は、入力端子Ａが抵抗Ｒ４、Ｒ５、コンデンサＣ２の各一端に接続され、入力端子Ｂが抵抗Ｒ５の他端と、抵抗Ｒ６の一端とに接続されている。ＡＮＤ回路Ｑ３の出力端子からは電源制御信号ＶＣ２が出力される。抵抗Ｒ４の他端はＡＮＤ回路Ｑ２の出力端子に接続されている。ダイオードＤ２は、カソードがＡＮＤ回路Ｑ１の出力端子に接続され、アノードが抵抗Ｒ６の他端に接続されている。コンデンサＣ２の他端は接地電位に接続されている。

ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１がローレベルからハイレベルに反転すると、抵抗Ｒ４及びコンデンサＣ２の時定数に応じて、電源制御信号ＶＣ１によってコンデンサＣ２が充電される。ＡＮＤ回路Ｑ３の入力端子ＡおよびＢの各入力電圧はコンデンサＣ２の充電電圧であるので、コンデンサＣ２の充電電圧がハイレベル（すなわち、ＡＮＤ回路Ｑ３の閾値電圧以上）になると、ＡＮＤ回路Ｑ３から出力される電源制御信号ＶＣ２がローレベルからハイレベルに反転する。従って、ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１がローレベルからハイレベルに反転した時から、コンデンサＣ２の充電電圧がＡＮＤ回路Ｑ３の閾値電圧に達するまでの時間が上記第３所定時間に相当する。

一方、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベルからローレベルに反転すると、コンデンサＣ２の充電電圧が抵抗Ｒ５、Ｒ６およびダイオードＤ２を介してＡＮＤ回路Ｑ１の出力端子に向かって放電される。（また、ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１がローレベルになった後は、抵抗Ｒ４を介してＡＮＤ回路Ｑ２の出力端子に向かって放電される。）このとき、ＡＮＤ回路Ｑ３の入力端子Ａの入力電圧はコンデンサＣ２の充電電圧であり、ＡＮＤ回路Ｑ３の入力端子Ｂの入力電圧は（コンデンサＣ２の充電電圧−ダイオードＤ２の両端電圧）×Ｒ６／（Ｒ５＋Ｒ６）である。そして、ＡＮＤ回路Ｑ３の入力端子Ｂの入力電圧がローレベル（ＡＮＤ回路Ｑ３の閾値電圧未満）になると、ＡＮＤ回路Ｑ３から出力される電源制御信号ＶＣ２はハイレベルからローレベルに反転する。従って、電源制御信号ＶＣ２がハイレベルからローレベルに反転するタイミング（上記第４所定時間）は、抵抗Ｒ４〜Ｒ６およびコンデンサＣ２の各値を設定し、コンデンサＣ２の充電電圧の放電時間を制御することによって設定することができる。

第３タイミング制御部４は、ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２が供給され、電源制御信号ＶＣ３を電源回路７に供給する。詳細には、ＡＮＤ回路Ｑ３からの出力制御信号ＶＣ２がローレベル（第６レベル）からハイレベル（第５レベル）に反転した後、第５所定時間経過後に、電源制御信号ＶＣ３をローレベル（第８レベル）からハイレベル（第７レベル）に反転させる。また、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベル（第１レベル）からローレベル（第２レベル）に反転した後、第６所定時間経過後に、電源制御信号ＶＣ１をハイレベル（第７レベル）からローレベル（第８レベル）に反転させる。

第３タイミング制御部４は、ＡＮＤ回路（論理回路）Ｑ４と、抵抗Ｒ７〜Ｒ９と、コンデンサＣ３と、ダイオードＤ３とを有する。ＡＮＤ回路Ｑ４は、入力端子Ａが抵抗Ｒ７、Ｒ８、コンデンサＣ３の各一端に接続され、入力端子Ｂが抵抗Ｒ８の他端と、抵抗Ｒ９の一端とに接続されている。ＡＮＤ回路Ｑ４の出力端子からは電源制御信号ＶＣ３が出力される。抵抗Ｒ７の他端はＡＮＤ回路Ｑ３の出力端子に接続されている。ダイオードＤ３は、カソードがＡＮＤ回路Ｑ１の出力端子に接続され、アノードが抵抗Ｒ９の他端に接続されている。コンデンサＣ３の他端は接地電位に接続されている。

ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２がローレベルからハイレベルに反転すると、抵抗Ｒ７及びコンデンサＣ３の時定数に応じて、電源制御信号ＶＣ２によってコンデンサＣ３が充電される。ＡＮＤ回路Ｑ４の入力端子ＡおよびＢの各入力電圧はコンデンサＣ３の充電電圧であるので、コンデンサＣ３の充電電圧がハイレベル（すなわち、ＡＮＤ回路Ｑ４の閾値電圧以上）になると、ＡＮＤ回路Ｑ４から出力される電源制御信号ＶＣ３がローレベルからハイレベルに反転する。従って、ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２がローレベルからハイレベルに反転した時から、コンデンサＣ３の充電電圧がＡＮＤ回路Ｑ４の閾値電圧に達するまでの時間が上記第５所定時間に相当する。

一方、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がハイレベルからローレベルに反転すると、コンデンサＣ３の充電電圧が抵抗Ｒ８、Ｒ９およびダイオードＤ３を介してＡＮＤ回路Ｑ１の出力端子に向かって放電される。（また、ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２がローレベルになった後は、抵抗Ｒ７を介してＡＮＤ回路Ｑ３の出力端子に向かって放電される。）このとき、ＡＮＤ回路Ｑ４の入力端子Ａの入力電圧はコンデンサＣ３の充電電圧であり、ＡＮＤ回路Ｑ４の入力端子Ｂの入力電圧は（コンデンサＣ３の充電電圧−ダイオードＤ３の両端電圧）×Ｒ９／（Ｒ８＋Ｒ９）である。そして、ＡＮＤ回路Ｑ４の入力端子Ｂの入力電圧がローレベル（ＡＮＤ回路Ｑ４の閾値電圧未満）になると、ＡＮＤ回路Ｑ４から出力される電源制御信号ＶＣ３はハイレベルからローレベルに反転する。従って、電源制御信号ＶＣ３がハイレベルからローレベルに反転するタイミング（上記第６所定時間）は、抵抗Ｒ７〜Ｒ９およびコンデンサＣ３の各値を設定し、コンデンサＣ３の充電電圧の放電時間を制御することによって設定することができる。

以上の構成を有する電源制御回路１についてその動作を説明する。図２は、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０と、電源制御信号ＶＣ１〜ＶＣ３との関係を示すタイミングチャートであり、横軸は時間を、縦軸は電圧レベルを示す。最初は（電源オフ状態においては）、ＡＮＤ回路Ｑ２〜Ｑ４から出力される電源制御信号ＶＣ１〜ＶＣ３はいずれもローレベルであり、電源回路５〜７は電源電圧Ｖ１〜Ｖ３を出力していない。商用交流電源が入力開始され、電源オン状態とされると、電圧Ｖｉｎがローレベルからハイレベルに反転する。その結果、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０は、ローレベルからハイレベルに反転する（時刻ｔ１。出力電圧ＶＣ０はダイオードＤ１〜Ｄ３のカソードに供給され、ダイオードＤ１〜Ｄ３はカソード電位がアノード電位よりも高くなり、オフ状態となる。

出力電圧ＶＣ０は抵抗Ｒ１を介してコンデンサＣ１へ供給され、コンデンサＣ１は出力電圧ＶＣ０によって充電される（時刻ｔ１〜）。なお、このとき、コンデンサＣ２、Ｃ３は未だ充電されない。コンデンサＣ１の充電電圧がＡＮＤ回路Ｑ２の閾値電圧に達する（ＡＮＤ回路Ｑ２の入力端子ＡおよびＢの入力電圧がハイレベルになる）と、ＡＮＤ回路Ｑ２から出力される電源制御信号ＶＣ１がローレベルからハイレベルに反転する（時刻ｔ２）。つまり、ｔ２−ｔ１が上記第１所定時間である。電源回路５は、制御端子ＣＥ１に入力される電源制御信号ＶＣ１がローレベルからハイレベルに反転すると、電源電圧Ｖ１を被電源供給部に供給開始する。

ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１は抵抗Ｒ４を介してコンデンサＣ２へ供給され、コンデンサＣ２は電源制御信号ＶＣ１によって充電される（時刻ｔ２〜）。なお、このとき、コンデンサＣ３は未だ充電されない。コンデンサＣ２の充電電圧がＡＮＤ回路Ｑ３の閾値電圧に達する（ＡＮＤ回路Ｑ３の入力端子ＡおよびＢの入力電圧がハイレベルになる）と、ＡＮＤ回路Ｑ３から出力される電源制御信号ＶＣ２がローレベルからハイレベルに反転する（時刻ｔ３）。つまり、ｔ３−ｔ２が上記第３所定時間である。電源回路６は、制御端子ＣＥ２に入力される電源制御信号ＶＣ２がローレベルからハイレベルに反転すると、電源電圧Ｖ２を被電源供給部に供給開始する。

ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２は抵抗Ｒ７を介してコンデンサＣ３へ供給され、コンデンサＣ３は電源制御信号ＶＣ２によって充電される（時刻ｔ３〜）。コンデンサＣ３の充電電圧がＡＮＤ回路Ｑ４の閾値電圧に達する（ＡＮＤ回路Ｑ４の入力端子ＡおよびＢの入力電圧がハイレベルになる）と、ＡＮＤ回路Ｑ４から出力される電源制御信号ＶＣ３がローレベルからハイレベルに反転する（時刻ｔ４）。つまり、ｔ４−ｔ３が上記第５所定時間である。電源回路７は、制御端子ＣＥ３に入力される電源制御信号ＶＣ３がローレベルからハイレベルに反転すると、電源電圧Ｖ３を被電源供給部に供給開始する。

以上のように、電源オン状態にする際には、電源制御信号ＶＣ１、ＶＣ２、ＶＣ３の順番にローレベルからハイレベルに反転させることができる。

次に、商用交流電源の入力が停止され、電源オフ状態とされる際には、電圧Ｖｉｎがハイレベルからローレベルに反転する。その結果、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０はハイレベルからローレベルに反転する（時刻ｔ５）。出力電圧ＶＣ０はダイオードＤ１〜Ｄ３のカソードに供給されるので、ダイオードＤ１〜Ｄ３は、カソード電位がアノード電位よりも低くなり、オン状態になる。

その結果、第１タイミング制御部２において、時刻ｔ５から、コンデンサＣ１の充電電圧は抵抗Ｒ２、Ｒ３及びダイオードＤ１を介して放電され、かつ、抵抗Ｒ１を介して放電される。コンデンサＣ１の充電電圧の放電によって、ＡＮＤ回路Ｑ２の入力端子Ｂの入力電圧がローレベルになると、ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１はハイレベルからローレベルに反転する。第２タイミング制御部３において、時刻ｔ５から、コンデンサＣ２の充電電圧は抵抗Ｒ５、Ｒ６及びダイオードＤ２を介して放電される。コンデンサＣ２の充電電圧の放電によって、ＡＮＤ回路Ｑ３の入力端子Ｂの入力電圧がローレベルになると、ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２はハイレベルからローレベルに反転する。第３タイミング制御部４において、時刻ｔ５から、コンデンサＣ３の充電電圧は抵抗Ｒ８、Ｒ９及びダイオードＤ３を介して放電される。コンデンサＣ３の充電電圧の放電によって、ＡＮＤ回路Ｑ４の入力端子Ｂの入力電圧がローレベルになると、ＡＮＤ回路Ｑ４からの電源制御信号ＶＣ３はハイレベルからローレベルに反転する。従って、抵抗およびコンデンサの各値の設定によりコンデンサＣ１〜Ｃ３の放電時間を異ならせることによって、ＡＮＤ回路Ｑ２〜Ｑ４の入力電圧が閾値電圧未満になるまでの時間を異ならせることができ、電源制御信号ＶＣ１〜ＶＣ３をハイレベルからローレベルに反転させるタイミングを異ならせることができる。

本例ではコンデンサＣ３の放電速度が最も速い。従って、時刻ｔ６において、ＡＮＤ回路Ｑ４の入力端子Ｂの入力電圧がＡＮＤ回路Ｑ４の閾値電圧未満になり、ＡＮＤ回路Ｑ４からの電源制御信号ＶＣ３がハイレベルからローレベルに反転する。つまり、ｔ６−ｔ５が上記第６所定時間である。電源回路７は、制御端子ＣＥ３に入力される電源制御信号ＶＣ３がハイレベルからローレベルに反転すると、電源電圧Ｖ３の出力を停止する。

コンデンサＣ２の放電速度が次に速い。従って、時刻ｔ７において、ＡＮＤ回路Ｑ３の入力端子Ｂの入力電圧がＡＮＤ回路Ｑ３の閾値電圧未満になり、ＡＮＤ回路Ｑ３からの電源制御信号ＶＣ２がハイレベルからローレベルに反転する。つまり、ｔ７−ｔ５が上記第４所定時間である。電源回路６は、制御端子ＣＥ２に入力される電源制御信号ＶＣ２がハイレベルからローレベルに反転すると、電源電圧Ｖ２の出力を停止する。

コンデンサＣ１の放電速度が最も遅い。従って、時刻ｔ８において、ＡＮＤ回路Ｑ２の入力端子Ｂの入力電圧がＡＮＤ回路Ｑ２の閾値電圧未満になり、ＡＮＤ回路Ｑ２からの電源制御信号ＶＣ１がハイレベルからローレベルに反転する。つまり、ｔ８−ｔ５が上記第２所定時間である。電源回路５は、制御端子ＣＥ１に入力される電源制御信号ＶＣ１がハイレベルからローレベルに反転すると、電源電圧Ｖ１の出力を停止する。

以上のように、電源オフ状態にする際には、電源制御信号ＶＣ３、ＶＣ２、ＶＣ１の順番にハイレベルからローレベルに反転させることができる。なお、抵抗およびコンデンサの各値を設定することによって、電源オフ状態にする際に、電源制御信号ＶＣ１、ＶＣ２、ＶＣ３の順番（またはその他の任意の順番）にハイレベルからローレベルに反転させるようにすることができる。

次に、本発明の別の好ましい実施形態による電源制御回路１１を、図３を参照して説明する。電源制御回路１１は、図１の電源制御回路１と比較して、第３タイミング制御部４の抵抗Ｒ９が削除され（つまり、抵抗値が０Ωとされ）、ダイオードＤ３のアノードとＡＮＤ回路Ｑ４の入力端子Ｂとが短絡状態とされている。電源制御回路１１では、電源オフ状態とされる際に、ＡＮＤ回路Ｑ１からの出力電圧ＶＣ０がローレベルになり、ダイオードＤ３がオン状態になると、ＡＮＤ回路Ｑ４の入力端子Ｂにローレベルの電圧が供給され、入力電圧が瞬間的にローレベルになって、ＡＮＤ回路Ｑ４からの電源制御信号ＶＣ３を瞬間的にハイレベルからローレベルに反転させることができる。つまり、図４に示すように、時刻ｔ５において、出力電圧ＶＣ０がハイレベルからローレベルに反転すると略同時に電源制御信号ＶＣ３がハイレベルからローレベルに反転している。

本例では、コンデンサＣ３の充電電圧が放電しきる前に電源制御信号ＶＣ３をローレベルに反転させ、電源回路７が電源電圧Ｖ３の出力を停止する。

なお、第３タイミング制御部４の代わりに、第１タイミング制御部２の抵抗Ｒ３又は第２タイミング制御部３の抵抗Ｒ６が削除され短絡状態とされてもよい。

次に、本発明のさらに別の好ましい実施形態による電源制御回路２１を、図５を参照して説明する。電源制御回路２１は、図１の電源制御回路１と比較して、第１タイミング制御部２のダイオードＤ１及び抵抗Ｒ３が削除され、ＡＮＤ回路Ｑ２の入力端子ＢがＡＮＤ回路Ｑ１の出力端子に対して開放状態とされている。電源制御回路２１では、電源オフ状態とされる際に、コンデンサＣ１の充電電圧が抵抗Ｒ１を介して放電されるのみであるので、ＡＮＤ回路Ｑ２の入力端子Ｂの入力電圧をローレベルにするまでの時間を十分に遅延させることができる。

次に、本発明のさらに別の好ましい実施形態による電源制御回路３１を、図６を参照して説明する。電源制御回路３１は、図１の電源制御回路１と比較して、第３タイミング制御部４が省略されている。このように、タイミング制御部の数は制御すべき電源回路の数に応じて適宜増減することができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、第１レベルをローレベル、第２レベルをハイレベルとしてもよい。また、第３レベルをローレベル、第４レベルをハイレベルとしてもよい。第５レベルをローレベル、第６レベルをハイレベルとしてもよい。第７レベルをローレベル、第８レベルをハイレベルとしてもよい。また、出力する信号の極性（ハイレベル／ローレベル）に応じて、ＡＮＤ回路の代わりにＮＡＮＤ回路が使用されてよく、複数の論理回路を組み合わせて使用されてもよい。また、抵抗やコンデンサの値を各タイミング制御部で同じにし、ＡＮＤ回路Ｑ２〜Ｑ４の閾値電圧を異ならせることによって、ＡＮＤ回路Ｑ２〜Ｑ４の入力端子Ｂの入力電圧が閾値電圧未満になるまでの時間を異ならせ、その結果、電源制御信号ＶＣ１〜ＶＣ３がハイレベルからローレベルに反転するタイミングを異ならせてもよい。

本発明は、ＡＶアンプ等のオーディオ機器の電源回路として好適に採用され得る。

１ 電源制御回路
２ タイミング制御部
３ タイミング制御部
４ タイミング制御部
５ 電源回路
６ 電源回路
７ 電源回路

Claims (5)

1. 電源電圧がオン状態のときに第１レベルであり、電源電圧がオフ状態のときに第２レベルである第１信号が入力され、
   前記第１信号が前記第２レベルから前記第１レベルに反転したときから第１所定時間経過後に、第４レベルから第３レベルに反転する第１電源制御信号を出力する第１タイミング制御部と、
   前記第１電源制御信号が前記第４レベルから前記第３レベルに反転したときから第２所定時間経過後に、第６レベルから第５レベルに反転する第２電源制御信号を出力する第２タイミング制御部とを備え、
   前記第１タイミング制御部が、前記第１信号が前記第２レベルから前記第１レベルに反転した際に、前記第１信号によって充電される第１コンデンサと、
   前記第１コンデンサの充電電圧が所定の閾値以上になったときに、前記第１電源制御信号を前記第４レベルから前記第３レベルに反転させる第１論理回路とを有し、
   前記第２タイミング制御部が、前記第１電源制御信号が前記第４レベルから前記第３レベルに反転した際に、前記第１電源制御信号によって充電される第２コンデンサと、
   前記第２コンデンサの充電電圧が所定の閾値以上になったときに、前記第２電源制御信号を前記第６レベルから前記第５レベルに反転させる第２論理回路とを有する、電源制御回路。
2. 前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第１コンデンサの充電電圧が放電され、前記第１論理回路の入力電圧が所定の閾値未満になったときに、前記第１論理回路が前記第１電源制御信号を前記第３レベルから前記第４レベルに反転させ、
   前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第２コンデンサの充電電圧が放電され、前記第２論理回路の入力電圧が所定の閾値未満になったときに、前記第２論理回路が前記第２電源制御信号を前記第３レベルから前記第４レベルに反転させ、
   前記第１論理回路の入力電圧が所定の閾値未満になるまでの時間と、前記第２論理回路の入力電圧が所定の閾値未満になるまでの時間とが異なる、請求項１に記載の電源制御回路。
3. 前記第１論理回路が第１ＡＮＤ回路であり、
   前記第１タイミング制御部が、第１抵抗と、第２抵抗と、第３抵抗と、第１ダイオードとをさらに有し、
   前記第１ＡＮＤ回路の第１入力が前記第１抵抗、前記第２抵抗および前記第１コンデンサの各一端に接続され、前記第１ＡＮＤ回路の第２入力が前記第２抵抗の他端と、前記第３抵抗の一端とに接続され、
   前記第１ダイオードのアノードが前記第３抵抗の他端に接続され、前記第１ダイオードのカソードに前記第１信号が供給され、
   前記第１抵抗の他端に前記第１信号が供給される、請求項１または２に記載の電源制御回路。
4. 前記第２論理回路が第２ＡＮＤ回路であり、
   前記第２タイミング制御部が、第４抵抗と、第５抵抗と、第６抵抗と、第２ダイオードとをさらに有し、
   前記第２ＡＮＤ回路の第１入力が前記第４抵抗、前記第５抵抗および前記第２コンデンサの各一端に接続され、前記第２ＡＮＤ回路の第２入力が前記第５抵抗の他端と、前記第６抵抗の一端とに接続され、
   前記第２ダイオードのアノードが前記第６抵抗の他端に接続され、前記第２ダイオードのカソードに前記第１信号が供給され、
   前記第４抵抗の他端に前記第１電源制御信号が供給される、請求項１〜３のいずれかに記載の電源制御回路。
5. 前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第１コンデンサの充電電圧が放電され、前記第１論理回路の入力電圧が所定の閾値未満になったときに、前記第１論理回路が前記第１電源制御信号を前記第３レベルから前記第４レベルに反転させ、
   前記第１信号が前記第１レベルから前記第２レベルに反転した際に、前記第２レベルの前記第１信号が前記第２論理回路に供給されることによって、前記第２論理回路が、前記第２電源制御信号を前記第３レベルから前記第４レベルに反転させる、請求項１に記載の電源制御回路。

Images