CN103956997B

CN103956997B - 一种pwm波发生电路

Info

Publication number: CN103956997B
Application number: CN201410200405.XA
Authority: CN
Inventors: 李泽宏; 张建刚; 王为; 姚鑫; 汪榕; 任敏; 张金平; 高巍; 张波
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2014-05-13
Filing date: 2014-05-13
Publication date: 2016-08-17
Anticipated expiration: 2034-05-13
Also published as: CN103956997A

Abstract

本发明涉及电子电路技术，具体的说是涉及一种频率可调占空比可调的PWM波发生电路。本发明的PWM波发生电路，其特征在于，包括参考电流模块、参考电压模块、比较器CMP1、比较器CMP2、逻辑控制模块、PMOS管MP1、NMOS管MN1和电容C1；其中，参考电流模块分别接MP1和MN1的源极；参考电压模块分别接比较器CMP1的同相输入端和比较器CMP2的负相输入端连接；PMOS管的漏极和NMOS管的漏极连接后接比较器CMP1的负相输入端和比较器CMP2的同相输入端，还通过电容C1后接地；比较器CMP1的输出端和比较器CMP2的输出端分别接逻辑控制模块的输入端；逻辑控制模块的输出端接MP1和MN1的栅极。本发明的有益效果为，电路结构简单，成本较低。本发明尤其适用于PWM波发生电路。

Description

一种PWM波发生电路

技术领域

本发明涉及电子电路技术，具体的说是涉及一种频率可调占空比可调的PWM波发生电路。

背景技术

PWM(脉冲宽度调制)波广泛应用在电机调速、LED调光等方面。目前LED照明灯调光方式中，PWM调光方式比较好，不会改变LED电流大小而影响发光的质量，实现无差别调光。PWM波的产生主要有两种方法：利用软件编程，在硬件平台如FPGA、DSP等平台上实现，但是该方法需要编程，实现复杂，成本较高。利用正弦波等波形与基准电压比较，输出PWM波形，但是该方法需要产生正弦波等波形的电路，电路结构比较复杂，成本较高。

发明内容

本发明所要解决的，就是针对上述传统PWM存在的问题，提出了一种PWM波发生电路。

本发明解决上述技术问题所采用的技术方案是：一种PWM波发生电路，其特征在于，包括参考电流模块、参考电压模块、比较器CMP1、比较器CMP2、逻辑控制模块、PMOS管MP1、NMOS管MN1和电容C1；其中，参考电流模块分别接MP1和MN1的源极；参考电压模块分别接比较器CMP1的同相输入端和比较器CMP2的负相输入端连接；MP1的漏极和MN1的漏极连接后接比较器CMP1的负相输入端和比较器CMP2的同相输入端，还通过电容C1后接地；比较器CMP1的输出端和比较器CMP2的输出端分别接逻辑控制模块的输入端；逻辑控制模块的输出端接MP1和MN1的栅极；所述参考电流模块用于产生2组不同的电流，其中1组电流输出到MP1，另1组电流输出到MN1；所述参考电压模块用于产生2组不同的电压，其中1组电压输出到比较器CMP1，另1组电压输出到CMP2。

具体的，所述逻辑控制模块由第一上升沿检测模块、第二上升沿检测模块、SR锁存器、第一与门、第二与门、第三与门、第一或非门、第二或非门、反相器构成；其中，第一上升沿检测模块的输入端接比较器CMP1的输出端，其输出端接SR锁存器的R输入端；第二上升沿检测模块的输入端接比较器CMP2的输出端，其输出端接SR锁存器的S输入端；反相器的输入端接比较器CMP1的输出端，其输出端接第二与门的一个输入端；第一与门的一个输入端接比较器CMP1的输出端，其另一个输入端接SR锁存器的Q输出端，其输出端接第三与门的一个输入端；第二与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的一个输入端；第三与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的另一个输入端和第二或非门的一个输入端；第一或非门的输出端接第二或非门的另一个输入端；第二或非门的输出端接MP1和MN1的栅极。

具体的，所述参考电流模块由PMOS管PM3、PM4、PM5、PM7、PM8、PM9、PM10、NMOS管NM3、NM4、NM5、NM6、NM7、电阻R1、R2构成；其中，PM3、PM4、PM5、PM8、PM9的栅极互连；PM3的源极接电源VDD，其栅极和漏极互连，其漏极接NM3的漏极；NM3的源极通过R1后接地GND；NM3、NM4、NM5的栅极互连；NM4的漏极接PM4的漏极，其源极接地GND；PM4的源极接电源；PM5的漏极接PM7的漏极，其源极通过R2后接电源VDD；PM7的源极接NM5的漏极，其栅极接地GND；NM5的源极接地GND；PM8的源极接电源VDD，其漏极接NM6的漏极；NM6的漏极和栅极互连，其栅极接NM7的栅极，其源极接地GND；NM7的源极接地GND，其漏极接恒定电流抽入；PM9的源极接电源VDD，其漏极接PM10的源极；PM10的栅极接第二或非门的输出端，其漏极接恒定电流输出。

具体的，所述比较器CMP1和CMP2的结构相同，所述比较器CMP1由PMOS管PM11、PM12、PM13、PM14、PM15、PM16、PM17、PM18、PM19、PM20、PM21、NMOS管NM10、NM11、NM12、NM13、NM14、NM15、NM16、电阻R5和电容C2构成；其中，PM11、PM12、PM15、PM16、PM20、PM21的源极均接电源VDD；PM16、PM15、PM11、PM12的栅极互连；PM11的漏极和栅极互连，其漏极接外部电流源I_bias；PM12的漏极接PM13和PM14的源极；PM13的栅极为比较器CMP1的同相输入端，其漏极接NM10的漏极；PM14的栅极为比较器CMP1的负相输入端，其漏极接NM11的漏极；NM10的漏极和栅极互连，其栅极接NM11的栅极，其源极接地GND；NM11的源极接地GND；PM15的漏极接PM17和PM18的源极；PM17的栅极接NM11的漏极，其漏极接NM12的漏极；NM12的漏极和栅极互连，其栅极接NM15的栅极，其源极接地GND；PM18的栅极接PM19的漏极，其漏极接MM13的漏极；NM13的漏极和栅极互连，其栅极接NM16的栅极，其源极接地GND；PM16的漏极接PM19的源极；PM19的漏极接PM18的栅极和NM14的漏极，其栅极接基准电压V_ref；NM14的漏极和栅极互连，其源极接地GND；PM20和PM21的栅极互连；PM20的栅极和漏极互连，其漏极接NM15的漏极；NM15的源极接地GND；PM21的漏极依次通过电容C2和电阻R5后接PM17的栅极；NM16的源极接地GND；NM16的漏极和PM21的漏极连接作为比较器CMP1的输出端。

本发明的有益效果为，电路结构简单，成本较低，同时还具备频率可调，占空比可调的优点。

附图说明

图1是本发明的电路结构框图；

图2是本发明的一种实施例框图；

图3是实施例的具体电路结构示意图；

图4是实施例的参考电流模块的电路结构示意图；

图5是实施例中上升沿检测电路结构示意图；

图6是实施例中上升沿检测电路检测波形图；

图7是实施例的比较器的电路结构示意图；

图8是实施例的RS锁存器电路结构图；

图9是实施例的三角波和PWM输出波形示意图。

具体实施方式

下面结合附图和实施例，详细描述本发明的技术方案：

如图1所示，本发明的一种PWM波发生电路，包括参考电流模块、参考电压模块、比较器CMP1、比较器CMP2、逻辑控制模块、PMOS管MP1、NMOS管MN1和电容C1；其中，参考电流模块分别接MP1和MN1的源极；参考电压模块分别接比较器CMP1的同相输入端和比较器CMP2的负相输入端连接；PMOS管的漏极和NMOS管的漏极连接后接比较器CMP1的负相输入端和比较器CMP2的同相输入端，还通过电容C1后接地；比较器CMP1的输出端和比较器CMP2的输出端分别接逻辑控制模块的输入端；逻辑控制模块的输出端接MP1和MN1的栅极；所述参考电流模块用于产生2组不同的电流I 1和I2，分别输出到MP1和MN1；所述参考电压模块用于产生2组不同的电压V1和V2，分别输出到比较器CMP1和比较器CMP2。

如图2所示，本发明的逻辑控制模块由第一上升沿检测模块、第二上升沿检测模块、SR锁存器、第一与门、第二与门、第三与门、第一或非门、第二或非门、反相器构成；其中，第一上升沿检测模块的输入端接比较器CMP1的输出端，其输出端接SR锁存器的R输入端；第二上升沿检测模块的输入端接比较器CMP2的输出端，其输出端接SR锁存器的S输入端；反相器的输入端接比较器CMP1的输出端，其输出端接第二与门的一个输入端；第一与门的一个输入端接比较器CMP1的输出端，其另一个输入端接SR锁存器的Q输出端，其输出端接第三与门的一个输入端；第二与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的一个输入端；第三与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的另一个输入端和第二或非门的一个输入端；第一或非门的输出端接第二或非门的另一个输入端；第二或非门的输出端接MP1和MN1的栅极。

实施例：

如图3所示，本例包括由PMOS管PM3、PM4、PM5、PM7、PM8、PM9、PM10、NMOS管NM3、NM4、NM5、NM6、NM7、电阻R1、R2、电容C1、构成的参考电流模块，还包括电阻R3、R4、NMOS管NM8，由第一上升沿检测模块、第二上升沿检测模块、SR锁存器、第一与门、第二与门、第三与门、或非门、反相器构成的逻辑控制模块；其中，PM3、PM4、PM5、PM8、PM9的栅极互连；PM3的源极接电源VDD，其栅极和漏极互连，其漏极接NM3的漏极；NM3的源极通过R1后接地GND；NM3、NM4、NM5的栅极互连；NM4的漏极接PM4的漏极，其源极接地GND；PM4的源极接电源；PM5的漏极接PM7的漏极，其源极通过R2后接电源VDD；PM7的源极接NM5的漏极，其栅极接地GND；NM5的源极接地GND；PM8的源极接电源VDD，其漏极接NM6的漏极；NM6的漏极和栅极互连，其栅极接NM7的栅极，其源极接地GND；NM7的源极接地GND，其漏极接MN8的源极；PM9的源极接电源VDD，其漏极接PM10的源极，其源极还依次通过电阻R3和R4后接地GND；PM10的栅极接或非门的输出端，其漏极接NM8的漏极，其漏极还通过电容C1后接地GND；NM8的栅极接或非门的输出端，其漏极接比较器CMP1的负相输入端和比较器CMP2的正向输入端；第一上升沿检测模块的输入端接比较器CMP1的输出端，其输出端接SR锁存器的R输入端；第二上升沿检测模块的输入端接比较器CMP2的输出端，其输出端接SR锁存器的S输入端；反相器的输入端接比较器CMP1的输出端，其输出端接第二与门的一个输入端；第一与门的一个输入端接比较器CMP1的输出端，其另一个输入端接SR锁存器的Q输出端，其输出端接第三与门的一个输入端；第二与门的另一个输入端接比较器CMP2的输出端，其输出端接或非门的一个输入端；第三与门的另一个输入端接比较器CMP2的输出端，其输出端接或非门的另一个输入端，或非门的输出端接NM8的栅极。本例中采用NMOS管NM8,在逻辑控制模块中采用一个或非门的控制方式，更进一步的简化了电路结构，但是工作原理和本发明所述的方案相同。

本例的工作原理为：

在工作时，电容C1上的电压为低，比较器1输出为高电平，比较器2输出为低电平。通过逻辑门的作用后，输入到NM8的栅极为低电平，NM8截止，而PM10导通，对电容C1以恒定电流I1充电。电容C1上电压上升，当上升到超过

VDD/(R3+R4)*R4

时，比较器2输出为高电平，信号来了一个上升沿，第二上升沿检测电路输出为高，对SR锁存器置位，SR锁存器Q输出为高电平，比较器1输出仍然为低电平，通过逻辑门的控制后，输入到NM8的栅极依然为低电平，NM8截止，PM10导通，继续对电容C1以恒定电流I1充电。当电容上电压超过V_REF时，比较器1输出低电平，Q输出为高电平，NM8栅极为高电平，NM0导通，PM10截止，电容C1开始以恒定电流I2放电。电容C1上的电压下降，电压下降到小于V_REF时，比较器1输出为高电平，信号来了一个上升沿，第一上升沿检测电路输出为高，SR锁存器S＝0，R＝1。锁存器输出保持，Q＝1，QN＝0。电容C1继续以恒定电流I2放电。电容上C1电压继续下降，当电压下降到

VDD/(R3+R4)*R4

以下时，比较器1输出为高电平，比较器2输出为低电平，输入到第二与门和第三与门为低电平，或非门输出为低电平，最后输入到NM8的栅极为低电平，PM10为低电平，对电容C1以恒定电流I1充电。如此反复，便可生成三角波，输入到NM7的栅极便是PWM波。PWM的高电平为对电容充电阶段，低电平为电容放电阶段。占空比为I1/(I1+I2)。通过设定I1与I2的比例关系，即可设定PWM的占空比。电容充放时间为

t1＝C1*(V_REF-VDD/(R3+R4)*R4)/I1

放电时间为

t2＝C1*(V_REF-VDD/(R3+R4)*R4)/I2

PWM频率为1/(t1+t2)。

改变电容C1的电容值、输入V_RFE电压、充放电电流I1、I2、电阻R3、R4都可以改变PWM的频率。

如附图4，所述为基准电流模块，为电容的充放电提供恒定的电流。当然，除了本实施例中提供给的恒定电流模块外，其他可以提供恒定电流的模块也该属于本发明的保护范围。

如附图5，所述为上升沿检测电路，包括一个反相器，一个与门。反相器对信号进行反相和延时。如附图5，经过反向延时的信号与原来信号相与，再输出。信号来一个上升沿，上升沿检测电路就输出一个高电平。

如附图7，本例采用的比较器为一种低失调的高增益运算放大器用作比较器，比较器CMP1和CMP2的结构相同，其中比较器CMP1由PMOS管PM11、PM12、PM13、PM14、PM15、PM16、PM17、PM18、PM19、PM20、PM21、NMOS管NM10、NM11、NM12、NM13、NM14、NM15、NM16、电阻R5和电容C2；其中，PM11、PM12、PM15、PM16、PM20、PM21的源极均接电源VDD；PM16、PM15、PM11、PM12的栅极互连；PM11的漏极和栅极互连，其漏极接外部电流源I_bias；PM12的漏极接PM13和PM14的源极；PM13的栅极为比较器CMP1的同相输入端，其漏极接NM10的漏极；PM14的栅极为比较器CMP1的负相输入端，其漏极接NM11的漏极；NM10的漏极和栅极互连，其栅极接NM11的栅极，其源极接地GND；NM11的源极接地GND；PM15的漏极接PM17和PM18的源极；PM17的栅极接NM11的漏极，其漏极接NM12的漏极；NM12的漏极和栅极互连，其栅极接NM15的栅极，其源极接地GND；PM18的栅极接PM19的漏极，其漏极接MM13的漏极；NM13的漏极和栅极互连，其栅极接NM16的栅极，其源极接地GND；PM16的漏极接PM19的源极；PM19的漏极接PM18的栅极和NM14的漏极，其栅极接基准电压V_ref；NM14的漏极和栅极互连，其源极接地GND；PM20和PM21的栅极互连；PM20的栅极和漏极互连，其漏极接NM15的漏极；NM15的源极接地GND；PM21的漏极依次通过电容C2和电阻R5后接PM17的栅极；NM16的源极接地GND；NM16的漏极和PM21的漏极连接作为比较器CMP1的输出端。低失调高增益可以保证电路反应的灵敏性，降低误差。

改变电容C1、C2充放电电流I1、I2就可以改变PWM占空比。

如附图8，两个或非门构成的基本RS锁存器，当然其他类型的RS锁存器也可，但是可能逻辑模块发生变化。

如附图9，输出频率可调的三角波与频率可调占空比可调的PWM波。

综上所述，本发明一种频率可调占空比可调的PWM波发生电路，也可以产生频率可调、上升时间、下降时间可调的三角波。该种方案生成PWM波不需要编程，可以由集成电路实现。电路结构点单，成本很低。广泛应用在需要PWM调节的电路中，例如电机转速控制，LED的PWM调光灯方面。

Claims

1.一种PWM波发生电路，其特征在于，包括参考电流模块、参考电压模块、比较器CMP1、比较器CMP2、逻辑控制模块、PMOS管MP1、NMOS管MN1和电容C1；其中，参考电流模块分别接MP1和MN1的源极；参考电压模块分别接比较器CMP1的同相输入端和比较器CMP2的负相输入端连接；MP1的漏极和MN1的漏极连接后接比较器CMP1的负相输入端和比较器CMP2的同相输入端，还通过电容C1后接地；比较器CMP1的输出端和比较器CMP2的输出端分别接逻辑控制模块的输入端；逻辑控制模块的输出端接MP1和MN1的栅极；所述参考电流模块用于产生2组不同的电流，其中1组电流输出到MP1，另1组电流输出到MN1；所述参考电压模块用于产生2组不同的电压，其中1组电压输出到比较器CMP1，另1组电压输出到CMP2；

所述逻辑控制模块由第一上升沿检测模块、第二上升沿检测模块、SR锁存器、第一与门、第二与门、第三与门、第一或非门、第二或非门、反相器构成；其中，第一上升沿检测模块的输入端接比较器CMP1的输出端，其输出端接SR锁存器的R输入端；第二上升沿检测模块的输入端接比较器CMP2的输出端，其输出端接SR锁存器的S输入端；反相器的输入端接比较器CMP1的输出端，其输出端接第二与门的一个输入端；第一与门的一个输入端接比较器CMP1的输出端，其另一个输入端接SR锁存器的Q输出端，其输出端接第三与门的一个输入端；第二与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的一个输入端；第三与门的另一个输入端接比较器CMP2的输出端，其输出端接第一或非门的另一个输入端和第二或非门的一个输入端；第一或非门的输出端接第二或非门的另一个输入端；第二或非门的输出端接MP1和MN1的栅极。

2.根据权利要求1所述的一种PWM波发生电路，其特征在于，所述参考电流模块由PMOS管PM3、PM4、PM5、PM7、PM8、PM9、PM10、NMOS管NM3、NM4、NM5、NM6、NM7、电阻R1、R2构成；其中，PM3、PM4、PM5、PM8、PM9的栅极互连；PM3的源极接电源VDD，其栅极和漏极互连，其漏极接NM3的漏极；NM3的源极通过R1后接地GND；NM3、NM4、NM5的栅极互连；NM4的漏极接PM4的漏极，其源极接地GND；PM4的源极接电源；PM5的漏极接PM7的漏极，其源极通过R2后接电源VDD；PM7的源极接NM5的漏极，其栅极接地GND；NM5的源极接地GND；PM8的源极接电源VDD，其漏极接NM6的漏极；NM6的漏极和栅极互连，其栅极接NM7的栅极，其源极接地GND；NM7的源极接地GND，其漏极接恒定电流抽入；PM9的源极接电源VDD，其漏极接PM10的源极；PM10的栅极接第二或非门的输出端，其漏极接恒定电流输出。

3.根据权利要求2所述的一种PWM波发生电路，其特征在于，所述比较器CMP1和CMP2的结构相同，所述比较器CMP1由PMOS管PM11、PM12、PM13、PM14、PM15、PM16、PM17、PM18、PM19、PM20、PM21、NMOS管NM10、NM11、NM12、NM13、NM14、NM15、NM16、电阻R5和电容C2构成；其中，PM11、PM12、PM15、PM16、PM20、PM21的源极均接电源VDD；PM16、PM15、PM11、PM12的栅极互连；PM11的漏极和栅极互连，其漏极接外部电流源I_bias；PM12的漏极接PM13和PM14的源极；PM13的栅极为比较器CMP1的同相输入端，其漏极接NM10的漏极；PM14的栅极为比较器CMP1的负相输入端，其漏极接NM11的漏极；NM10的漏极和栅极互连，其栅极接NM11的栅极，其源极接地GND；NM11的源极接地GND；PM15的漏极接PM17和PM18的源极；PM17的栅极接NM11的漏极，其漏极接NM12的漏极；NM12的漏极和栅极互连，其栅极接NM15的栅极，其源极接地GND；PM18的栅极接PM19的漏极，其漏极接MM13的漏极；NM13的漏极和栅极互连，其栅极接NM16的栅极，其源极接地GND；PM16的漏极接PM19的源极；PM19的漏极接PM18的栅极和NM14的漏极，其栅极接基准电压V_ref；NM14的漏极和栅极互连，其源极接地GND；PM20和PM21的栅极互连；PM20的栅极和漏极互连，其漏极接NM15的漏极；NM15的源极接地GND；PM21的漏极依次通过电容C2和电阻R5后接PM17的栅极；NM16的源极接地GND；NM16的漏极和PM21的漏极连接作为比较器CMP1的输出端。