JP2011119602A - 電子部品実装パッケージ及びその製造方法 - Google Patents

電子部品実装パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2011119602A
JP2011119602A JP2009277764A JP2009277764A JP2011119602A JP 2011119602 A JP2011119602 A JP 2011119602A JP 2009277764 A JP2009277764 A JP 2009277764A JP 2009277764 A JP2009277764 A JP 2009277764A JP 2011119602 A JP2011119602 A JP 2011119602A
Authority
JP
Japan
Prior art keywords
lead frame
electronic component
component mounting
package
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009277764A
Other languages
English (en)
Inventor
Norimune Orimoto
憲宗 織本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009277764A priority Critical patent/JP2011119602A/ja
Publication of JP2011119602A publication Critical patent/JP2011119602A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】簡易な構造で蓋部材の固定等を実現することができる電子部品実装パッケージ及びその製造方法の提供。
【解決手段】半導体センサチップ11を内部に収容するパッケージ本体17と、パッケージ本体17に設けられ、パッケージ本体17の側面からパッケージ本体17の外部へと延在する複数のリードフレーム14,15と、パッケージ本体17に設置され、パッケージ本体17の開口を覆う蓋部材16とを備え、複数のリードフレーム14,15のうちの少なくとも1つのリードフレーム14を固定用リードフレーム14として用いて、該固定用リードフレーム14により蓋部材16がパッケージ17に固定されることを特徴とする。
【選択図】図1

Description

本発明は、電子部品実装パッケージ及びその製造方法に関する。
従来から、グランド電極の形成された高周波回路基板上に回路素子を配設し、高周波回路基板の2辺にグランド電極を設け、爪部を2辺に有する金属カバーを被せてなる半導体装置用パッケージにおいて、金属カバーの2つの爪部を内側に折り曲げる構造とし、高周波回路基板に対して金属カバーを爪部で固定したときに、高周波回路基板のグランド電極に、金属カバーの爪部が接触して金属カバーが接地電位となる構成が知られている(例えば、特許文献1参照)。
特開2004−349356号公報
しかしながら、上記の特許文献1に記載のような構成では、金属カバーや高周波回路基板に、金属カバーの接地や固定を目的とした専用の構造(特に金属カバーの爪部や高周波回路基板の側面の電極)を設定する必要があり、製造工程が多くなり製造コストが高くなりやすいという、問題点がある。また、上記の特許文献1に記載のような構成では、実装基板の変形を吸収することができるリードフレームが存在しないため、回路素子のチップに応力が伝わりやすく、センサの誤出力が生じやすいという、問題点がある。
そこで、本発明は、簡易な構造で蓋部材の固定等を実現することができる電子部品実装パッケージ及びその製造方法の提供を目的とする。
上記目的を達成するため、本発明の一局面によれば、電子部品を内部に収容するパッケージ本体と、
前記パッケージ本体に設けられ、前記パッケージ本体の側面から前記パッケージ本体の外部へと延在する複数のリードフレームと、
前記パッケージ本体に設置され、前記パッケージ本体の開口を覆う蓋部材とを備え、
前記複数のリードフレームのうちの少なくとも1つのリードフレームを固定用リードフレームとして用いて、該固定用リードフレームにより前記蓋部材が前記パッケージ本体に固定されることを特徴とする、電子部品実装パッケージが提供される。
本発明によれば、簡易な構造で蓋部材の固定等を実現することができる電子部品実装パッケージ及びその製造方法が得られる。
図1(A)は、本発明の一実施例による電子部品実装パッケージ1の要部断面を示す断面図であり、図1(B)は、同電子部品実装パッケージ1の側面図である。 電子部品実装パッケージ1の実装状態の一例を示す断面図である。 本発明による電子部品実装パッケージ1の製造プロセスの要部を示すプロセスチャートである。 14ピンタイプのSOPで具現化された電子部品実装パッケージ1の上面図である。 本発明のその他の実施例による電子部品実装パッケージ1Aを示す断面図である。 図6(A)及び図6(B)は、本発明の更なるその他の実施例による電子部品実装パッケージ1B,1Cをそれぞれ示す断面図である。 本発明のその他の実施例による電子部品実装パッケージ1Dを示す断面図である。 図8(A)乃至図8(C)は、本発明の更なるその他の実施例による電子部品実装パッケージ1Eを示す断面図である。 本発明のその他の実施例による電子部品実装パッケージ1Fを示す断面図である。 本発明の更なるその他の実施例による電子部品実装パッケージ1Gを示す側面図である。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
図1(A)は、本発明の一実施例による電子部品実装パッケージ1の要部断面を示す断面図である。図1(B)は、同電子部品実装パッケージ1の側面図である。
電子部品実装パッケージ1は、パッケージ本体17を備える。パッケージ本体17は、底部と底部から立設された側壁により内部空間(キャビティ)17aを画成する。内部空間17aには、各種の電子部品(後述のセンサチップ11や制御ICチップ12)が収容される。内部空間17aの上方側は開口しており、後述の蓋部材16により覆われる。パッケージ本体17は、セラミック材料のような任意の材料から構成されてよいが、好ましくは、樹脂材料(例えばエポキシ樹脂)から構成される。以下では、電子部品実装パッケージ1が樹脂パッケージであるとして説明を行う。
パッケージ本体17は、複数のリードフレーム14、15を備える。リードフレーム14、15は、導電性を有する材料からなる。リードフレーム14、15は、典型的には、金属材料からなり、例えば、銅、42アロイ、コバール、アルミニウムのような材料からなる。リードフレーム14、15は、典型的には、パッケージ本体17と一体に形成(例えばインサート成形)される。ここで、リードフレーム14は、他のリードフレーム15と区別して参照符号が付されている。これは、後に詳説するが、リードフレーム14は、他のリードフレーム15とは異なり、蓋部材16をパッケージ本体17に固定するために使用されるためである。従って、以下では、リードフレーム14は、「固定リードフレーム14」とも称する。
固定リードフレーム14は、他のリードフレーム15と同一の形態であってもよいし、図1(B)に示すように、例えば幅が異なる形態を有してもよい。固定リードフレーム14は、後述のように蓋部材16をパッケージ本体17に固定するために使用されるので、他のリードフレーム15とは異なり、本来のリードフレームとしての機能を果たさない。但し、図6等を参照して後述するように、固定リードフレーム14が本来のリードフレームとしての機能を有する構造も可能である。
固定リードフレーム14は、接地電位となるようにグランドに電気的に接続される。即ち、固定リードフレーム14は、グランド端子(図示せず)に接続されるリードフレーム15bに電気的に接続される。例えば、固定リードフレーム14は、図1(B)において破線により概念的に示すように、パッケージ本体17内でリードフレーム15bに例えばワイヤボンド等により電気的に接続されてもよい。或いは、固定リードフレーム14は、図4等を参照して後述するように、グランド端子(図示せず)に接続されるリードフレーム15bと一体に形成されてもよい。
電子部品実装パッケージ1は、電子部品の一例であるセンサチップ11を内部に収容する。センサチップ11は、物理量を検出するセンサ部11aを有する。センサチップ11は、任意の物理量を検出するセンサチップであってよい。センサチップ11は、例えば車載センサとして機能するものであってよい。この場合、センサチップ11は、搭載される車両に生ずる車体前後方向又は車幅方向の加速度に応じた信号を出力する加速度センサと、車両の重心軸回りに生ずる角速度に応じた信号を出力するヨーレートセンサとを構成してもよい。この場合、電子部品実装パッケージ1は、センサチップ11を一体に構成した車両制御用センサユニットとして具現化される。この場合、電子部品実装パッケージ1は、センサチップ11等を内部に実装した状態で、車両の重心位置付近(フロアトンネル等)に設けられ、センサチップ11は、当該搭載位置に発生するヨーレート及び加速度を検出する。検出されたヨーレート及び加速度は、例えば、横滑り等を防止して車両の挙動を安定化させる車両走行制御に利用されてよい。尚、このようなセンサチップ11のセンサ部11aの構造は、任意であるが、例えば特開2006−242730広報に記載された構造が採用されてもよい。
電子部品実装パッケージ1は、電子部品のその他の一例である制御ICチップ12を内部に収容する。図示の例では、制御ICチップ12とセンサチップ11とは、上下に積層されているが、これらは横に並べて配置されてもよい。制御ICチップ12は、センサチップ11とワイヤ等で電気的に接続され、センサチップ11からの信号を処理する機能を有する集積回路(IC)を備える。
電子部品実装パッケージ1は、パッケージ本体の開口を覆う蓋部材(リッド)16を備える。蓋部材16は、好ましくは、導電性を有する材料(典型的には、金属材料)から形成される。蓋部材16は、例えば、銅、42アロイ、コバール、アルミニウム、リン青銅のようなリッド材からなる。
蓋部材16は、固定リードフレーム14によりパッケージ本体17に固定される。図1(A)及び図1(B)に示す例では、固定リードフレーム14は、先端部14aをかしめる(曲げ加工する)ことで蓋部材16をパッケージ本体17に固定する。
このように本実施例によれば、固定リードフレーム14により蓋部材16をパッケージ本体17にかしめにより固定するので、パッケージ本体17等に特別な構造が必要とされない簡易な構造で、蓋部材16をパッケージ本体17に固定することができる。また、かしめを行うことで、接着等の必要性をなくすことが可能である。
また、本実施例によれば、蓋部材16は、固定リードフレーム14を介して接地電位にすることができる。これより、蓋部材16の電気的なシールド効果を維持し、電磁ノイズを除去することができる。特にパッケージ本体17が樹脂パッケージである場合は、セラミックパッケージと異なり、内層配線が困難であるが、かかる内層配線が無くても容易に蓋部材16を接地電位にすることができる。
尚、必要な場合には、センサチップ11を接地電位で挟み込むことにより下側においても電気的なシールド効果を持たせ、電磁ノイズを除去することも可能である。例えば、制御ICチップ12の表面に、制御ICチップ12のグランド電極と接続するパターンを形成してもよい。また、制御ICチップ12の下側のダイアタッチ面(接着材20側の面)にも金属層(例えばベタパターン)を付与し、当該金属層をグランド接続してもよい。この場合も、樹脂製のパッケージ本体17に特別な電磁シールド構造を持たせる必要がない。尚、センサチップ11及び制御ICチップ12を横並びに配置する場合は、それぞれの下側で(ダイアタッチ面にて)同様の電磁シールド構造を付与すればよい。
図2は、電子部品実装パッケージ1の実装状態の一例を示す断面図である。電子部品実装パッケージ1は、図2に示すように、リードフレーム15を介して実装基板70上に搭載され、パッケージ本体17がリードフレーム15により実装基板70から離間した状態(フローティング状態)で搭載される。これにより、電子部品実装パッケージ1の搭載状態において生じうる実装基板70の変形(図2の矢印参照)をリードフレーム15で吸収し、センサチップ11への応力の伝達を軽減することができる。これにより、センサチップ11に応力が印加されることに起因したセンサチップ11の誤出力を適切に防止することができる。尚、電子部品実装パッケージ1からの各リードフレーム15は、実装基板70上の対応する適切な回路(端子)に電気的に接続される。これにより、電子部品実装パッケージ1のセンサチップ11の検出信号等を実装基板70上の電子回路へと取り出すことができる。
次に、本発明による電子部品実装パッケージ1の製造プロセスの要部について、図3を参照して説明する。
まず、図3(A)に示すように、リードフレーム14,15を構成するリード材(例えば銅、42アロイ、コバール、アルミニウム)に樹脂(例えばエポキシ樹脂)をモールドし、樹脂パッケージであるパッケージ本体17を形成する。パッケージ本体17の側壁の上端は、図3(A)に示すように、蓋部材16の縁部を受け入れるような凹部を有するように形成されてもよい。
次いで、図3(B)に示すように、パッケージ本体17に制御ICチップ12を搭載する。制御ICチップ12は、典型的には、接着剤20によりパッケージ本体17の底部に接着される。接着剤20としては、シリコーン樹脂、導電性樹脂(銀ペースト)などの一般的なダイポンド材が使用されてもよい。更に、制御ICチップ12上にセンサチップ11を搭載する。センサチップ11は、典型的には、接着剤22により制御ICチップ12上に接着される。接着剤22としては、同様に、シリコーン樹脂、導電性樹脂(銀ペースト)などの一般的なダイポンド材が使用されてもよい。また、制御ICチップ12及びセンサチップ11にワイヤ30,32をボンディングする。即ち、制御ICチップ12とリードフレーム15とをワイヤ32により電気的に接続し、制御ICチップ12とセンサチップ11とをワイヤ30により電気的に接続する。ワイヤ30,32としては、金線φ25μm等が使用されてもよい。尚、上述の如く、制御ICチップ12とセンサチップ11は、必ずしも図示のようなスタックで配置される必要はなく、横並びの配置であってもよい。
次いで、図3(C)に示すように、金属製の蓋部材16をセットする。尚、この段階では、蓋部材16は固定されていない。蓋部材16は、図示のように、平らな板状の部材であってよく、固定用の特別な構造(例えば爪部)を有していない。
次いで、図3(D)に示すように、固定リードフレーム14を上方に向けて曲げると共に(パッケージ本体17の側壁に沿うように曲げると共に)、この曲げ状態においてパッケージ本体17の側壁の上部より上方に延在する先端部14aを、内方且つ下方に向けてかしめる。これにより、蓋部材16がパッケージ本体17に固定される。これと同時に、固定リードフレーム14と蓋部材16との電気的な導通が確立される。尚、この導通は、蓋部材16を接地電位とするためのものである。
次いで、図3(E)に示すように、他のリードフレーム15を曲げる。このとき、既に蓋部材16よりパッケージ本体17の内部空間17aはカバーされているので、この作業工程(及びそれ以降の工程)で発生しうる異物がパッケージ本体17内に浸入することはない。このようにして電子部品実装パッケージ1が出来上がる。
尚、図3(D)に示した工程に対する補足工程として、蓋部材16と固定リードフレーム14との間の接触抵抗を低減するための処理が実行されてもよい。具体的には、接触抵抗が大きい場合は、蓋部材16と固定リードフレーム14との間の接触部50(図3(D)参照)に導電性樹脂を塗布してもよい。尚、導電性樹脂の塗布点は、いずれか1点で導通が取れていればよいので、蓋部材16と固定リードフレーム14との間の接触部50の全域である必要はなく、必要最小限でよい。或いは、蓋部材16と固定リードフレーム14との間の接触抵抗を低減するための処理として、導電性樹脂の塗布に代えて、半田付けやワイヤボンド等の他の方法が採用されてもよい。
図4は、電子部品実装パッケージ1の上面図を示し、ここでは、SOP (Small Outline Package)の14ピンのリードフレームを利用した例が示されている。また、図4では、電子部品実装パッケージ1の内部を図示するために、便宜上、蓋部材16の右側が切開されて図示されている。図4に示す例では、右側の固定リードフレーム14が、リードフレーム15bと一体に形成されている。このリードフレーム15bは、実装状態においてグランド端子(図示せず)に接続されて接地電位となる。これにより、固定リードフレーム14を介して蓋部材16が接地電位となり、電磁シールド効果が確保される。このように、固定リードフレーム14を、隣接する接地用のリードフレーム15bと一体に形成する場合には、固定リードフレーム14を接地用のリードフレーム15bとワイヤボンド等で接続する場合よりも、かかるワイヤボンド等による電気的な接続工程が不要になる点で有利となる。
尚、図4に示す例では、左右それぞれで中央に位置するリードフレームが固定リードフレーム14として使用されているが、その他の態様も可能である。例えば、固定リードフレーム14として使用するリードフレームは、センサ入出力用の各リードフレームの配置に応じて適宜決定されてもよい。
次に、本発明のその他の実施例による電子部品実装パッケージについて説明する。
図5は、本発明のその他の実施例による電子部品実装パッケージ1Aを示す断面図である。図5に示す電子部品実装パッケージ1Aは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、上下を逆さまに構成された点(上下を逆さまに実装基板70に搭載される点)が異なる。リードフレーム15は、蓋部材16の方向に曲げ加工され、実装基板70に固定される。このような電子部品実装パッケージ1Aによっても、図1(A)等に示した上述の電子部品実装パッケージ1と同様の効果を得ることができる。
図6(A)及び図6(B)は、本発明の更なるその他の実施例による電子部品実装パッケージ1B,1Cをそれぞれ示す断面図である。図6(A)及び図6(B)に示す電子部品実装パッケージ1B,1Cは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、上下を逆さまに構成された点が異なる。また、図6(A)及び図6(B)に示す電子部品実装パッケージ1B,1Cは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、固定リードフレーム14を、蓋部材16の固定用として用いるだけでなく、リードフレーム本来の目的での使用を可能としている点が異なる。
具体的には、図6(A)に示す例では、固定リードフレーム14は、蓋部材16をかしめ固定しつつ、更に下方に延在する部分が外向きに曲げ加工され、他のリードフレーム15と同様に、実装基板70上の回路に接続される。このようにして外向きに曲げられた固定リードフレーム14は、実装基板70上の端子に半田付けされるが、その半田付けの目視検査は、図6(A)で検査用の視線を模式的に示すように、外向きであるが故に容易になる。
また、図6(B)に示す例においても、固定リードフレーム14は、蓋部材16をかしめ固定しつつ、更に下方に延在する部分が外向きに曲げ加工され、他のリードフレーム15と同様に、実装基板70上の回路に接続される。図6(A)に示す例と異なる点は、固定リードフレーム14が更に蓋部材16の重力を支持する能力が相対的に高い点である。具体的には、固定リードフレーム14は、図6(A)に示すようなかしめ部よりも先端側が全体的に外向きに延在する構成ではなく、図6(B)に示すように、かしめ部よりも先端側が一旦内方に(鋭角に)屈曲する屈曲部14bを有し、屈曲部14bを経て外向きに延在する部位(実装基板70の面沿いになる部位)を有する。このような屈曲部14bを有することで、固定リードフレーム14による蓋部材16の支持能力を高めることができる。
尚、図6(A)及び図6(B)に示す例において、固定リードフレーム14は、リードフレーム本来の目的での使用を可能としているので、実装状態においてグランド端子(図示せず)に接続されるリードフレーム15bにより具現化されてもよい。換言すると、リードフレーム15bが、図6(A)及び図6(B)に示すような固定リードフレーム14の形態を有しつつ、実装基板70上のグランド端子(図示せず)に半田付け等により接続されてもよい。この場合は、電子部品実装パッケージ1B,1Cのすべてのリードフレーム14,15を本来の用途(信号の伝送やグランド接続等の用途)で使用することが可能である。
図7は、本発明のその他の実施例による電子部品実装パッケージ1Dを示す断面図である。図7に示す電子部品実装パッケージ1Dは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、蓋部材16の縁部(外周部)に樹脂材料80を設けた点が異なる。蓋部材16は、樹脂材料80が付与された側がパッケージ本体17に向くように設置され、樹脂材料80を介してパッケージ本体17の側壁の上端(凹部)に支持される。図7に示す電子部品実装パッケージ1Dによれば、樹脂材料80を有することで、固定リードフレーム14によるかしめ固定時にパッケージ本体17と蓋部材16との間の密着性を高めることができる。尚、樹脂材料80は、蓋部材16側に代えて若しくはそれに加えて、パッケージ本体17側に設けられてもよい。
図8(A)乃至図8(C)は、本発明の更なるその他の実施例による電子部品実装パッケージ1Eを示す断面図である。図8(A)乃至図8(C)に示す電子部品実装パッケージ1Eは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、固定リードフレーム14によるかしめ式ではなく嵌め込み式でパッケージ本体17に蓋部材16を固定する点が異なる。具体的には、固定リードフレーム14は、図8(A)に示すように、蓋部材16がパッケージ本体17に設置されていない状態で、曲げ加工される。この際、固定リードフレーム14は、図8(A)に示すように、パッケージ本体17の側壁の上端と固定リードフレーム14との間に、蓋部材16の厚み相当の(又はそれよりも小さい)厚みの隙間92が画成されるように、曲げ加工される。曲げ加工の形態は、図8(A)に示すように、図1(A)等に示した上述の電子部品実装パッケージ1における固定リードフレーム14と同様の形態であってもよい。
次いで、図8(B)に示すように、蓋部材16が、パッケージ本体17の側壁の上端と固定リードフレーム14との間(隙間92)に嵌め込まれる。図8(B)に示すように、蓋部材16は、好ましくは、図7で示したような樹脂材料80を外周部に有する。これにより、嵌め込み式であってもパッケージ本体17と蓋部材16との間の密着性を高めることができる。
また、固定リードフレーム14によるパッケージ本体17に対する蓋部材16の押さえ力が不足する場合は、図8(C)に示すように、固定リードフレーム14にゴムバンド(弾性リング)90を取り付けることで、ゴムバンド90の弾性収縮力により固定リードフレーム14に内周方向への力を付与し、これにより、蓋部材16の押さえ力(下向きの力)を発生させてもよい。具体的には、固定リードフレーム14の屈曲部14dまわりに、ゴムバンド90を伸張状態になるように巻回し、ゴムバンド90の弾性収縮力により蓋部材16を押さえつける方向のモーメントを固定リードフレーム14に発生させてもよい。これにより、嵌め込み式であってもパッケージ本体17と蓋部材16との間に必要な拘束力を発生させることができる。尚、半田リフロー等の高温工程が存在する場合は、当該工程後にゴムバンド90が設けられてよい。
図9は、本発明のその他の実施例による電子部品実装パッケージ1Fを示す断面図である。図9に示す電子部品実装パッケージ1Fは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、固定リードフレーム14によるかしめ固定を一点(一辺)のみで実現する点が異なる。具体的には、パッケージ本体17の側壁の上部内方側に溝17b(内方側に開口する溝)が形成される。この溝17bは、パッケージ本体17の3辺(パッケージ本体17が四角形であるとき)にのみ設けられる。残りの一辺における側壁の上面は、平らな表面で構成される。溝17bは、蓋部材16の厚み相当の幅を有する。溝17bには、図9に示すように、蓋部材16の3辺の縁部が挿入される(差し込まれる)。即ち、蓋部材16は、スライド式にパッケージ本体17の溝17bに差し込まれる。蓋部材16の残りの一辺の縁部は、図9に示すように、固定リードフレーム14によるかしめによりパッケージ本体17に固定される。このようにして、固定リードフレーム14によるかしめ箇所は、蓋部材16の一辺のみで実現されてもよい。
図10は、本発明の更なるその他の実施例による電子部品実装パッケージ1Gを示す側面図である。図10に示す電子部品実装パッケージ1Gは、図1(A)等に示した上述の電子部品実装パッケージ1に対して、固定リードフレーム14によるかしめ固定を3点(3辺)以上で実現する点が異なる。例えば、電子部品実装パッケージ1がQFP(Quad FlatPackage)のタイプである場合は、図10に示すように(但し、図10では奥側の一辺が見えない)、固定リードフレーム14によるかしめ固定を4点(4辺)で実現されてもよい。このようにして、固定リードフレーム14によるかしめ箇所は、蓋部材16の3辺以上で実現されてもよい。
また、同様の観点から、固定リードフレーム14によるかしめ固定は、一辺に複数点設定されてもよい。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
例えば、上述の実施例は、電子部品実装パッケージに備わるリードフレームを利用して蓋部材16をパッケージ本体17に固定するものであったが、固定リードフレーム14は、必ずしも他のリードフレーム15と同様の形態や構成を有する必要はない。例えば、かしめに適した材料・長さ・幅になるように、他のリードフレーム15と異なる材料・長さ・幅で構成されてもよい。
また、上述では、幾つかの実施例を別々に図示しているが、これらの実施例は、適宜組み合わせることは可能である。例えば、図5又は図6に示した実施例は、図7乃至10に示した任意の実施例と組み合わせることが可能であり、図7に示した実施例は、図8乃至10に示した任意の実施例と組み合わせることが可能であり、図8に示した実施例は、図10に示した実施例と組み合わせることが可能である。
1、1A−1G 電子部品実装パッケージ
11 センサチップ
11a センサ部
12 制御ICチップ
14 固定リードフレーム
14a 先端部
14b、14d 屈曲部
15 他のリードフレーム
15b 接地用のリードフレーム
16 蓋部材
17 パッケージ本体
17a 内部空間
17b 溝
20,22 接着剤
30,32 ワイヤ
50 接触部
70 実装基板
80 樹脂材料
90 ゴムバンド
92 隙間

Claims (10)

  1. 電子部品を内部に収容するパッケージ本体と、
    前記パッケージ本体に設けられ、前記パッケージ本体の側面から前記パッケージ本体の外部へと延在する複数のリードフレームと、
    前記パッケージ本体に設置され、前記パッケージ本体の開口を覆う蓋部材とを備え、
    前記複数のリードフレームのうちの少なくとも1つのリードフレームを固定用リードフレームとして用いて、該固定用リードフレームにより前記蓋部材が前記パッケージ本体に固定されることを特徴とする、電子部品実装パッケージ。
  2. 前記蓋部材は、導電性材料から形成され、
    前記固定用リードフレームは、接地電位となるようにグランドに電気的に接続される、請求項1に記載の電子部品実装パッケージ。
  3. 前記固定用リードフレームは、隣接する他のリードフレーム(以下、隣接リードフレームという)であって、グランド端子に電気的に接続される隣接リードフレームに、電気的に接続される、請求項1又は2に記載の電子部品実装パッケージ。
  4. 前記固定用リードフレームは、前記隣接リードフレームと一体に形成される、請求項3に記載の電子部品実装パッケージ。
  5. 前記固定用リードフレームは、前記固定用リードフレームと前記パッケージ本体との間に前記蓋部材を挟み込むようにかしめ加工されるにより、前記蓋部材を前記パッケージ本体に固定する、請求項1〜4のうちのいずれか1項に記載の電子部品実装パッケージ。
  6. 前記固定用リードフレームは、当該電子部品実装パッケージが搭載される基板上のグランド端子に電気的に接続される、請求項1又は2に記載の電子部品実装パッケージ。
  7. 前記固定用リードフレームと前記蓋部材との間の接触部に、導電性樹脂が塗布される、請求項1〜6のうちのいずれか1項に記載の電子部品実装パッケージ。
  8. 前記パッケージ本体は、樹脂材料から形成される、請求項1〜7のうちのいずれか1項に記載の電子部品実装パッケージ。
  9. 前記電子部品は、半導体センサチップを含む、請求項1〜8のうちのいずれか1項に記載の電子部品実装パッケージ。
  10. パッケージ本体の内部に半導体センサチップを収容するステップと、
    前記パッケージ本体に蓋部材を設置するステップと、
    前記パッケージ本体の側面から前記パッケージ本体の外部へと延在する複数のリードフレームのうちの少なくとも1つのリードフレームを固定用リードフレームとして用いて、該固定用リードフレームにより前記パッケージ本体に前記蓋部材を固定するステップとを備えることを特徴とする、電子部品実装パッケージの製造方法
JP2009277764A 2009-12-07 2009-12-07 電子部品実装パッケージ及びその製造方法 Pending JP2011119602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277764A JP2011119602A (ja) 2009-12-07 2009-12-07 電子部品実装パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009277764A JP2011119602A (ja) 2009-12-07 2009-12-07 電子部品実装パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011119602A true JP2011119602A (ja) 2011-06-16

Family

ID=44284560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009277764A Pending JP2011119602A (ja) 2009-12-07 2009-12-07 電子部品実装パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2011119602A (ja)

Similar Documents

Publication Publication Date Title
EP2187435B1 (en) Electronic component
US20100090295A1 (en) Folded lead-frame packages for MEMS devices
US8459108B2 (en) Angular rate sensor
US7781899B2 (en) Leadframe having mold lock vent
JP5351943B2 (ja) 両面センサパッケージとして使用される装置
JP2010206158A (ja) デバイス
TWI613782B (zh) 半導體裝置
US8274797B2 (en) Electronic component
JP2010251493A (ja) 半導体発光装置用リードフレーム及び半導体発光装置
CN105720019B (zh) 具有盖帽的图像感测装置和相关方法
JP4859016B2 (ja) 半導体パッケージ
JP2011119602A (ja) 電子部品実装パッケージ及びその製造方法
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
JP2007199049A (ja) 半導体装置
JP5574667B2 (ja) パッケージ、半導体装置、それらの製造方法及び機器
JP4641762B2 (ja) 光半導体装置
JP2006080350A (ja) 半導体装置およびその実装構造
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
JP2011119527A (ja) 半導体装置用パッケージ及びその製造方法
JP5477301B2 (ja) 半導体装置
JP2007208016A (ja) モールドパッケージ
JPH01234296A (ja) Icカード
JP4455011B2 (ja) プリモールドパッケージ及びこれを用いた半導体装置
JP2004363323A (ja) 射出成形のイメージセンサ及びその製造方法
JP2009076701A (ja) 表面実装型パッケージ