JP2011114135A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2011114135A
JP2011114135A JP2009268763A JP2009268763A JP2011114135A JP 2011114135 A JP2011114135 A JP 2011114135A JP 2009268763 A JP2009268763 A JP 2009268763A JP 2009268763 A JP2009268763 A JP 2009268763A JP 2011114135 A JP2011114135 A JP 2011114135A
Authority
JP
Japan
Prior art keywords
circuit
pad
board
mounting substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009268763A
Other languages
English (en)
Inventor
Toshiyuki Iimura
敏之 飯村
Yukinao Sakuma
幸直 佐久間
Hiroyuki Kataoka
弘行 片岡
Junichi Ichihashi
純一 市橋
Hiroo Masuda
裕央 増田
Shinichi Tsuyuki
真一 露木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009268763A priority Critical patent/JP2011114135A/ja
Publication of JP2011114135A publication Critical patent/JP2011114135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

【課題】リードを不要にして回路装置を実装基板に接続する回路モジュールを提供する。
【解決手段】回路モジュール10Aは、実装基板14と、この実装基板14に実装される回路装置12とを備えており、両者は半田等の導電性接合材を介して接続されている。具体的には、実装基板14の一部を四角形状に除去して開口部22が設けられており、この開口部22の周辺部に導電路から成るパッド24が配置されている。そして、回路装置12は、回路素子28が実装された面が実装基板14と対向するように、実装基板14に固着される。更に、回路基板16のパッド20と、実装基板14のパッド24とは、半田等の導電性材料から成る接合材34を介して接合される。
【選択図】図1

Description

本発明は回路モジュールに関し、特に、回路基板を備える回路装置が実装基板に固着された回路モジュールに関する。
図7を参照して、従来の混成集積回路装置100の構成を説明する。図7(A)は従来の混成集積回路装置100の平面図であり、図7(B)はその実装構造を示す断面図である(下記特許文献1参照)。
図7(A)を参照して、アルミニウム等の金属から成る回路基板101の表面には、絶縁層を介して導電パターン102が形成されており、導電パターン102の所定の箇所に回路素子105が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子105としては、IC、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線103を介して導電パターン102と電気的に接続されている。導電パターン102から成るパッド102Aは、回路基板101の1側辺に複数個が形成され、この箇所には、半田等のロウ材を介してリード104が固着される。
図7(B)を参照して、リード104を実装基板111に穿設された孔に挿入されることで、混成集積回路装置100は、実装基板111に固着されて電気的接続が行われている。また、振動等によるリード104の変形を防止するために、リード104は湾曲した形状を呈している。
特開2000−12987号公報
しかしながら、上記したような従来の混成集積回路装置は、次のような問題を有していた。
第1に、図7(B)を参照して、実装基板111上に形成された導電路と混成集積回路装置100との電気的接続は、長さが数cm程度のリード104を介して行われていた。従って、混成集積回路装置100の内部で処理された信号を、リード104を経由して実装基板111側に出力すると、特性の向上が妨げられる場合があった。
特に、混成集積回路装置100の内部に高速でスイッチング動作するDクラスアンプが構築された場合、このアンプにより生成された出力信号がリード104を経由して出力されることとなる。この様になると、リード104のインダクタンス成分が大きくなり、出力信号にリンキングが発生するようになる。更に、リード104のインピーダンスが大きくなり、このことがDクラスアンプの出力に歪みや残留ノイズを与える。ここことから、装置に内蔵されるDクラスアンプがオーディオアンプに採用された場合、このアンプから出力されるオーディオ信号の特性を向上させることが困難であった。
第2に、図7(B)に示すように、混成集積回路装置100は実装基板111の主面に対して垂直に立った状態で差込実装されていたので、実装基板111が組み込まれるオーディオ等のセットの小型化を阻んでいた。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、リードを不要にして回路装置を実装基板に接続する回路モジュールを提供することにある。
本発明は、実装基板と、前記実装基板に実装された回路装置とを備えた回路モジュールであり、前記回路装置は、回路基板と、前記回路基板の上面に形成された所定形状の導電パターンと、前記導電パターンに接続された第1回路素子と、前記回路基板の周辺部に配置された前記導電パターンから成る第1パッドと、を備え、前記実装基板は、導電路と、前記導電路に接続された第2回路素子と、前記実装基板を部分的に開口して設けた開口部と、前記開口部付近に配置された前記導電路から成る第2パッドと、を備え、前記回路装置の前記第1パッドと前記実装基板の前記第2パッドとは、導電性接合材により接続されることを特徴とする。
本発明の回路モジュールでは、回路装置側の第1パッドと、実装基板側の第2パッドとを、導電性接合材を介して直に接続している。この様にすることで、背景技術で必要とされたリードを不要にして回路装置を実装基板と接続することが可能となる。従って、リードに起因した出力信号の劣化が防止されるので、オーディオアンプが回路装置に内蔵された場合は出力されるオーディオ信号の特性が良好なものとなる。
更にまた、回路装置の回路基板を、実装基板の主面に面実装することができるので、混成集積回路装置が実装基板に対して垂直に差込実装されていた背景技術と比較すると、回路装置を厚みが薄い状態で実装基板に実装することができる。
本発明の回路モジュールを示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は部分的に拡大して示す断面図であり、(D)は部分的に拡大して示す他の形態の断面図である。 本発明の他の形態の回路モジュールを示す断面図である。 本発明の他の形態の回路モジュールを示す図であり、(A)は斜視図であり、(B)は断面図であり、(C)は部分的に拡大して示す断面図であり、(D)は部分的に拡大して示す他の形態の断面図である。 本発明の他の形態の回路モジュールを示す断面図である。 (A)は本発明の回路モジュールに組み込まれる回路の一例を示す回路図であり、(B)および(C)はこの回路により処理される信号を示す波形図である。 (A)は本発明に適用可能な他の回路装置を示す斜視図であり、(B)はこの回路装置を製造する方法を示す平面図である。 背景技術の回路装置を示す図であり、(A)は平面図であり、(B)は断面図である。
図1を参照して、本形態の回路モジュール10Aの構成を説明する。図1(A)は回路モジュール10Aの概略的な構成を示す斜視図であり、図1(B)は断面図であり、図1(C)は回路装置12と実装基板14との接続箇所を示す断面図である。また、図1(D)は、この接続箇所の他の構成を示す拡大断面図である。
図1(A)を参照して、回路モジュール10Aは、実装基板14と、この実装基板14に実装される回路装置12とを備えており、両者は半田等の導電性接合材を介して接続されている。図1(A)では、回路モジュール10Aの構造を明示するために、回路装置12を実装基板14に実装する前の状態を図示している。しかしながら、実際は、図1(B)に示すように、回路素子28が配置される回路基板16の主面(下面)が、実装基板14に面するように、回路装置12は実装基板14に面実装されている。
図1(B)を参照して、回路装置12は、回路基板16の主面に複数個の回路素子28から成る混成集積回路が組み込まれた混成集積回路装置である。具体的には、回路基板16は、厚みが1.5mm〜2.0mm程度のアルミニウムから成り、両主面は陽極酸化膜により被覆されている。更に、回路基板16の下面は、粒状のアルミナ等の無機フィラーが添加されたエポキシ樹脂等の樹脂から成る絶縁層により被覆されており、この絶縁層30の下面に導電パターン36が形成されている。回路素子28は、導電パターン36に電気的に接続されており、半導体素子(制御用IC、トランジスタ(MOSFET、IGBTまたはバイポーラ型トランジスタ)、受動素子(チップ抵抗、チップコンデンサ))が含まれる。IC等の半導体素子は、半田等の接合材を介して導電パターン36に固着され、主面に形成された電極は金属細線を経由して導電パターン36と接続される。また、チップ抵抗等は、両端の電極が半田を介して導電パターンに固着される。
図1(A)を参照して、回路基板16の対向する上下側辺に沿って、多数個のパッド20が等間隔に配置されている。パッド20は、図1(B)に示す導電パターン36の一部であり、回路素子28と接続されている。ここでは、回路基板16の長手方向で対向する2つの側辺に沿ってパッド20が設けられているが、4つの側辺に沿ってパッド20が設けられても良い。
ケース材18は、エポキシ樹脂等の樹脂材料を蓋形状に成形したものであり、回路基板16の主面に於いて回路素子28が固着される領域を覆うように配置されている。また、パッド20が設けられた回路基板16の周辺部は、ケース材18により被覆されずに露出している。ここで、回路素子28を封止する構造としては、ケース材18以外のものが採用されても良い。例えば、トランスファーモールドまたはポッティングにより形成された封止樹脂により、回路素子28および回路基板16の下面が封止されても良い。更には、ケース材18等の封止手段を省いた構成が実現されても良い。
実装基板14は、上面に所定の導電路が形成された基板であり、エポキシ樹脂等の樹脂材料、アルミニウム等の金属またはセラミック等の無機材料等からなる。実装基板14は、上面に実装される回路装置12を支えることができる程度の機械的強度を備えており、その厚みは例えば1mm以上3mm以下程度である。
開口部22は、実装基板14の中央部付近を四角形状に除去して設けられている。開口部22の大きさは、回路装置12が備える回路基板16よりも若干小さく設定される。ここでは、図1(A)を参照して、紙面上にて奥行き方向の開口部22の幅は、回路基板16の幅よりも短く設定されている。この様にすることで、実装時に、回路基板16のパッド20の位置を、実装基板14のパッド24に合わせることができる。
更に、実装基板14の上面には回路素子26が実装されている。この回路素子26としては、回路装置12の主面に収容困難な大型な素子(例えば、容量の大きいコンデンサやコイル)が採用される。ここで、図1(B)では実装基板14の上面のみに回路素子26が配置されているが、実装基板14の下面のみあるいは両面に回路素子26が配置されても良い。
図1(B)を参照して、本形態では、実装基板14の開口部22に、回路装置12の回路素子28およびケース材18を収納させている。この様にすることで、回路装置12が備える回路素子28やケース材18の厚み方向の突出が少なくなるので、回路モジュール10A全体が薄型化される。
図1(C)を参照して、回路基板16が実装基板14に接合される接合箇所の構造を説明する。ここでは、絶縁層30により被覆される回路基板16の下面にパッド20が設けられており、更に、実装基板14の上面にパッド24が配置されている。そして、回路基板16のパッド20と、実装基板14のパッド24とは、重畳するように配置されている。更に、半田等の導電性接合材34を介して、パッド20とパッド24とは接合して接続されている。
図1(D)を参照して、ここでは、両基板の接合箇所がエポキシ樹脂等の樹脂32により被覆されている。具体的には、回路基板16と実装基板14との間に樹脂32は充填されており、更に、接合材34が樹脂32により被覆されて取り囲まれている。
この様にすることで、使用状況下の温度変化による接合材34の破損が防止される。具体的には、接合される回路基板16と実装基板14とでは熱膨張係数が異なる。アルミニウムから成る回路基板16の熱膨張係数が23×10−6/Kであるのに対し、実装基板14の主材料であるエポキシ樹脂の熱膨張係数は60×10−6/Kである。従って、回路モジュール10Aが温度変化の環境に曝されると、回路基板16と実装基板14の膨張量は大きく異なるので、両者を機械的に接合する接合材34には大きな応力が作用する。このことから、この応力により接合材34にクラックが発生して破壊されてしまう恐れがある。この様なことを抑制するために、ここでは樹脂32で接合材34を被覆して補強することで、温度変化による接合材34の破壊を防止している。更には、樹脂32も、回路基板16と実装基板14とを接合させる接着剤の一部として機能するので、両基板の接続強度が向上される。
本形態では、背景技術で用いられていたリードの替わりに、接続手段として接合材34を接続手段として採用している。この様にすることで、接続手段の長さが短くなり、リードを使用する場合と比較して、接続手段から発生するインダクタンス成分やインピーダンス成分が抑制される。従って、接続手段を経由して回路装置12から実装基板14側に出力される信号の劣化が抑制される。このことから、回路装置12にオーディオ用のDクラスアンプが内蔵された場合、オーディオ特性に優れたオーディオ信号が回路装置12から実装基板14側に出力される。
図2に示す回路モジュール10Bの構成は、上記した回路モジュール10Aと基本的には同様であり、回路素子28の封止構造が回路モジュール10Aと異なる。
具体的には、エポキシ樹脂等から成る樹脂32により、回路基板16の下面、回路素子28および回路基板16と実装基板14との接合箇所が被覆されている。図1(D)では回路基板16と実装基板14との接合箇所のみに樹脂32が配置されていた。しかしながらここでは、この接合箇所に加えて、回路基板16上の回路素子28も一体的に樹脂32により被覆されている。この様にすることで、樹脂32により接合箇所を補強すると共に、回路素子28を封止することができる。
図3を参照して、更なる他の形態の回路モジュール10Cの構成を説明する。図3(A)は回路モジュール10Cを示す斜視図であり、図3(B)は断面図であり、図3(C)は回路基板16と実装基板14との接続箇所を拡大して示す断面図であり、図3(D)は接続箇所の他の形態を示す断面図である。ここで、図3(A)では、回路装置12を実装基板14に組み込む前の状態が図示されている。
回路モジュール10Cの基本的な構成は、上記した回路モジュール10A等と基本的には同様であり、回路基板16を実装基板14に組み込む構成が異なる。具体的には、回路モジュール10Cの回路基板16の一部が、実装基板14に設けた開口部22に差込実装されている。
図3(A)および図3(B)を参照して、回路装置12が備える回路基板16の下側側辺に沿って、多数個のパッド20が配置されている。そして、実装基板14にはスリット状の開口部22が等間隔で設けられている。開口部22の奥行き方向の幅は、回路装置12が備える回路基板16の幅と同程度であり、開口部22の横方向の長さは回路基板16の幅と同程度である。
また、実装基板14の上面には不図示の導電路が所定形状にパターニングされており、そして導電路から成るパッド24が、開口部22に沿って配置されている。また、回路装置12の回路基板16を、実装基板14の開口部22に嵌合させると、回路装置12のパッド20と、実装基板14のパッド24との位置は整合する。
図3(C)を参照して、実装基板14の上面に形成されたパッド24と、回路基板16の主面に形成されたパッド20とは、半田から成る接合材34を介して接合されている。また、開口部22に到るまでパッド24を形成すると、実装基板14のパッド24と、回路基板16のパッド20とが直に接触するので、両者の接続信頼性が向上される。
図3(D)を参照すると、ここでは、実装基板14と回路基板16との接続部が、エポキシ樹脂等から成る樹脂32により被覆されている。具体的には、実装基板14のパッドと、回路基板16のパッド20とを接合する接合材34が、樹脂32により被覆されている。この様にすることで、温度変化により両基板の接合箇所に熱応力が作用しても、樹脂32により熱応力が緩和されるので、接合材34の破壊が防止される。
図4の断面図を参照して、回路モジュール10Dでは、樹脂32により回路基板16の主面に構築された混成集積回路(回路素子および導電パターン)が樹脂封止されている。更に、図3(C)に示した場合と同様に、回路基板16と実装基板14との接合箇所も樹脂32により被覆されている。この様にすることで、樹脂32により、混成集積回路と、両基板の接合箇所の両方を封止することができる。
図5を参照して、本形態の回路モジュールに構築される回路の一例を説明する。図5(A)は回路モジュールに組み込まれる回路の一例であるDクラスアンプを示す回路図であり、図5(B)はDクラスアンプにより生成される信号の一例を示す波形図であり、図5(C)はローパスフィルターを通過した後の信号を示す波形図である。
図5(A)を参照して、回路装置12には、一例として、第1チャンネルCH1および第2チャンネルCH2から成る2つのチャンネルが構成され、個々がハーフブリッジ回路を構成している。そして、これらのチャンネルの出力信号は、ローパスフィルターLF1によりアナログ信号に変換される。即ち、本発明では、入力されたオーディオ信号に基づいてD級の増幅を行うPWM(Pulse Width Modulation)を行っている。
第1チャンネルCH1は、制御用のICであるIC1と、IC1により制御されるMOSFET(TR1、TR2)と、電源電圧Vcc1と接地電圧GND1との間に接続されたコンデンサC1とを備えて構成されている。また、TR1とTR2とは、Vcc1とGND1との間に直列に接続されている。具体的には、TR1のドレイン電極D1はVcc1に接続され、TR1のソース電極S1とTR2のドレイン電極D2とは接続され、TR2のソース電極S2はGND1と接続されている。更に、TR1のS1とTR2のD2との接続点から、第1チャンネルCH1の出力信号OUT1が外部に取り出される。
IC1に入力される信号は3Vから5V程度のデジタル信号である。IC1は、入力された信号に基づいて12V程度のデジタル信号を、TR1およびTR2の制御電極(ゲート電極)に印加する。そして、印加された信号によって、TR1およびTR2はスイッチングを行う。このスイッチングにより生成された信号はOUT1から外部に出力される。また、Vcc1とGND1とを短絡させるC1を配置することにより、電位の変動が抑制されて、第1チャンネルCH1の動作が安定化する。OUT1から出力されるデジタル信号の波形を図5(B)に示す。
第2チャンネルCH2の構成および動作は、上記した第1チャンネルCH1と同様である。即ち、Vcc2とGND2との間に直列にTR3およびTR4が接続され、両トランジスタの接続点から出力信号であるOUT2が出力される。更に、制御用ICであるIC2は、外部から入力された入力信号に基づいて、TR3およびTR4のスイッチングを制御している。更に、Vcc2とGND2との間に、コンデンサC2が接続されている。
第1チャンネルCH1の出力信号OUT1と、第2チャンネルCH2の出力信号OUT2は、ローパスフィルターLF1によりアナログ信号に変換される。このアナログ信号の波形を図5(C)に示す。得られるアナログ信号の電圧のレベルは、例えば50V程度である。更に、ローパスフィルターLF1を経たアナログ信号はスピーカーS1に供給され、この結果としてスピーカーS1から所定の音が発生する。
図5(A)を参照して、上記した構成のアンプモジュールが本形態の回路モジュール10に内蔵される。そして、第1チャンネルCH1および第2チャンネルCH2を構成する回路素子が回路装置12に内蔵される。一方、ローパスフィルターLF1を構成する素子が実装基板14に実装される。
更に、両基板の接続部は、図1(C)等に示す接合材34である。そして、接合材34の厚さは例えば1mm以下であり、背景技術に示したリードと比較すると非常に短い。従って、両基板の接続手段として、リードの替わりに接合材34を使用することにより、動作時に接続手段から発生するノイズが低減される。結果として、出力されるオーディオ信号を高品質なものとすることができる。具体的には、オーディオ信号のTHD(Total Harmonic Distortion)を低減できる。
ここで、上記の説明では、回路モジュール10はオーディオ用のアンプモジュールを構成していたが、他の用途の電気回路を構成することも可能である。例えば、インバータ回路、DC/DCコンバータ回路等を構成することができる。
図6を参照して、本形態に採用可能な他の回路装置12Aに関して更に説明する。図6(A)は他の形態の回路装置12Aを示す斜視図であり、図6(B)はこの回路装置12Aを製造する一工程を示す平面図である。
図6(A)に示す回路装置12Aの基本的な構成は図1(A)に示した回路装置12と同様であり、相違点は回路基板16の上面に組み込まれた混成集積回路が封止樹脂38により被覆された点にある。
ここでは、回路基板16の上面の中央部付近は、トランスファーモールまたはポッティングにより形成された熱硬化性樹脂から成る封止樹脂38により覆われている。そして、回路基板16の周辺部は封止樹脂38により覆われない領域であり、この領域に複数個のパッド20が配置されている。ここでは、4つの側辺に沿った周辺部が封止樹脂38により被覆されず、この被覆されない領域に多数のパッド20が配置されている。しかしながら、相対向する2つの側辺のみに沿ってパッド20が配置されても良い。
図6(B)を参照して、上記した構成の回路装置12Aは、大型の1つの大判基板40から複数個を一括して製造することが可能である。
具体的な製造方法は、先ず、回路装置となるユニット42A等が複数個設けられた大判基板40を用意する。大判基板40の各ユニット同士の間には、スリット44が設けられている。更に、大判基板40の最外周から成る額縁状の支持部と各ユニットとの間にも、スリット44が設けられている。この様にスリット44を設けることにより、後の工程にて大判基板40から各ユニット42A等を容易に分離できる。また、各ユニット42A等には所定形状の導電パターンと回路素子から成る混成集積回路が組み込まれる。
次に、モールド金型を用いたトランスファーモールドにより、大判基板40に配置された各ユニット42A等を樹脂封止する。本工程では、混成集積回路が組み込まれた各ユニット42A等の中心部付近はモールド金型のキャビティに収納され、パッド20が配置された各ユニット42A等の周辺部付近はキャビティに収納されない。この状態で、キャビティに液状の封止樹脂を注入することでトランスファーモールドが行われる。この様にすることで、混成集積回路が組み込まれた各ユニット42A等の中心部付近は樹脂封止され、パッド20が配置された周辺部は樹脂封止されない。図6(B)はこの状態の大判基板40を示している。
樹脂封止の工程が終了したら、各ユニット42A等の周辺部にて、スリット44が形成されていない連続部を切断することにより、各ユニット42A等を大判基板40から分離する。
以上の工程により、図6(A)に示す構成の回路装置12Aが製造される。
10、10A、10B、10C、10D 回路モジュール
12、12A 回路装置
14 実装基板
16 回路基板
18 ケース材
20 パッド
22 開口部
24 パッド
26 回路素子
28 回路素子
30 絶縁層
32 樹脂
34 接合材
36 導電パターン
38 封止樹脂
40 大判基板
42、42A、42B、42C ユニット
44 スリット

Claims (7)

  1. 実装基板と、前記実装基板に実装された回路装置とを備えた回路モジュールであり、
    前記回路装置は、回路基板と、前記回路基板の上面に形成された所定形状の導電パターンと、前記導電パターンに接続された第1回路素子と、前記回路基板の周辺部に配置された前記導電パターンから成る第1パッドと、を備え、
    前記実装基板は、導電路と、前記導電路に接続された第2回路素子と、前記実装基板を部分的に開口して設けた開口部と、前記開口部付近に配置された前記導電路から成る第2パッドと、を備え、
    前記回路装置の前記第1パッドと前記実装基板の前記第2パッドとは、導電性接合材により接続されることを特徴とする回路モジュール。
  2. 前記回路装置は、前記第1回路素子が固着された前記回路基板の主面が、前記実装基板の前記開口部に面するように配置され、
    前記回路基板の対向する側辺付近に設けた前記第1パッドが、前記開口部付近の前記実装基板の主面に設けた前記第2パッドに固着されることを特徴とする請求項1記載の回路モジュール。
  3. 前記回路基板に実装される前記第1回路素子の少なくとも一部を、前記実装基板の前記開口部に収納することを特徴とする請求項2記載の回路モジュール。
  4. 前記第1パッドと前記第2パッドとが接続される接続箇所を樹脂により被覆することを特徴とする請求項3記載の回路モジュール。
  5. 前記樹脂は、前記接続箇所と共に、前記回路基板の主面に配置された前記第1回路素子を樹脂封止することを特徴とする請求項4記載の回路モジュール。
  6. 前記回路基板は、主面が絶縁層により被覆された金属基板であり、
    前記導電パターンは、前記絶縁層の表面に形成されることを特徴とする請求項5記載の回路モジュール。
  7. 前記回路基板に実装される前記第1回路素子は、Dクラスアンプを構成するスイッチング素子であることを特徴とする請求項6記載の回路モジュール。
JP2009268763A 2009-11-26 2009-11-26 回路モジュール Pending JP2011114135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009268763A JP2011114135A (ja) 2009-11-26 2009-11-26 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009268763A JP2011114135A (ja) 2009-11-26 2009-11-26 回路モジュール

Publications (1)

Publication Number Publication Date
JP2011114135A true JP2011114135A (ja) 2011-06-09

Family

ID=44236242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009268763A Pending JP2011114135A (ja) 2009-11-26 2009-11-26 回路モジュール

Country Status (1)

Country Link
JP (1) JP2011114135A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217055A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Circuit assembly including gallium nitride devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217055A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Circuit assembly including gallium nitride devices

Similar Documents

Publication Publication Date Title
KR100715411B1 (ko) 혼성 집적 회로 장치
JP5271861B2 (ja) 半導体装置の製造方法
JP5930070B2 (ja) 半導体装置
TWI753996B (zh) 電子裝置
JP5378683B2 (ja) 回路装置およびその製造方法
JP2009182022A (ja) 半導体装置
KR100637820B1 (ko) 혼성 집적 회로 장치
JP6417758B2 (ja) 半導体装置
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
JP2011114135A (ja) 回路モジュール
US11688672B2 (en) Leadframe capacitors
JP2007287784A (ja) 半導体装置及びその製造方法
CN111354709B (zh) 半导体装置及其制造方法
JP2007157773A (ja) 回路装置
JP4014449B2 (ja) 回路装置
WO2016174908A1 (ja) パワーモジュール
JP5742623B2 (ja) 半導体装置
JP2024018064A (ja) 半導体装置
JP5098558B2 (ja) 半導体装置
JP2006114976A (ja) 圧電発振器
JP2020167233A (ja) モジュールおよびその製造方法
JP2010087128A (ja) 回路装置
JP2009239415A (ja) 圧電デバイス
JP2005057005A (ja) 混成集積回路装置の製造方法
JPH09213824A (ja) セラミック配線基板モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606