JP2011100894A - 光電変換膜積層型撮像素子及びその製造方法 - Google Patents
光電変換膜積層型撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2011100894A JP2011100894A JP2009255280A JP2009255280A JP2011100894A JP 2011100894 A JP2011100894 A JP 2011100894A JP 2009255280 A JP2009255280 A JP 2009255280A JP 2009255280 A JP2009255280 A JP 2009255280A JP 2011100894 A JP2011100894 A JP 2011100894A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- film
- conversion film
- pixel electrode
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】各画素電極膜を分離する隙間による影響を抑制した製造精度の高い光電変換膜積層型固体撮像素子を提供する。
【解決手段】信号読出手段が形成された半導体基板2と、半導体基板2の光入射側の表面に絶縁層4を介し画素毎に分離して形成され前記信号読出手段と電気的に接続された複数の画素電極膜5と、該複数の画素電極膜5の上に積層された光電変換膜8と、隣接する画素電極膜5の間の隙間9を埋めることで光電変換膜8の表面部に形成された凹部を埋める絶縁材10と、光電変換膜8の上に積層された対向電極膜12とを備える。
【選択図】図2
【解決手段】信号読出手段が形成された半導体基板2と、半導体基板2の光入射側の表面に絶縁層4を介し画素毎に分離して形成され前記信号読出手段と電気的に接続された複数の画素電極膜5と、該複数の画素電極膜5の上に積層された光電変換膜8と、隣接する画素電極膜5の間の隙間9を埋めることで光電変換膜8の表面部に形成された凹部を埋める絶縁材10と、光電変換膜8の上に積層された対向電極膜12とを備える。
【選択図】図2
Description
本発明は、光電変換膜積層型固体撮像素子及びその製造方法に係り、特に、各画素電極膜が隣接する画素電極膜と離間して形成される光電変換膜積層型固体撮像素子及びその製造方法に関する。
近年のCCD型固体撮像素子やCMOS型固体撮像素子は、半導体基板上に集積する画素数(フォトダイオード数)が1千万画素以上となり、1画素の大きさも1.4μm□と、赤色光波長の2倍程度に微細化されてきている。
この様な撮像素子では、受光面全面を各光電変換素子(フォトダイオード)の受光面として利用できる訳ではなく、各光電変換素子で検出した信号を撮像素子外部に読み出す信号読出手段(CCD型であれば電荷転送路、CMOS型であればMOS型トランジスタ回路)を設ける面積も必要なため、高感度な被写体画像を撮影するのが困難になってきている。
そこで、下記の特許文献1,2に記載されている様に、半導体基板に信号読出手段を形成し、受光量に応じた光電変換は、半導体基板の上面に積層した光電変換膜で行う光電変換膜積層型固体撮像素子が提案されている。
この様な光電変換膜積層型固体撮像素子では、各画素毎に区分け分離された画素電極膜と対向電極膜との間に光電変換膜を挟む構造をとっている。この光電変換膜は厚さが1.0μm程度と極めて薄いため、画素電極膜の上に光電変換膜を積層したとき、各画素毎に分離した画素電極膜間の隙間に起因する凹凸が光電変換膜の表面にも現れうねりが生じてしまい、その上に積層する構造物(対向電極膜など)の製造精度を劣化させてしまうという問題がある。
本発明の目的は、各画素電極膜を分離する隙間による影響を抑制した製造精度の高い光電変換膜積層型固体撮像素子及びその製造方法を提供することにある。
本発明の光電変換膜積層型固体撮像素子は、信号読出手段が形成された半導体基板と、該半導体基板の光入射側の表面に絶縁層を介し画素毎に分離して形成され前記信号読出手段と電気的に接続された複数の画素電極膜と、該複数の画素電極膜の上に積層された光電変換膜と、隣接する前記画素電極膜の間の隙間を埋めることで前記光電変換膜の表面部に形成された凹部を埋める絶縁材と、該光電変換膜の上に積層された対向電極膜とを備えることを特徴とする。
本発明の光電変換膜積層型固体撮像素子の製造方法は、上記記載の光電変換膜積層型固体撮像素子の製造方法であって、前記光電変換膜を前記複数の画素電極膜の上に積層した後、該光電変換膜の上に絶縁膜を積層し、その後に、該光電変換膜上の該絶縁膜を削成することで前記凹部の中の前記絶縁材を残すことを特徴とする。
本発明によれば、画素電極膜間を分離する隙間に起因する凹部を絶縁体で埋めてから上層部を形成するため、製造精度の高い光電変換膜積層型固体撮像素子を製造することが可能となる。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係る光電変換膜積層型固体撮像素子の表面模式図である。この光電変換膜積層型固体撮像素子1の表面には、3原色のカラーフィルタ(R=赤,G=緑,B=青)がベイヤ配列されており、水平方向(横方向)にRGRGRG…の順に形成された行とGBGBGB…の順に形成された行とが垂直方向(縦方向)に交互に設けられている。
図1に示す個々のR,G,Bは、1画素1画素のR信号検出画素,G信号用検出画素,B信号検出画素を示しており、個々の画素対応のカラーフィルタR,G,Bは、縦方向,横方向共に等間隔に設けられている。カラーフィルタ配列は、ベイヤ配列に限らず、他の配列、例えばRGBの縦ストライプ配列でも良い。
図2は、図1の矢印IIで示す撮像素子中央位置における断面模式図である。半導体基板2には、電荷蓄積用ダイオードのn領域3(以下、ダイオード3という。)が各画素毎に形成されている。この半導体基板2には、図示を省略した複数のMOSトランジスタ回路も形成されており、各ダイオード3の蓄積電荷に応じた信号(撮像画像信号)を各々のMOSトランジスタ回路によって撮像素子外部に読み出す構成になっている。
MOSトランジスタ回路の構造は、従来のCMOS型固体撮像素子に設けられるMOSトランジスタ回路と同様である。なお、信号読出手段として複数の電荷転送路を設け、各ダイオード3の蓄積電荷を撮像素子外部に読み出す構成、つまりCCD型とすることも可能である。
半導体基板2の表面部には酸化シリコン等の絶縁膜4が積層されており、この絶縁膜4の表面に、画素毎に区分けされた画素電極膜5が積層されている。画素電極膜5は、導電性材料、例えば、アルミニウムや酸化インジウム錫(ITO)で形成される。各画素電極膜5と、画素対応の上記電荷蓄積用ダイオード3とは、絶縁膜4内に立設されたビアプラグ6によって電気的に接続されている。
各画素電極膜5の上には、撮像素子1のほぼ全体に渡る1枚構成の光電変換膜8が積層される。光電変換膜8としては、本実施形態では入射光量に応じた電荷を発生させる有機膜が用いられる。有機膜の材料としては、例えば、メタロシアニン,フタロシアニン,4Hピランを用いる。
この有機膜8は厚さが約1.0μmで形成され、画素電極膜5間の隙間9が有機膜8で埋められる関係で、隙間9の上部位置の有機膜8には、凹部(窪み)が形成されてしまう。この凹部をそのままにして上層材料を積層していくと、有機膜8がうねりを生じてしまう虞がある。そこで、本実施形態では、この凹部を、絶縁材10で埋めてしまう。
例えば、有機膜8を画素電極膜5上に形成した後、その上全面を酸化シリコン膜で覆い、酸化シリコン膜を等方性エッチングしたり、ケミカルメカニカルポリッシング(CMP)で削り、凹部10以外の有機膜8表面が露出する様にする。
その後に、有機膜8の上をITO等の透明な対向電極膜12で覆い、その上を保護膜13で覆う。そして、保護膜13の上に、カラーフィルタ(図1のRGB)14を積層する。
この様に、本実施形態では、有機膜8の凹部を絶縁材10で埋めるため、有機膜8の表面が平面となり、うねることがなくなる。このため、その上に積層する対向電極膜12や保護膜13,カラーフィルタ14が平面で形成され、製造精度が向上する。
斯かる光電変換膜積層型固体撮像素子1では、入射光がカラーフィルタ14を通して有機膜8内に入ると、受光量に応じた正孔・電子対が有機膜8内に発生する。画素電極膜5と対向電極膜12との間に電界が発生し、電子は電界に沿って画素電極膜5側に移動することになる。このとき、本実施形態の撮像素子1では、各画素毎に分離される画素電極膜5の輪郭部に対応して有機膜8の上記凹部に絶縁材10が埋設されるため、有機膜8内の隣接画素間での電界が絶縁材10の存在により弱められ、画素毎に良好に分離された状態で電子が各画素電極膜5側に移動することになる。
各画素電極膜5で集められた電子(受光量に応じた信号電荷)は、夫々ビアプラグ6を通して電荷蓄積用のダイオード3に蓄積され、この蓄積電荷に応じた撮像画像信号が信号読出手段によって撮像素子1の外部に出力される。
図3は、図1の矢印IIIで示す撮像素子右端位置における断面模式図である。この撮像素子1を搭載したデジタルカメラの図示しない撮影レンズを通して被写体からの入射光が撮像素子1の受光面に入射するとき、図1の矢印IIで示す撮像素子中央位置における各画素(画素電極膜5と対向電極膜12とで挟まれた有機膜8部分)には、受光面に対して垂直に入射光が入射することになる。このため、撮像素子中央位置の各画素の画素電極膜5は、その上方に設けられた画素対応カラーフィルタの直下に設ければ良いことになる。
これに対し、図3に示す撮像素子右端位置の各画素には、左斜め上から入射光が入射することになる。このため、例えば図3のカラーフィルタRの垂直直下にR光検出用の画素電極膜5を設けると、この画素には、カラーフィルタRの左隣のカラーフィルタGを通った光が入射してしまい、混色が発生する。
そこで、本実施形態では、特許文献1に記載されたと同様に、斜め入射光が入ってくる画素位置では、画素電極膜5を該画素対応のカラーフィルタ位置から斜め入射光が進む方向Xに少しずらして設けている。これにより、混色が発生しないようにしている。
なお、図3に示す絶縁膜4中の右端にあるビアプラグ6aは、対向電極膜12に電気的に接続されるビアプラグであり、撮像素子1の外部からダイオード3a,ビアプラグ6aを介して所定電位が対向電極膜12に印加される。
図4は、図1の矢印IVで示す撮像素子左端位置における断面模式図である。撮像素子左端位置の各画素には、図3とは逆方向から斜め入射光が入射する。このため、画素電極膜5をずらす方向Yが、図3と反対になる。
図3,図4では、撮像素子右端位置,左端位置における画素電極膜5のずらし方向を示したが、図1に示す撮像素子1の全体では、中央位置から離れるほどズラシ量を大きく、また、中央位置を中心として放射状にずらすのが良い。
図5は、画素毎に垂直方向,水平方向に等間隔に設けたカラーフィルタに対して、画素電極膜をずらす様子を示す平面図である。中心画素においては、画素電極膜5はずらさないが、中心から離れるほど、画素電極膜5(図5の点線矩形枠)を当該画素のカラーフィルタ層14(図5の実線矩形枠)から放射状にずらしていく。これにより、混色を回避可能となる。
例えば、隣接画素電極膜5との間を所定間隔(例えば0.1μm)づつ離間して設けると、撮像素子1の周辺部に行くほど、撮像素子中心からの距離に比例して画素電極膜5のズラシ量が大きくなり、撮像素子1の周辺部における混色は少なくなる。
しかし、絶縁材10の幅(即ち、画素電極膜5間の隙間9の幅)が広く、例えば有機膜の材料としてメタロシアニン,フタロシアニン,4Hピランを用いる場合、隣接画素電極膜5間の間隔が3μm以上になることがある。この様に、有機膜の膜厚に対して、隣接画素電極膜5間の間隔(隙間9,絶縁材10の幅)が広くなると、別の問題が顕著になる。
図3に示す様に、入射光が斜めになるほど隙間9と絶縁材10との間の有機膜8に光が入り、この部分でも正孔・電子対が発生する。上記したように、絶縁材10の存在箇所の電界は弱められるため、電子の速やかな画素電極膜5方向への移動が阻害され、電子が有機膜8内に残る確率が高くなる。この残留電子は、残像として次の撮像画像に重なって現れてしまい、混色よりも大きな画質劣化を引き起こす。
図6は、有機膜の膜厚に対して隣接画素電極膜5間の間隔が広くなったときの画質劣化の説明図であり、図6(a)は撮像素子の撮像領域中央部から少し右寄り位置の隙間9と絶縁材10との間の拡大図、図6(b)は更に右寄り位置の同拡大図、図6(c)は撮像領域右端位置の同拡大図である。
図中の点線矢印20は、入射光の方向を示しており、図6(a)(b)(c)の順に、即ち、撮像素子の撮像領域周辺部に行くほど、入射光20の入射角は大きくなっている。この結果、入射光20に対する画素電極膜5間(即ち隙間9の真上位置)における実質光路長が撮像領域周縁部に行くほど長くなり、隙間9の真上位置で光電変換する確率が高くなる。この光電変換で発生した電子は、有機膜8内に残留する確率が高くなり、残像が撮像領域周縁部で大きくなってしまう。
この電子の残留は、絶縁材10の幅が狭いほど少なくなる。そこで、図7に示す構成が有効となる。即ち、図7では、撮像素子1の周辺部に行くほど、画素電極膜5間の隙間9の幅(即ち、絶縁材10の幅)を狭くする。撮像素子1の中央部分における画素電極膜5間の隙間を例えば0.3μm程度としたとき、周辺部の画素電極膜5間の隙間を0.1μm未満にする。これにより、混色を抑えつつ、特に周辺部の残像が抑制され、高品質な被写体画像を撮像することが可能となる。
なお、上述した実施形態では、画素電極膜5間の隙間9の存在により有機膜8上面(対向電極膜12側)に形成されてしまう凹部を、絶縁材10で埋めることで有機膜8上面を平面化したが、有機膜8上面を単に平面化するだけであれば、隙間9を絶縁材で埋めてから有機膜8を形成すれば済む。しかし、本実施形態の様に、有機膜8上面に形成された凹部を絶縁材10で埋めることで、この絶縁材10を通る電界(対向電極膜―画素電極膜間の電界)を弱めることができ、画素分離が良好となる。
以上述べた様に、本実施形態による光電変換膜積層型固体撮像素子は、信号読出手段が形成された半導体基板と、該半導体基板の光入射側の表面に絶縁層を介し画素毎に分離して形成され前記信号読出手段と電気的に接続された複数の画素電極膜と、該複数の画素電極膜の上に積層された光電変換膜と、隣接する前記画素電極膜の間の隙間を埋めることで前記光電変換膜の表面部に形成された凹部を埋める絶縁材と、該光電変換膜の上に積層された対向電極膜とを備えることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記光電変換膜が有機膜であることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記対向電極膜の上に保護膜を介してカラーフィルタが積層されることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記画素電極膜が、該画素電極膜対応の前記カラーフィルタに対し斜め入射光の入射方向にずらして形成されることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記画素電極膜の隣接画素電極膜との間の隙間を、撮像素子周辺部に行くほど狭くすることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子の製造方法は、前記光電変換膜を前記複数の画素電極膜の上に積層した後、該光電変換膜の上に絶縁膜を積層し、その後に、該光電変換膜上の該絶縁膜を削成することで前記凹部の中の前記絶縁材を残すことを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子の製造方法の前記絶縁膜の削成は、等方性エッチングまたはケミカルメカニカルポリッシングで行うことを特徴とする。
以上述べた実施形態によれば、薄い光電変換膜が製造中にうねることがなくなり、また、光電変換膜表面に形成された凹部中の絶縁材によって画素分離性能が向上する。
本発明に係る光電変換膜積層型固体撮像素子は、薄い光電変換膜の凹凸やうねりを抑制できるため、精度の高い撮像素子を製造することができ、この撮像素子をデジタルカメラ等に搭載することで、高感度な被写体画像を撮像することが可能となり、新規な構成の撮像素子として有用である。
1 光電変換膜積層型固体撮像素子
2 半導体基板
3 n領域(ダイオード)
4 絶縁膜
5 画素電極膜
6 ビアプラグ
8 光電変換膜(有機膜)
9 画素電極膜間の隙間
10 絶縁材
12 対向電極膜
13 保護膜
14 カラーフィルタ層
2 半導体基板
3 n領域(ダイオード)
4 絶縁膜
5 画素電極膜
6 ビアプラグ
8 光電変換膜(有機膜)
9 画素電極膜間の隙間
10 絶縁材
12 対向電極膜
13 保護膜
14 カラーフィルタ層
Claims (7)
- 信号読出手段が形成された半導体基板と、該半導体基板の光入射側の表面に絶縁層を介し画素毎に分離して形成され前記信号読出手段と電気的に接続された複数の画素電極膜と、該複数の画素電極膜の上に積層された光電変換膜と、隣接する前記画素電極膜の間の隙間を埋めることで前記光電変換膜の表面部に形成された凹部を埋める絶縁材と、該光電変換膜の上に積層された対向電極膜とを備える光電変換膜積層型固体撮像素子。
- 請求項1に記載の光電変換膜積層型固体撮像素子であって、前記光電変換膜が有機膜である光電変換膜積層型固体撮像素子。
- 請求項1又は請求項2に記載の光電変換膜積層型固体撮像素子であって、前記対向電極膜の上に保護膜を介してカラーフィルタが積層される光電変換膜積層型固体撮像素子。
- 請求項3に記載の光電変換膜積層型固体撮像素子であって、前記画素電極膜が、該画素電極膜対応の前記カラーフィルタに対し斜め入射光の入射方向にずらして形成される光電変換膜積層型固体撮像素子。
- 請求項4に記載の光電変換膜積層型固体撮像素子であって、前記画素電極膜の隣接画素電極膜との間の隙間を、撮像素子周辺部に行くほど狭くする光電変換膜積層型固体撮像素子。
- 請求項1乃至請求項5のいずれかに記載の光電変換膜積層型固体撮像素子の製造方法であって、前記光電変換膜を前記複数の画素電極膜の上に積層した後、該光電変換膜の上に絶縁膜を積層し、その後に、該光電変換膜上の該絶縁膜を削成することで前記凹部の中の前記絶縁材を残す光電変換膜積層型固体撮像素子の製造方法。
- 請求項6に記載の光電変換膜積層型固体撮像素子の製造方法であって、前記絶縁膜の削成は、等方性エッチング又はケミカルメカニカルポリッシングで行う光電変換膜積層型固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255280A JP2011100894A (ja) | 2009-11-06 | 2009-11-06 | 光電変換膜積層型撮像素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009255280A JP2011100894A (ja) | 2009-11-06 | 2009-11-06 | 光電変換膜積層型撮像素子及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011100894A true JP2011100894A (ja) | 2011-05-19 |
Family
ID=44191845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009255280A Pending JP2011100894A (ja) | 2009-11-06 | 2009-11-06 | 光電変換膜積層型撮像素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011100894A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014010432A1 (ja) * | 2012-07-09 | 2014-01-16 | 富士フイルム株式会社 | 固体撮像素子および固体撮像素子の製造方法 |
WO2016185914A1 (ja) * | 2015-05-19 | 2016-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、固体撮像装置、電子機器、および半導体装置の製造方法 |
WO2017110515A1 (ja) * | 2015-12-24 | 2017-06-29 | ソニー株式会社 | 撮像装置、電子機器 |
WO2018075703A1 (en) * | 2016-10-20 | 2018-04-26 | Invisage Technologies, Inc. | Image sensors with enhanced wide-angle performance |
WO2021149413A1 (ja) * | 2020-01-23 | 2021-07-29 | パナソニックIpマネジメント株式会社 | 撮像装置 |
WO2023090116A1 (ja) * | 2021-11-18 | 2023-05-25 | パナソニックIpマネジメント株式会社 | 撮像装置 |
-
2009
- 2009-11-06 JP JP2009255280A patent/JP2011100894A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014010432A1 (ja) * | 2012-07-09 | 2014-01-16 | 富士フイルム株式会社 | 固体撮像素子および固体撮像素子の製造方法 |
JP2014017374A (ja) * | 2012-07-09 | 2014-01-30 | Fujifilm Corp | 固体撮像素子および固体撮像素子の製造方法 |
WO2016185914A1 (ja) * | 2015-05-19 | 2016-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、固体撮像装置、電子機器、および半導体装置の製造方法 |
US10622563B2 (en) | 2015-05-19 | 2020-04-14 | Sony Semiconductor Solutions Corporation | Semiconductor device, solid-state imaging device, electronic apparatus, and manufacturing method of semiconductor device |
WO2017110515A1 (ja) * | 2015-12-24 | 2017-06-29 | ソニー株式会社 | 撮像装置、電子機器 |
JPWO2017110515A1 (ja) * | 2015-12-24 | 2018-10-11 | ソニー株式会社 | 撮像装置、電子機器 |
US10546898B2 (en) | 2015-12-24 | 2020-01-28 | Sony Corporation | Imaging apparatus and electronic device |
WO2018075703A1 (en) * | 2016-10-20 | 2018-04-26 | Invisage Technologies, Inc. | Image sensors with enhanced wide-angle performance |
US11251218B2 (en) | 2016-10-20 | 2022-02-15 | Invisage Technologies, Inc. | Image sensors with enhanced wide-angle performance |
WO2021149413A1 (ja) * | 2020-01-23 | 2021-07-29 | パナソニックIpマネジメント株式会社 | 撮像装置 |
WO2023090116A1 (ja) * | 2021-11-18 | 2023-05-25 | パナソニックIpマネジメント株式会社 | 撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7301936B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
KR102327240B1 (ko) | 고체 촬상 소자 및 그 제조 방법, 및 전자 기기 | |
CN209845132U (zh) | 固态高动态范围图像传感器的像素电路和所述图像传感器 | |
JP2015060855A (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
JP2006269923A (ja) | 光電変換膜積層型カラー固体撮像素子 | |
JP2006229022A (ja) | 光電変換膜積層型固体撮像素子 | |
JP2011100894A (ja) | 光電変換膜積層型撮像素子及びその製造方法 | |
JP2009099817A (ja) | 固体撮像素子 | |
JP4500702B2 (ja) | 光電変換膜積層型固体撮像素子 | |
JP2006120773A (ja) | 光電変換膜積層型単板式カラー固体撮像装置 | |
JP2005353626A (ja) | 光電変換膜積層型固体撮像素子及びその製造方法 | |
JP2005151077A (ja) | 2板式カラー固体撮像装置及びデジタルカメラ | |
JP2006210497A (ja) | 光電変換層積層型固体撮像素子及びその信号補正方法 | |
JP4320270B2 (ja) | 光電変換膜積層型固体撮像素子 | |
JP2008047608A (ja) | 単板式カラー固体撮像素子 | |
JP2011066685A (ja) | 固体撮像素子及びその駆動方法並びに撮像装置 | |
JP2007208139A (ja) | 固体撮像素子の製造方法、固体撮像素子 | |
JP2011044542A (ja) | 撮像装置及び固体撮像素子 | |
JP2005353625A (ja) | 固体撮像素子 | |
JP2006024741A (ja) | 固体撮像素子 | |
JP2012064851A (ja) | 固体撮像装置、固体撮像装置の製造方法、電子機器 | |
JP2014160740A (ja) | 固体撮像素子、撮像装置、および電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111216 |