JP2011091258A - 電子回路素子の製造方法 - Google Patents

電子回路素子の製造方法 Download PDF

Info

Publication number
JP2011091258A
JP2011091258A JP2009244493A JP2009244493A JP2011091258A JP 2011091258 A JP2011091258 A JP 2011091258A JP 2009244493 A JP2009244493 A JP 2009244493A JP 2009244493 A JP2009244493 A JP 2009244493A JP 2011091258 A JP2011091258 A JP 2011091258A
Authority
JP
Japan
Prior art keywords
film
carbon nanotube
reducing atmosphere
carbon nanotubes
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009244493A
Other languages
English (en)
Other versions
JP5577670B2 (ja
Inventor
Takaharu Asano
高治 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009244493A priority Critical patent/JP5577670B2/ja
Publication of JP2011091258A publication Critical patent/JP2011091258A/ja
Application granted granted Critical
Publication of JP5577670B2 publication Critical patent/JP5577670B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 カーボンナノチューブを含むビア配線と、上層の配線とを、より低抵抗で電気的に接続する技術が望まれる。
【解決手段】 表面に凹部が形成された基板の該凹部の底面に、該凹部の開口面から先端部が突出するまで、カーボンナノチューブを成長させる。カーボンナノチューブの少なくとも先端部を、還元性の雰囲気内で熱処理する。還元性の雰囲気内で処理されたカーボンナノチューブの先端部に、導電部材を接触させる。
【選択図】 図2

Description

本発明は、カーボンナノチューブを用いた電子回路素子の製造方法に関する。
カーボンナノチューブが、次世代超LSI等の高密度高機能電子デバイスのビア配線用の材料として期待されている。カーボンナノチューブをビア配線に適用する際には、ビアホール内にカーボンナノチューブ(例えば、マルチウォールカーボンナノチューブ)を成長させた後、カーボンナノチューブの隙間が絶縁性材料で埋め込まれる。
カーボンナノチューブと絶縁材料とに化学機械研磨(CMP)を施すことにより、表面を平坦化する。平坦化された表面の上に、上層の配線が形成される。
特開2008−239422号公報 特開2008−258187号公報
従来の方法で形成したカーボンナノチューブを含むビア配線の上に、銅等の上層の配線を形成すると、両者の接触抵抗を十分低くすることが困難である。カーボンナノチューブを含むビア配線と、上層の配線とを、より低抵抗で電気的に接続する技術が望まれる。
本発明の一観点によると、
表面に凹部が形成された基板の該凹部の底面に、該凹部の開口面から先端部が突出するまで、カーボンナノチューブを成長させる工程と、
前記カーボンナノチューブの少なくとも先端部を、還元性の雰囲気内で熱処理する工程と
前記還元性の雰囲気内で熱処理された前記カーボンナノチューブの先端部に、導電部材を接触させる工程と
を有する電子回路素子の製造方法が提供される。
還元性の雰囲気で熱処理を行うことにより、カーボンナノチューブと、その上に形成される金属部材との接触抵抗を低減させることができる。
(1A)及び(1B)は、実施例1による電子回路素子の製造方法を説明するための断面図であり、(1C)は、還元反応を説明する図である。 (2A)及び(2B)は、実施例2による電子回路素子の製造方法を説明するための断面図である。 (3A)及び(3B)は、実施例3による電子回路素子の製造方法を説明するための断面図である。 (3C)〜(3E)は、実施例3による電子回路素子の製造方法を説明するための断面図である。 (4A)及び(4B)は、実施例4による電子回路素子の製造方法を説明するための断面図である。 (4C)〜(4E)は、実施例4による電子回路素子の製造方法を説明するための断面図である。 (4F)及び(4G)は、実施例4による電子回路素子の製造方法を説明するための断面図である。 実施例4による方法を適用して製造された半導体集積回路素子の断面図である。
図面を参照しながら、実施例について説明する。
図1A〜図1Cを参照して、実施例1によるカーボンナノチューブの製造方法について説明する。
図1Aに示すように、例えばp型不純物がドープされたシリコンからなる(100)基板10を準備する。基板10の表面に、Niからなる触媒膜11を、例えばスパッタリングにより形成する。触媒膜11の厚さは、例えば25nmとする。アセチレンガスを原料とした熱化学気相成長(熱CVD)により、カーボンナノチューブ12を成長させる。成長温度は、例えば650℃とし、カーボンナノチューブ12の長さは、例えば約3μmとする。成長したカーボンナノチューブ12は、マルチウォールカーボンナノチューブであった。カーボンナノチューブ12の面密度は、約5×1011本/cmであった。
なお、触媒膜11として、Fe、Co等を用いてもよい。また、スパッタリングに代えて、これらの金属の極微粒子(直径1nm〜10nm程度)を散布することによって触媒膜11を形成することも可能である。
カーボンナノチューブ12が形成された基板10を、清浄な空気中で熱処理する。熱処理の温度は、例えば400℃とし、熱処理時間は例えば5分間とする。この熱処理により、基板10上の、カーボンナノチューブ12以外の可燃性不純物が取り除かれる。熱処理後、基板10を還元処理装置内に速やかに移送する。
図1Bに示すように、カーボンに対して還元性を持つ還元性雰囲気13内において、熱処理を行う。還元性雰囲気13は、例えば水素ガスを窒素ガスで希釈した混合ガス(還元性ガス)を含む。水素濃度は、例えば0.1体積%とする。熱処理時の還元性ガスの圧力は、常圧(大気圧)とし、流量は毎分3リットルとする。熱処理温度は700℃とし、熱処理時間は200分とする。なお、熱処理温度は、400℃〜700℃の範囲内としてもよい。水素濃度は、0.0001体積%〜50体積%とすることが好ましく、0.001体積%〜10体積%とすることがより好ましい。
還元性の雰囲気として、アンモニア、アミン類及びその誘導体、チオール類及びその誘導体、アルコール、アルコール誘導体、一酸化二窒素、一酸化窒素等を含む雰囲気としてもよい。還元性の雰囲気に含まれる還元性物質は、ガスでもよいし、霧状のものでもよい。
還元性雰囲気中での熱処理後、カーボンナノチューブ12を、X線光電子分光法(XPS)、及び赤外分光法(IR)により分析した。全炭素量に対するヒドロキシ基の割合が、還元性雰囲気での熱処理前には約1.5%であったのに対し、熱処理後は約0.1%であった。また、全炭素量に対するC=O結合の割合が、還元性雰囲気での熱処理前には約0.5%であったのに対し、熱処理後は検出限界以下であった。
図1Cに、還元性雰囲気での熱処理時における還元反応の例を示す。カーボンナノチューブ12の先端に結合していたヒドロキシル基やカルボキシル基が還元されて、水素原子に置換される。
ヒドロキシル基、カルボキシル基等の酸素を含有する基が還元されることにより、カーボンナノチューブ12と、その上に形成される金属膜との接触抵抗を低減させることができる。
図2A及び図2Bを参照して、実施例2による電子回路素子の製造方法について説明する。
図2Aに示すように、シリコン等の半導体基板20の表面に、Ti、TiN等の下地膜21、銅等の配線膜22、及びTa等のバリア膜23がこの順番に積層されている。バリア膜23の上に、絶縁膜24を形成する。絶縁膜24には、例えば、酸化シリコン、SiOC、ポーラスシリカ等が用いられる。絶縁膜24の厚さは、例えば1μmである。
レジストパターンをエッチングマスクとして、絶縁膜24をエッチングすることにより、ビアホール25を形成する。ビアホール25の底面にバリア膜23が露出する。ビアホール25の直径は、例えば0.5μmである。
レジストパターンを残した状態で、全面にTaNからなる下地膜30を、例えばスパッタリングにより形成する。下地膜30の厚さは、例えば10nmとする。なお、下地膜30にTiNを用いてもよい。さらに、下地膜30の表面に、平均粒径約10nmのNi微粒子を散布することにより、触媒膜31を形成する。レジストパターンを、その上に堆積している下地膜及び触媒膜とともに除去する。ビアホール25の底面には、下地膜30及び触媒膜31が残存する。
触媒膜31の上に、熱CVDにより、カーボンナノチューブ33を成長させる。カーボンナノチューブ33の長さは、約1200nmとした。ただし、カーボンナノチューブ33の長さには、ばらつきがある。平均して、カーボンナノチューブ33の先端は、ビアホール25の開口面(絶縁膜24の上面)から200nm程度突出する。
図2Bに示すように、還元性雰囲気13内で熱処理を行う。還元性雰囲気13は、例えば、アンモニアを窒素で希釈した混合ガスである。アンモニアの濃度は、例えば0.5体積%であり、混合ガスの流量は、例えば毎分500ミリリットルとする。基板温度は、例えば750℃とし、熱処理時間は、例えば100分とする。なお、実施例1で説明したように、水素ガスや、その他の還元性の物質を含む雰囲気内で熱処理を行ってもよい。
カーボンナノチューブ33の先端が還元されることにより、カーボンナノチューブ33と、その上に形成される金属配線との接触抵抗を低減させることができる。
図3A〜図3Eを参照して、実施例3による電子回路素子の製造方法について説明する。
図3Aに示した、基板20、下地膜21、配線膜22、バリア膜23、絶縁膜24、ビアホール25、下地膜30、及び触媒膜31は、図2Aに示したものと同一である。触媒膜31の上に、カーボンナノチューブ33を成長させる。カーボンナノチューブ33の長さは、図2Aに示したものよりも長い。
図3Bに示すように、絶縁膜24の上に、レジスト等を塗布することにより、充填膜35を形成する。ビアホール25内のカーボンナノチューブ33の隙間にも、充填膜35が充填される。図3Bでは、カーボンナノチューブ33の先端が充填膜35の表面から突出している例を示しているが、カーボンナノチューブ33が充填膜35に完全に埋め込まれるようにしてもよい。充填膜35を形成した後、ベーキングを行う。
図3Cに示すように、充填膜35に化学機械研磨(CMP)を施すことにより、その表層部を除去する。このとき、カーボンナノチューブ33の先端も同時に研磨されて除去される。これにより、カーボンナノチューブ33の先端の高さが揃う。
図3Dに示すように、充填膜35を除去する。ビアホール25内には、先端の高さが揃ったカーボンナノチューブ33が残存する。
図3Eに示すように、還元性雰囲気13内で熱処理を行う。還元性雰囲気13は、例えば、水素ガスと窒素ガスとの混合ガスである。なお、実施例1で説明したように、その他の還元性の物質を含む雰囲気内で熱処理を行ってもよい。
カーボンナノチューブ33の先端が還元されることにより、カーボンナノチューブ33と、その上に形成される金属配線との接触抵抗を低減させることができる。また、研磨時に、カーボンナノチューブ33の先端の共役結合部分が破壊され、欠陥が発生する。還元性雰囲気内での熱処理により、この欠陥を回復させることができる。
図4A〜図4Gを参照して、実施例4による電子回路素子の製造方法について説明する。
図4Aに示すように、基板20の上に、下地膜21、配線膜22、及びバリア膜23を形成する。さらに、バリア膜23の上に、絶縁膜24を形成する。ここまでの工程は、図2Aに示した実施例2の絶縁膜24を形成するまでの工程と共通である。絶縁膜24の上に、CMP時のストッパとなるストッパ膜40を形成する。ストッパ膜40には、例えばSiN等が用いられる。
ストッパ膜40及び絶縁膜24にビアホール25を形成する。ビアホール25の底面に露出したバリア膜23の上に、下地膜30及び触媒膜31を形成する。これらの膜の形成方法は、図2Aに示した実施例2の下地膜30及び触媒膜31の形成方法と同一である。下地膜30には、例えばTaNが用いられる。触媒膜31には、例えばCoが用いられる。触媒膜31の表面に、カーボンナノチューブ33を成長させる。カーボンナノチューブ33の先端は、ビアホール25の開口面(ストッパ膜40の上面)から突出する。
図4Bに示すように、ストッパ膜40の上に、スピンオングラス(SOG)により充填膜41を形成する。充填膜41は、ビアホール25内のカーボンナノチューブ33の隙間に充填される。図4Bでは、カーボンナノチューブ33の先端が充填膜41の上面から突出している場合を示しているが、カーボンナノチューブ33が充填膜41に完全に埋め込まれるようにしてもよい。
図4Cに示すように、ストッパ膜40が露出するまで、充填膜41にCMPを施す。このとき、カーボンナノチューブ33の先端も研磨されて除去され、その高さが揃う。
図4Dに示すように、ストッパ膜40の上に層間絶縁膜50を形成する。この層間絶縁膜50に、配線溝51を形成する。配線溝51の底面に、カーボンナノチューブ33の先端、及び充填膜41の上面が露出する。
図4Eに示すように、還元性雰囲気13内で熱処理を行う。還元性雰囲気13は、例えば、水素ガスと窒素ガスとの混合ガスである。なお、実施例1で説明したように、その他の還元性の物質を含む雰囲気内で熱処理を行ってもよい。
カーボンナノチューブ33の先端が還元されることにより、カーボンナノチューブ33と、その上に形成される金属配線との接触抵抗を低減させることができる。また、図4Cに示した研磨時に、カーボンナノチューブ33の先端の共役結合部分が破壊され、欠陥が発生する。還元性雰囲気内での熱処理により、この欠陥を回復させることができる。
図4Fに示すように、ビアホール51の内面、及び層間絶縁膜50の上面を、バリア膜55で覆う。バリア膜55は、例えば、Ti膜とTiN膜との2層構造を有する。バリア膜55の上に、銅等の配線膜56を形成する。配線膜56の形成には、例えば電解めっきが用いられる。
図4Gに示すように、層間絶縁膜50が露出するまで、配線膜56及びバリア膜55にCMPを施す。配線溝51内に、配線膜56とバリア膜55とを含む配線57が残る。
カーボンナノチューブ33は、下層の配線膜22と、上層の配線57とを電気的に接続する。カーボンナノチューブ33の先端が、図4Eに示した工程で還元処理されているため、カーボンナノチューブ33と配線57との接触抵抗を低減させることができる。
図5に、実施例4による電子回路素子の製造方法を適用した半導体集積回路素子の断面図を示す。シリコン等の半導体基板60の表面に、素子分離絶縁膜61が形成され、複数の活性領域が画定されている。活性領域内に、それぞれMOSトランジスタ62、63が形成されている。MOSトランジスタ62、63を覆うように、半導体基板60の上に、1層目の層間絶縁膜65が形成されている。層間絶縁膜65内に、複数の導電プラグ66が埋め込まれている。複数の導電プラグ66は、それぞれMOSトランジスタ62、63のソース及びドレインに接続される。
層間絶縁膜65の上に、2層目の層間絶縁膜68が形成されている。層間絶縁膜68内に、複数の配線69が埋め込まれている。配線69は、それぞれ導電プラグ66に接続される。層間絶縁膜68の上に、3層目の層間絶縁膜70が形成されている。層間絶縁膜70内に、複数の導電部材71が埋め込まれている。導電部材71は、カーボンナノチューブを含み、図4A〜図4Eに示した方法と同じ方法により形成される。
層間絶縁膜70の上に、配線層80及びビア層81が順番に形成される。導電部材71は、下層の配線69と、上層の配線層80内の配線とを電気的に接続する。ビア層81内の導電部材は、下層の導電部材71と同じ方法で形成される。
接続部材71の形成に、実施例4による方法を適用することにより、下層の配線と上層の配線との接続抵抗を低減させることができる。
図1A〜図1Cを参照して、実施例5によるカーボンナノチューブの製造方法について説明する。
図1Aに示すように、例えばp型不純物がドープされたシリコンからなる(100)基板10を準備する。基板10の表面に、Niからなる触媒膜11を、例えばスパッタリングにより形成する。触媒膜11の厚さは、例えば25nmとする。アセチレンガスを原料とした熱化学気相成長(熱CVD)により、カーボンナノチューブ12を成長させる。成長温度は、例えば650℃とし、カーボンナノチューブ12の長さは、例えば約3μmとする。成長したカーボンナノチューブ12は、マルチウォールカーボンナノチューブであった。カーボンナノチューブ12の面密度は、約5×1011本/cmであった。
なお、触媒膜11として、Fe、Co等を用いてもよい。また、スパッタリングに代えて、これらの金属の極微粒子(直径1nm〜10nm程度)を散布することによって触媒膜11を形成することも可能である。
カーボンナノチューブ12が形成された基板10を、清浄な空気中で熱処理する。熱処理の温度は、例えば400℃とし、熱処理時間は例えば5分間とする。この熱処理により、基板10上の、カーボンナノチューブ12以外の可燃性不純物が取り除かれる。熱処理後、基板10を還元処理装置内に速やかに移送する。
図1Bに示すように、カーボンに対して還元性を持つ還元性雰囲気13内において、波長173nmの真空紫外(Vacuum Ultra Violet)光照射処理を行う。還元性雰囲気13は、例えばトリエチルアミンを窒素ガスで希釈した混合ガス(還元性ガス)を含む。水素濃度は、例えば5.0体積%とする。熱処理時の還元性ガスの圧力は、常圧(大気圧)とし、流量は毎分1.0リットルとする。処理温度は25℃とし、処理時間は40分とする。なお、処理温度は、0℃〜60℃の範囲内としてもよい。トリエチルアミン濃度は、0.001体積%〜50体積%とすることが好ましく、0.01体積%〜10体積%とすることがより好ましい。
還元性雰囲気中での光照射処理後、カーボンナノチューブ12を、X線光電子分光法(XPS)、及び赤外分光法(IR)により分析した。全炭素量に対するヒドロキシ基の割合が、還元性雰囲気での光照射処理前には約1.5%であったのに対し、処理後は約0.1%であった。また、全炭素量に対するC=O結合の割合が、還元性雰囲気での光照射処理前には約0.5%であったのに対し、光照射処理後は検出限界以下であった。一方、全炭素量に対するN−C結合の割合が、光照射処理前には0.1%未満であったのに対し、光照射処理後は検出限界以下であった。このことにより、カーボンナノチューブ12の先端に結合していたヒドロキシル基やカルボキシル基が還元されて、アミノ基に置換されると考えられる。
ヒドロキシル基、カルボキシル基等の酸素を含有する基が還元されることにより、カーボンナノチューブ12と、その上に形成される金属膜との接触抵抗を低減させることができる。
図1A〜図1Cを参照して、実施例6によるカーボンナノチューブの製造方法について説明する。
図1Aに示すように、例えばp型不純物がドープされたシリコンからなる(100)基板10を準備する。基板10の表面に、Niからなる触媒膜11を、例えばスパッタリングにより形成する。触媒膜11の厚さは、例えば25nmとする。アセチレンガスを原料とした熱化学気相成長(熱CVD)により、カーボンナノチューブ12を成長させる。成長温度は、例えば650℃とし、カーボンナノチューブ12の長さは、例えば約3μmとする。成長したカーボンナノチューブ12は、マルチウォールカーボンナノチューブであった。カーボンナノチューブ12の面密度は、約5×1011本/cmであった。
なお、触媒膜11として、Fe、Co等を用いてもよい。また、スパッタリングに代えて、これらの金属の極微粒子(直径1nm〜10nm程度)を散布することによって触媒膜11を形成することも可能である。
カーボンナノチューブ12が形成された基板10を、清浄な空気中で熱処理する。熱処理の温度は、例えば400℃とし、熱処理時間は例えば5分間とする。この熱処理により、基板10上の、カーボンナノチューブ12以外の可燃性不純物が取り除かれる。熱処理後、基板10を還元処理装置内に速やかに移送する。
図1Bに示すように、カーボンに対して還元性を持つ還元性雰囲気13内において、還元性ガスを用いたプラズマ処理を行う。還元性雰囲気13は、例えば水素を窒素ガスで希釈した混合ガス(還元性ガス)を含む。水素濃度は、例えば0.1体積%とする。熱処理時の還元性ガスの圧力は、常圧(大気圧)とし、流量は毎分1.0リットルとする。処理温度は200℃とし、処理時間は5分とする。なお、処理温度は、25℃〜400℃の範囲内としてもよい。水素濃度は、0.0001体積%〜50体積%とすることが好ましく、0.001体積%〜10体積%とすることがより好ましい。
還元性雰囲気中でのプラズマ処理後、カーボンナノチューブ12を、X線光電子分光法(XPS)、及び赤外分光法(IR)により分析した。全炭素量に対するヒドロキシル基の割合が、還元性雰囲気でのプラズマ処理前には約1.0%であったのに対し、処理後は検出限界以下であった。また、全炭素量に対するC=O結合の割合が、還元性雰囲気でのプラズマ処理前には約2%であったのに対し、プラズマ処理後は検出限界以下であった。このことにより、カーボンナノチューブ12の先端に結合していたヒドロキシル基やカルボキシル基が還元されて水素原子に置換されると考えられる。
このように、カーボンナノチューブ表面を絶縁性にするヒドロキシル基、カルボキシル基等の酸素を含有する基が還元され、減少することにより、カーボンナノチューブ12の分子表面の導電性が向上し、カーボンナノチューブ12と、その上に形成される金属膜との接触抵抗を低減させることができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
10 基板
11 触媒膜
12 カーボンナノチューブ
13 還元性雰囲気
20 基板
21 下地膜
22 配線膜
23 バリア膜
24 絶縁膜
25 ビアホール
33 カーボンナノチューブ
35 充填膜
40 ストッパ膜
41 充填膜
50 層間絶縁膜
51 配線溝
55 バリア膜
56 配線膜
57 配線
60 半導体基板
61 素子分離絶縁膜
62、63 MOSトランジスタ
65 層間絶縁膜
66 導電プラグ
68 層間絶縁膜
69 配線
70 層間絶縁膜
71 導電部材
80 配線層
81 ビア層

Claims (4)

  1. 表面に凹部が形成された基板の該凹部の底面に、該凹部の開口面から先端部が突出するまで、カーボンナノチューブを成長させる工程と、
    前記カーボンナノチューブの少なくとも先端部を、還元性の雰囲気内で熱処理する工程と
    前記還元性の雰囲気内で熱処理された前記カーボンナノチューブの先端部に、導電部材を接触させる工程と
    を有する電子回路素子の製造方法。
  2. 前記カーボンナノチューブを成長させた後、前記還元性の雰囲気で熱処理する前に、
    前記基板の上に、前記凹部内を埋め込むように、充填膜を形成する工程と、
    前記充填膜の表層部を、前記カーボンナノチューブの先端部とともに研磨する工程と、
    を含む請求項1に記載の電子回路素子の製造方法。
  3. 前記充填膜を研磨した後、前記還元性の雰囲気で熱処理する前に、前記充填膜を除去する工程を含む請求項2に記載の電子回路素子の製造方法。
  4. 前記還元性の雰囲気が、水素、アンモニア、アミン、アミン誘導体、チオール、チオール誘導体、アルコール、アルコール誘導体、一酸化二窒素、及び一酸化窒素からなる群より選択された少なくとも1つの物質を含む請求項1乃至3のいずれか1項に記載の電子回路素子の製造方法。
JP2009244493A 2009-10-23 2009-10-23 電子回路素子の製造方法 Expired - Fee Related JP5577670B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244493A JP5577670B2 (ja) 2009-10-23 2009-10-23 電子回路素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244493A JP5577670B2 (ja) 2009-10-23 2009-10-23 電子回路素子の製造方法

Publications (2)

Publication Number Publication Date
JP2011091258A true JP2011091258A (ja) 2011-05-06
JP5577670B2 JP5577670B2 (ja) 2014-08-27

Family

ID=44109243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244493A Expired - Fee Related JP5577670B2 (ja) 2009-10-23 2009-10-23 電子回路素子の製造方法

Country Status (1)

Country Link
JP (1) JP5577670B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2511773A1 (en) 2011-04-15 2012-10-17 Kyocera Document Solutions Inc. Developer cartridge and image forming apparatus to which developer cartridge is applied
JP2013151398A (ja) * 2012-01-26 2013-08-08 Dowa Electronics Materials Co Ltd 酸化グラフェンの還元方法およびその方法を利用した電極材料の製造方法
JP2019512871A (ja) * 2016-02-29 2019-05-16 スモルテク アクティエボラーグ ナノ構造体のエネルギー貯蔵装置を有するインターポーザ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7098477B2 (ja) 2018-08-07 2022-07-11 三協立山株式会社 サッシ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ
JP2008041954A (ja) * 2006-08-07 2008-02-21 Fujitsu Ltd カーボン配線構造およびその製造方法
JP2008100895A (ja) * 2006-10-20 2008-05-01 Sony Corp 単層カーボンナノチューブの製造方法、単層カーボンナノチューブおよび単層カーボンナノチューブ応用装置の製造方法
JP2008103370A (ja) * 2006-10-17 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2008258187A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007525030A (ja) * 2004-02-26 2007-08-30 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ複合材相互接続ビアを用いた集積回路チップ
JP2006120730A (ja) * 2004-10-19 2006-05-11 Fujitsu Ltd 層間配線に多層カーボンナノチューブを用いる配線構造及びその製造方法
JP2008041954A (ja) * 2006-08-07 2008-02-21 Fujitsu Ltd カーボン配線構造およびその製造方法
JP2008103370A (ja) * 2006-10-17 2008-05-01 Renesas Technology Corp 半導体装置の製造方法
JP2008100895A (ja) * 2006-10-20 2008-05-01 Sony Corp 単層カーボンナノチューブの製造方法、単層カーボンナノチューブおよび単層カーボンナノチューブ応用装置の製造方法
JP2008258187A (ja) * 2007-03-30 2008-10-23 Fujitsu Ltd 電子デバイス及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2511773A1 (en) 2011-04-15 2012-10-17 Kyocera Document Solutions Inc. Developer cartridge and image forming apparatus to which developer cartridge is applied
JP2013151398A (ja) * 2012-01-26 2013-08-08 Dowa Electronics Materials Co Ltd 酸化グラフェンの還元方法およびその方法を利用した電極材料の製造方法
JP2019512871A (ja) * 2016-02-29 2019-05-16 スモルテク アクティエボラーグ ナノ構造体のエネルギー貯蔵装置を有するインターポーザ
JP7007285B2 (ja) 2016-02-29 2022-02-10 スモルテク アクティエボラーグ ナノ構造体のエネルギー貯蔵装置を有するインターポーザ

Also Published As

Publication number Publication date
JP5577670B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
CN100595905C (zh) 电子器件及其制造方法
JP4864307B2 (ja) エアーギャップを選択的に形成する方法及び当該方法により得られる装置
US10141284B2 (en) Method of bonding semiconductor substrates
JP5414756B2 (ja) 半導体装置とその製造方法
JP2002353308A (ja) 半導体装置及びその製造方法
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
JP5577670B2 (ja) 電子回路素子の製造方法
US9698095B2 (en) Interconnect structure
KR19990044960A (ko) 반도체 장치 및 그 제조 방법
CN107887323B (zh) 互连结构及其制造方法
JP2016127238A (ja) 電子装置及び電子装置の製造方法
JP5233147B2 (ja) 電子デバイス及びその製造方法
US20080318412A1 (en) Method of manufacturing a semiconductor device
JP6476708B2 (ja) 電子装置及び電子装置の製造方法
US8017025B2 (en) Method for producing air gaps using nanotubes
JP5375601B2 (ja) 半導体装置の製造方法
TWI495059B (zh) 半導體元件與半導體裝置與其形成方法
US8011091B2 (en) Fabrication method of a nanotube-based electric connection having air gaps
KR101005669B1 (ko) 반도체 소자의 에어갭 제조 방법
CN104835778B (zh) 一种半导体器件的制作方法
TW495880B (en) Method of repairing a low dielectric constant material layer
CN106847740B (zh) 一种形成空气隙/铜互连的工艺方法
JP2004281837A (ja) 半導体装置の製造方法
US9362230B1 (en) Methods to form conductive thin film structures
CN106783730B (zh) 一种形成空气隙/铜互连的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5577670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees