JP2011085493A - 表面検査装置 - Google Patents

Abstract

【課題】異常の原因を短時間で解析可能な表面検査装置を提供する。
【解決手段】半導体ウェハＷを支持するステージ１５と、ステージ１５に支持されたウェハＷの表面に照明光を照射する照明系２０と、照明光が照射されたウェハＷの表面からの光を検出する撮像装置３５と、撮像装置３５により検出された光の情報に基づいてウェハＷの表面を検査する画像処理部４０とを備えた表面検査装置において、表面検査に用いられた光の情報を記憶する記憶部４２と、ウェハＷに作製された半導体素子の電気的特性に関する情報と、記憶部４２に記憶された光の情報との相関に基づいて、半導体素子の異常の原因を解析する解析演算部４５とを有して構成される。
【選択図】図１

Description

本発明は、半導体製造工程において半導体ウェハ等の基板表面を検査する表面検査装置に関する。

上述のような表面検査装置として、半導体ウェハの表面全体を一度に検査可能なマクロ検査装置が知られている（例えば、特許文献１を参照）。半導体製造工程のいわゆる前工程では、フォトリソグラフィー工程の際にマクロ検査装置によるウェハの表面検査が行われ、最終的には、ウェハに作製した半導体素子の電気的特性を試験するウェハテストがプローバー（テスティング装置）を用いて行われる。

特開２００８−１５１６６３号公報

しかしながら、マクロ検査装置による表面検査においては、検査に用いたデータを検査後に記録していなかったため、例えば、ウェハテストで半導体素子の異常が検出されて異常の原因を解析する場合、解析を行うための情報が少ないために、異常の原因を特定するのに時間が掛かっていた。

本発明は、このような問題に鑑みてなされたものであり、異常の原因を短時間で解析可能な表面検査装置を提供することを目的とする。

このような目的達成のため、本発明に係る表面検査装置は、半導体基板を支持するステージ部と、前記ステージ部に支持された前記半導体基板の表面に照明光を照射する照射部と、前記照明光が照射された前記半導体基板の表面からの光を検出する検出部と、前記検出部により検出された前記光の情報に基づいて前記半導体基板の表面を検査する検査部とを備えた表面検査装置において、前記表面の検査に用いられた前記光の情報を記憶する記憶部と、前記半導体基板に作製された半導体素子の電気的特性に関する情報と、前記記憶部に記憶された前記光の情報との相関に基づいて、前記半導体素子の異常の原因を解析する解析演算部とを有して構成される。

なお、上述の表面検査装置において、前記半導体素子の電気的特性を試験する半導体試験装置から出力された前記電気的特性に関する情報が入力される入力部を有し、前記解析演算部は、前記入力部に入力された前記電気的特性に関する情報と、前記記憶部に記憶された前記光の情報との相関に基づいて、前記半導体試験装置により前記試験が行われた前記半導体素子の異常の原因を解析することが好ましい。

また、上述の表面検査装置において、前記解析演算部は、前記解析の結果に基づいて、前記表面の検査における検査基準を決定することが好ましい。

本発明によれば、異常の原因を短時間で解析することができる。

表面検査装置を示す図である。 半導体装置の製造システムを示すブロック図である。 半導体装置の製造フローの一部を示すフローチャートである。 半導体素子の試験結果と表面検査画像に相関が表れる一例を示す図である。 半導体素子の試験結果と表面検査画像に相関が表れる一例を示す図である。

以下、図面を参照して本発明の好ましい実施形態について説明する。まず、本実施形態の表面検査装置が組み込まれた半導体装置の製造システムについて、図２を参照しながら説明する。この半導体装置の製造システム１は、いわゆる前工程における製造システムであり、複数の加工装置および検査装置を主体に構成されて、これらがライン制御システム８とそれぞれ電気的に接続されている。半導体装置の製造ラインには複数の工程があり、半導体装置の製造システム１には、各工程に応じた加工装置（半導体製造装置）がそれぞれ組み込まれている。

例えば、半導体装置の製造システム１には、ウェハの表面にシリコン酸化膜等の薄膜を成膜する成膜装置２、成膜されたウェハの表面にレジスト膜を塗布するレジスト塗布装置（コーター）３、レジスト膜に所定の回路パターンを露光する露光装置４、レジスト膜に露光されたパターンの現像を行う現像装置（ディベロッパー）５、および、現像されたレジストパターンをマスクとしてエッチングを行うエッチング装置６等が順に組み込まれている。また、成膜装置２とレジスト塗布装置３との間や、レジスト塗布装置３と露光装置４との間、および、現像装置５とエッチング装置６との間には、それぞれ直前の加工装置により加工処理が行われたウェハの表面検査を行う表面検査装置１０がそれぞれ組み込まれている。

このような半導体装置の製造システム１において、材料ウェハＷａは、システムを構成する複数の加工装置によって順に加工処理が施され、半導体装置の各層を形成するために同様の加工処理が繰り返し行われる。このとき、成膜装置２による成膜処理と、レジスト塗布装置３によるレジスト塗布処理と、露光装置４による露光処理の後にはそれぞれ、表面検査装置１０による表面検査が行われる。なお、工程によっては、成膜処理およびレジスト塗布処理の後に表面検査を行わない場合もある。

そして、最終的には、テスティング装置７によるウェハテストが行われて複数の半導体素子Ｃｐを有する製品ウェハＷｂが完成する。なお、ウェハテストにおいて、テスティング装置７は、プローバー（図示せず）を用いてウェハに作製された半導体素子Ｃｐの電気的特性（電流や電圧等）を試験し、試験結果を（そのときのアナログデータとともに）ライン制御システム８に出力する。ライン制御システム８は、システムを構成する加工装置および検査装置から入力されたデータに基づいて、製造システム１の作動を統括的に制御する。

ところで、上述のような半導体装置の製造システム１に組み込まれる表面検査装置１０を図１に示しており、この装置により検査対象となるウェハＷ（以下適宜、単にウェハＷと称する）の表面全体を一度に検査する。本実施形態の表面検査装置１０は、略円盤形に形成されたウェハＷを支持するステージ１５を備え、不図示の搬送装置によって搬送されてくるウェハＷは、ステージ１５の上に載置されるとともに真空吸着によって固定保持される。ステージ１５は、ウェハＷの回転対称軸（ステージ１５の中心軸）を回転軸として、ウェハＷを回転（ウェハＷの表面内での回転）可能に支持する。また、ステージ１５は、ウェハＷの表面を通る軸を中心に、ウェハＷをチルト（傾動）させることが可能であり、照明光の入射角を調整できるようになっている。

表面検査装置１０はさらに、ステージ１５に支持されたウェハＷの表面に照明光を平行光として照射する照明系２０と、照明光の照射を受けたときのウェハＷからの光を集光する受光系３０と、受光系３０により集光された光を受けてウェハＷの表面の像を撮像する撮像装置３５と、画像処理部４０および解析演算部４５とを備えて構成される。照明系２０は、照明光を射出する照明ユニット２１と、照明ユニット２１から射出された照明光をウェハＷの表面に向けて反射させる照明側凹面鏡２５とを有して構成される。照明ユニット２１は、メタルハライドランプや水銀ランプ等の光源部２２と、光源部２２からの光のうち所定の波長を有する光を抽出し強度を調節する調光部２３と、調光部２３からの光を照明光として照明側凹面鏡２５へ導く導光ファイバ２４とを有して構成される。

そして、光源部２２からの光は調光部２３を通過し、所定の波長（例えば、２４８ｎｍの波長）を有する照明光が導光ファイバ２４から照明側凹面鏡２５へ射出され、導光ファイバ２４から照明側凹面鏡２５へ射出された照明光は、導光ファイバ２４の射出部が照明側凹面鏡２５の焦点面に配置されているため、照明側凹面鏡２５により平行光束となってステージ１５に保持されたウェハＷの表面に照射される。なお、ウェハＷに対する照明光の入射角と出射角との関係は、ステージ１５をチルト（傾動）させてウェハＷの載置角度を変化させることにより調整可能である。

ウェハＷの表面からの出射光は受光系３０により集光される。受光系３０は、ステージ１５に対向して配設された受光側凹面鏡３１を主体に構成され、受光側凹面鏡３１により集光された出射光は、撮像装置３５の撮像面上に達し、ウェハＷの像が結像される。撮像装置３５は、撮像面上に形成されたウェハＷの表面の像を光電変換して画像信号を生成し、画像信号を画像処理部４０に出力する。

画像処理部４０は、撮像装置３５から入力されたウェハＷの画像信号に基づいて、ウェハＷのデジタル画像を生成する。画像処理部４０の内部メモリ（図示せず）には、良品ウェハの画像データが予め記憶されており、画像処理部４０は、ウェハＷの画像（デジタル画像）を生成すると、ウェハＷの画像データと良品ウェハの画像データとを比較して、ウェハＷの表面における欠陥（異常）の有無を検査する。そして、画像処理部４０による検査結果およびそのときのウェハＷの画像が図示しない画像表示装置で出力表示される。

また、画像処理部４０には、ケーブル等を介してライン制御システム８と繋がった入出力部４１が電気的に接続されており、画像処理部４０によるウェハＷの検査結果が入出力部４１を介してライン制御システム８に出力されるようになっている。さらに、画像処理部４０には記憶部４２が電気的に接続されており、画像処理部４０によるウェハＷの検査結果および、このとき検査に用いたウェハＷの画像データ（輝度データ）が記憶部４２に記憶されるようになっている。

解析演算部４５は、入出力部４１と電気的に接続され、テスティング装置７により試験が行われた製品ウェハＷｂの電気的特性（電流や電圧等）に関するデータを、入出力部４１を介してライン制御システム８から取り込めるようになっている。また、解析演算部４５は、記憶部４２と電気的に接続され、記憶部４２に記憶されている表面検査を行ったウェハＷの画像データ（輝度データ）を、記憶部４２から取り込めるようになっている。そして、解析演算部４５は、ライン制御システム８および記憶部４２からそれぞれ取り込んだ、表面検査を行ったウェハＷの画像データ（輝度データ）および、表面検査を行ったウェハＷに対応する製品ウェハＷｂ（半導体素子Ｃｐ）の電気的特性（電流や電圧等）に関するデータに基づいて、製品ウェハＷｂに作製された半導体素子Ｃｐの異常の原因を解析できるようになっている（詳細は後述する）。なお、解析演算部４５による解析結果は、図示しない画像表示装置で出力表示される。

ところで、検査対象となるウェハＷは、検査対象となる加工処理（成膜処理、レジスト塗布処理、もしくは露光処理）の後、各加工装置（成膜装置２、レジスト塗布装置３、もしくは露光装置４）から不図示の搬送装置によりステージ１５上に搬送される。なおこのとき、検査対象となるウェハＷは、ウェハＷのパターンもしくは外縁部（ノッチやオリエンテーションフラット等）を基準としてアライメントが行われた状態で、ステージ１５上に搬送される。なお、詳細な図示を省略するが、ウェハＷの表面には、複数のチップ領域（ショット領域）が縦横に配列され、各チップ領域の中には、露光処理等によってラインパターンまたはホールパターン等の繰り返しパターン（レジストパターン）が形成されることになる。

以上のように構成される表面検査装置１０を用いて、ウェハＷの表面検査を行うには、まず、不図示の搬送装置により、検査対象となるウェハＷをステージ１５上に搬送する。なお、搬送の途中で不図示のアライメント機構によりウェハＷの表面に形成されているパターンの位置情報を取得しており、ウェハＷをステージ１５上の所定の位置に所定の方向で載置することができる。

このとき例えば、ウェハＷの表面からの正反射光を検出する場合には、照明光の入射角と出射角が等しくなるようにステージ１５をチルトさせる。また例えば、ウェハＷの表面からの回折光を検出する場合には、ウェハＷの表面上における照明方向とパターンの繰り返し方向とが一致するようにステージ１５を回転させるとともに、パターンのピッチをＰとし、ウェハＷの表面に照射する照明光の波長をλとし、照明光の入射角をθ１とし、ｎ次回折光の出射角をθ２としたとき、ホイヘンスの原理より、次の（１）式を満足するように設定を行う（ステージ１５をチルトさせる）。

Ｐ＝ｎ×λ／｛ｓｉｎ（θ１）−ｓｉｎ（θ２）｝ …（１）

次に、照明光をウェハＷの表面に照射する。このような条件で照明光をウェハＷの表面に照射する際、照明ユニット２１における光源部２２からの光は調光部２３を通過し、所定の波長（例えば、２４８ｎｍの波長）を有する照明光が導光ファイバ２４から照明側凹面鏡２５へ射出され、照明側凹面鏡２５で反射した照明光が平行光束となってウェハＷの表面に照射される。

ウェハＷの表面から出射された出射光（正反射光もしくは回折光）は、受光側凹面鏡３１により集光されて撮像装置３５の撮像面上に達し、ウェハＷの表面の像（正反射像もしくは回折像）が結像される。そこで、撮像装置３５は、撮像面上に形成されたウェハＷの表面の像を光電変換して画像信号を生成し、画像信号を画像処理部４０に出力する。画像処理部４０は、撮像装置３５から入力された画像信号に基づいて、ウェハＷの表面の画像（デジタル画像）を生成する。また、画像処理部４０は、ウェハＷの画像（デジタル画像）を生成すると、ウェハＷの画像データと良品ウェハの画像データとを比較して、ウェハＷの表面における欠陥（異常）の有無を検査（検出）する。なお、ウェハＷの表面検査は、チップ領域ごとに行われ、検査対象となるウェハＷの輝度値と良品ウェハの輝度値との差が所定の閾値よりも大きい場合に、欠陥（異常）と判定する。一方、輝度値の差が閾値よりも小さければ、正常と判定する。

そして、画像処理部４０による検査結果およびそのときのウェハＷの表面の画像が図示しない画像表示装置で出力表示される。またこのとき、画像処理部４０によるウェハＷの検査結果が入出力部４１を介してライン制御システム８に出力される。さらにこのとき、画像処理部４０によるウェハＷの検査結果および、このとき検査に用いたウェハＷの画像データ（輝度データ）が記憶部４２に記憶される。

ところで、本実施形態の表面検査装置１０においては、製品ウェハＷｂに作製された半導体素子Ｃｐの異常の原因を解析できるようになっている。そこで、製品ウェハＷｂに作製された半導体素子Ｃｐで異常が見つかった場合に、異常の原因を解析するまでのフローについて、図３に示すフローチャートを参照しながら説明する。このフローでは、まず、成膜装置２による成膜処理が行われ（ステップＳ１０１）、当該成膜処理によって薄膜が成膜されたウェハＷの表面に対して表面検査装置１０による表面検査が行われる（ステップＳ１０２）。

次に、レジスト塗布装置３によるレジスト塗布処理が行われ（ステップＳ１０３）、当該レジスト塗布処理によってレジスト膜が塗布されたウェハＷの表面に対して表面検査装置１０による表面検査が行われる（ステップＳ１０４）。続いて、露光装置４による露光処理および現像装置５による現像処理が行われ（ステップＳ１０５）、当該露光処理および現像処理によってレジストパターン（繰り返しパターン）が形成されたウェハＷの表面に対して表面検査装置１０による表面検査が行われる（ステップＳ１０６）。

レジストパターンが形成されたウェハＷに対する表面検査が終わると、エッチング装置によるエッチング処理が行われ（ステップＳ１０７）、当該エッチング処理が最終工程におけるものか否か判定を行う（ステップＳ１０８）。判定がＮｏである場合、次の工程についてステップＳ１０１〜Ｓ１０７までの処理を繰り返し、判定がＹｅｓである場合、テスティング装置７によるウェハテストが行われる（ステップＳ１０９）。

テスティング装置７によるウェハテストが終了すると、各表面検査装置１０の解析演算部４５は、テスティング装置７による試験結果と表面検査装置１０による検査結果との間の相関係数をチップ単位で求める（ステップＳ１１０）。このとき、解析演算部４５は、表面検査装置１０による検査結果に関するデータを、記憶部４２から取り込むとともに、テスティング装置７による試験結果に関するデータを、入出力部４１を介してライン制御システム８から取り込む。そして、解析演算部４５は、記憶部４２およびライン制御システム８からそれぞれ取り込んだ、表面検査を行ったウェハＷの画像データ（輝度データ）および、表面検査を行ったウェハＷに対応する製品ウェハＷｂ（半導体素子Ｃｐ）の電気的特性（電流や電圧等）に関するデータから、チップ単位の相関係数を求める。

なお、この相関係数は、成膜処理、レジスト塗布処理、および現像処理の後の表面検査について、それぞれ求められる。また、相関係数は、チップ単位に限らず、チップ領域内の所定のブロック単位（例えば、メモリブロック単位）で求めるようにしてもよい。

チップ単位の相関係数を求めると、所定の（例えば、レジストパターンが形成されたウェハＷの表面検査を行う）表面検査装置１０の解析演算部４５は、他の表面検査装置１０で求めた相関係数と比較して、各表面検査装置１０で求めた相関係数の中から相関係数の最大値を求める（ステップＳ１１１）。相関係数の最大値を求めると、解析演算部４５は、求めた相関係数の最大値が所定の閾値よりも大きいか否かを判定し（ステップＳ１１２）、判定がＹｅｓである場合には、相関係数が最大となる加工処理において異常が発生したと断定する（ステップＳ１１３）。

ここで、例えば、製品ウェハＷｂにおいて半導体素子Ｃｐの異常が図４（ａ）で示すように左側で発生し、成膜処理後の表面検査画像が図４（ｂ）に示すようになり、現像処理後の表面検査画像が図４（ｃ）に示すようになった場合について述べる。この場合、成膜処理後のウェハＷ１においてチップ領域Ａ１の輝度変化が上側で発生し、現像処理後のウェハＷ２においてチップ領域Ａ２の輝度変化が左側で発生しているため、チップ単位の相関係数は、現像処理後のウェハＷ２において最大となる。これにより、現像処理が原因で異常が発生したと断定することができる。

また例えば、製品ウェハＷｂにおいて半導体素子Ｃｐの異常が図５（ａ）で示すように右下側で発生し、成膜処理後の表面検査画像が図５（ｂ）に示すようになり、現像処理後の表面検査画像が図５（ｃ）に示すようになった場合について述べる。この場合、成膜処理後のウェハＷ１においてチップ領域Ａ１の輝度変化が右下側で発生し、現像処理後のウェハＷ２においてチップ領域Ａ２の輝度変化が上下で発生しているため、チップ単位の相関係数は、成膜処理後のウェハＷ１において最大となる。これにより、成膜処理が原因で異常が発生したと断定することができる。

半導体素子Ｃｐの異常の原因となる加工処理が断定されると、解析演算部４５による解析結果が図示しない画像表示装置で出力表示され、異常の原因とされる加工装置（半導体製造装置）の点検が行われて（ステップＳ１１４）、フローが終了する。なお、ステップＳ１１２において判定がＮｏである場合には、異常の原因となる加工処理を断定できないので、その旨が画像表示装置で出力表示されて（ステップＳ１１５）、フローが終了する。

このように、本実施形態の表面検査装置１０によれば、表面検査を行ったウェハＷの画像データ（輝度データ）および、表面検査を行ったウェハＷに対応する製品ウェハＷｂ（半導体素子Ｃｐ）の電気的特性（電流や電圧等）に関するデータに基づいて、製品ウェハＷｂに作製された半導体素子Ｃｐの異常の原因を解析するため、解析を行うための情報が従来と比較して増えることから、異常の原因を短時間で解析することができる。

なお、上述の実施形態において、ウェハＷの正反射像や回折像を利用してウェハＷの表面を検査しているが、これに限られるものではなく、ウェハＷの表面で生じた散乱光や偏光の状態変化を利用してウェハＷの表面を検査する場合にも、本発明を適用可能である。また、ウェハＷに限らず、例えばガラス基板の表面を検査する場合にも、本発明を適用可能である。

また、上述の実施形態において、解析演算部４５は、上述した解析の結果に基づいて、各加工処理後の表面検査における検査基準を決め直すようにしてもよい。従来の検査装置は、各工程において独自に閾値を設けて良否判断を行っていたため、設定される閾値が厳しくなり、各工程で過剰なプロセス設定になるおそれがあった。これに対し、本実施形態の表面検査装置１０を用いて、表面検査を行ったウェハＷの画像データ（輝度データ）と、表面検査を行ったウェハＷに対応する製品ウェハＷｂ（半導体素子Ｃｐ）の電気的特性（電流や電圧等）との間の相関を解析するようにすれば、表面検査装置１０による表面検査の結果と半導体素子Ｃｐの電気的特性との間の相関を短時間で解析することができ、相関に応じて適切な閾値を設定することにより、各工程で過剰なプロセス設定になるのを防止することができる。

Ｗ 検査対象となるウェハ（半導体基板）
Ｗａ 材料ウェハ Ｗｂ 製品ウェハ（半導体基板）
Ｗ１ 成膜処理後のウェハ Ｗ２ 現像処理後のウェハ
Ｃｐ 半導体素子
１ 半導体装置の製造システム
７ テスティング装置（半導体試験装置）
１０ 表面検査装置
１５ ステージ（ステージ部） ２０ 照明系（照射部）
３０ 受光系 ３５ 撮像装置（検出部）
４０ 画像処理部（検査部） ４１ 入出力部
４２ 記憶部 ４５ 解析演算部

Claims (3)

1. 半導体基板を支持するステージ部と、前記ステージ部に支持された前記半導体基板の表面に照明光を照射する照射部と、前記照明光が照射された前記半導体基板の表面からの光を検出する検出部と、前記検出部により検出された前記光の情報に基づいて前記半導体基板の表面を検査する検査部とを備えた表面検査装置において、
   前記表面の検査に用いられた前記光の情報を記憶する記憶部と、
   前記半導体基板に作製された半導体素子の電気的特性に関する情報と、前記記憶部に記憶された前記光の情報との相関に基づいて、前記半導体素子の異常の原因を解析する解析演算部とを有して構成されることを特徴とする表面検査装置。
2. 前記半導体素子の電気的特性を試験する半導体試験装置から出力された前記電気的特性に関する情報が入力される入力部を有し、
   前記解析演算部は、前記入力部に入力された前記電気的特性に関する情報と、前記記憶部に記憶された前記光の情報との相関に基づいて、前記半導体試験装置により前記試験が行われた前記半導体素子の異常の原因を解析することを特徴とする請求項１に記載の表面検査装置。
3. 前記解析演算部は、前記解析の結果に基づいて、前記表面の検査における検査基準を決定することを特徴とする請求項１または２に記載の表面検査装置。