JP2011077431A - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP2011077431A
JP2011077431A JP2009229448A JP2009229448A JP2011077431A JP 2011077431 A JP2011077431 A JP 2011077431A JP 2009229448 A JP2009229448 A JP 2009229448A JP 2009229448 A JP2009229448 A JP 2009229448A JP 2011077431 A JP2011077431 A JP 2011077431A
Authority
JP
Japan
Prior art keywords
ceramic substrate
conductive paste
coating layer
conductor pattern
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009229448A
Other languages
English (en)
Inventor
Atsushi Shigemi
淳 重見
Shigetoshi Segawa
茂俊 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009229448A priority Critical patent/JP2011077431A/ja
Publication of JP2011077431A publication Critical patent/JP2011077431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】焼成済みセラミック基板の表面に、均一な膜厚をもつ微細導電パターンの形成方法の提供を目的とする。
【解決手段】焼成済みセラミック基板の表面にコーティング材料からなるコーティング層を形成する工程と、前記コーティング層上に導電ペーストからなる導体パターンを形成する工程と、前記導電ペーストの焼成温度で前記コーティング層を熱分解するとともに前記導体パターンを前記焼成済みセラミック基板の表面に結合させる工程と、からなるセラミック基板の製造方法。
【選択図】図1

Description

本発明は、セラミック基板の製造方法に関するものである。特に、焼成済みセラミック基板の表面にスクリーン印刷にて微細な導体パターンを印刷するセラミック基板の製造方法に関する。
従来のセラミック基板の製造方法を図4に示す。2に示す第1の工程では、焼成済みセラミック基板1を準備する。次に23に示す第2の工程では、焼成済みセラミック基板1の表面に導電性ペーストを用いて導体パターン21を形成しセラミック基板22を得る。導体パターン21の形成は通常スクリーン印刷工法が用いられる。その後、26に示す第3の工程では、導電性ペーストの乾燥温度により乾燥を行い、乾燥済み導体パターン24を形成しセラミック基板25を得る。その後、29に示す第4の工程では、導電性ペーストの焼成温度により焼成を行い、焼成済み導体パターン27を形成し、完成されたセラミック基板28を得る。
しかしながらこのような従来のセラミック基板の製造方法では、第3の工程による乾燥の際に、導体パターン24に大きな導体にじみが発生する。この導体にじみを、図5に示す。第2の工程23で焼成済みセラミック基板1の表面に、導体パターン21を形成した直後は、導体パターン21は設計値の幅30を保つ。ところが、第3の工程26で導電性ペーストの乾燥温度で乾燥を行うと、導体パターン21は周辺方向に広がり導体にじみ31が生じる。
この導体にじみ31は、次の(1)の要因に(2)の要因が重なった結果、生じる。
(1)導体パターン21に使われる導電性ペーストは、金属粉末(例えばAg、Cu)に樹脂成分と溶剤を加えて作成されている。この溶剤は焼成済みセラミック基板に吸収されないので、焼成済みセラミック基板1の表面に形成した導電性ペーストが基板表面を流れやすくなる。
(2)乾燥工程である第3の工程にて導電性ペーストを加熱すると、導電性ペースト中の溶剤の粘度が下がるため、導体にじみが発生する。
このため、従来、あらかじめ導体にじみ31の幅を考慮して、導体パターン21の設計値の幅30を細くする方法がとられている。例えば導体にじみ31の幅を両側合計で30μmであった場合、所望の導体パターン21の幅が100μmであれば、設計値の幅30を70μmにすれば良い。しかし、導体パターン21の幅をより微細にする、例えば導体パターン21の幅を50μmにすると、設計値の幅30を20μmとしなければならない。ところが、スクリーン印刷工法で20μmの導体パターンを形成することは困難であるため、ファインライン形成が出来なかった。
微小なパターンを形成する技術として、ヒートシールコネクタでは、被印刷基材にコーティング層を0.1〜2.8μmの厚さに形成し、このコーティング層に、粘度を200〜500mPas、揺変度を5〜8の導電ペーストをスクリーン印刷して導電パターンを形成する方法が開示されている(例えば、特許文献1参照。)。
この工法を図6に示す。これは、被印刷基材1に溶剤成分を吸収するコーティング層3を形成し、このコーティング層3上にスクリーン印刷により揺変度を5〜8の導電性ペーストにより導電パターン40を形成することで導電性ペーストのにじみを解決している。この方法では、スクリーンのワイヤー下部にペーストが回り込まない、いわゆるメッシュ痕が導体パターンの表面に形成される。図6に示す42がメッシュ痕である。ヒートシールコネクタの製造では、使用される導電性ペーストの焼成温度が多層基板に用いる導電ペーストの焼成温度よりも極めて低いので、このメッシュ痕42は問題とならなかった。
特開2005−149898号公報
しかしながら、従来の方法では、焼成済みセラミック基板に適用した場合に、メッシュ痕による問題が生じる。すなわち、メッシュ痕がある箇所は導電ペーストの膜厚が薄く、その周辺部は膜厚が厚くなる。この状態で導電ペーストの焼成温度で焼成すると(約850℃)、焼成時の収縮応力がメッシュ痕の部分に集中する。その結果、クラック46が生じて著しく導体パターンの信頼性を低下させるという課題を有していた。
本発明は、前記従来の課題を解決するもので、均一な膜厚をもつ微細導電パターンの形成方法の提供を目的としたものである。
前記従来の課題を解決するために、本発明のセラミック基板の製造方法は、焼成済みセラミック基板の表面にコーティング材料からなるコーティング層を形成する工程と、前記コーティング層上に導電ペーストからなる導体パターンを形成する工程と、前記導電ペーストの焼成温度で前記コーティング層を熱分解するとともに前記導体パターンを前記焼成済みセラミック基板の表面に結合させる工程と、からなることを特徴とする。
本発明によれば、スクリーン印刷工法で焼成済みセラミック基板の表面にメッシュ痕の極めて少ない導体パターンを形成することができる。
本発明の実施の形態1に示すセラミック基板の製造工程図 本発明の実施の形態1に示すセラミック基板の製造工程の詳細図 本発明の実施の形態1に示すセラミック基板の製造工程の詳細図 従来のセラミック基板の製造工程図 従来のセラミック基板の製造工程の詳細図 特許文献1の製造工程の詳細図
以下、本発明の実施の形態について、図面と表を用いて説明する。なお、同じものについては、同符号を用い説明を簡略化している。
(実施例1)
本発明のセラミック基板の製造方法を図1に示す。第1の工程2は、焼成済みセラミック基板1を用意する工程である。焼成済みセラミック基板1には、96%アルミナ基板、AlN基板、高温焼成セラミック多層基板、あるいは低温焼成セラミック多層基板を用いる。本実施例では、96%アルミナ基板を使用した。
第2の工程5は、焼成済みセラミック基板1の表面にコーティング層3を形成する工程である。4に、コーティング済み基板を示す。コーティング層3の形成は、公知のスクリーン印刷工法、スピンコート、あるいはフィルム転写等を利用して作製すればよい。本実施例では、スクリーン印刷工法を用いた。コーティング層3の材料には、エチルセルロース、ブチラール、アクリル樹脂等が使用できるが、コーティング層3の熱分解温度は導電性ペーストのバインダーの熱分解温度以上でなければならない。これは、後述する第5の工程14でコーティング層3を全て熱分解させるためである。もし、コーティング層3の熱分解温度が導電性ペーストの樹脂成分より低いと、コーティング層3が先に熱分解して気化するので、コーティング層3上に形成した導電性ペーストが焼成済みセラミック基板1の表面から剥がれてしまうためである。また、コーティング層3の材料には、導電性ペーストのバインダー成分が可溶化できる親和性の高いものにしなければならない。本実施例では、導電性ペーストのバインダーにエチルセルロースを用いため、コーティング層3もエチルセルロースを使用した。エチルセルロースを溶剤(ターピネオール)に溶かし、スクリーン印刷工法にて塗布した。その後、150℃で乾燥してコーティング層3を作製した。
第3の工程8は、コーティング層3の上に導電性ペーストを用いて導体パターン6を形成し、導体形成済み基板7を得る工程である。導電性ペーストはAg、Pt、Pd、Au、Cu等の金属粉末を1種類もしくは複数種類混合し、エチルセルロース、ブチラール、アクリル樹脂等の樹脂成分を1種類以上含むバインダーと、ガラスフリットを混合して作成される。本実施例では、AgとPtの混合粉末にエチルセルロースを用いて導電性ペーストを作成し、スクリーン印刷工法で導体パターン6を形成した。
第4の工程11は、導電性ペーストの乾燥温度で乾燥を行い、乾燥済み導体パターン9を表面に配した乾燥済み基板10を作製する工程である。乾燥温度は150℃とした。図2を用いて、第3の工程8の導体パターン6と第4の工程の乾燥済み導体パターン9の状態を説明する。第3の工程8では、導体パターン6は設計値の幅30である。次の第4の工程11では導電性ペーストの乾燥を行うので、その乾燥温度によって導電性ペーストの粘度が下がる。その結果、導体パターン9は周辺方向に広がり導体にじみ15をおこす。しかし、コーティング層3が導電性ペーストの溶剤を吸収するので、この広がりは抑えられ、導体にじみ15が少ない。
この第4の工程11で必要な導電性ペーストの粘度とコーティング層3の厚みとの関係は、次のようにして求めた。コーティング層の厚さを0.2μmから2.0μmの範囲で変化させて、各々粘度を100から600までの範囲に調整した導電ペーストをL/S=50/50μmのテストパターンを用いてスクリーン印刷し、印刷性評価結果を行った。コーティング層3の厚さの測定は、96%アルミナ基板上は凹凸があるため正確に測定ができない。そのため、同条件でガラス板上に形成したものを測定して、その値をコーティング層3の厚さとした。判断基準は導体にじみが設計値50μmに対して+10μm以下を良好(○)とし、それを超えると導体にじみ有り(×)とした。また導体かすれは設計値50μmに対して−10μm以上を良品(○)とし、それより細くなると導体かすれ有り(××)とした。表1に結果を示す。
表1の結果より、導電性ペーストの粘度が100Pa・secの時は、溶剤量が多いためコーティング層3の厚みに関係なく導体にじみが発生した。また導電性ペーストの粘度が600Pa・secの時は、高粘度であるためスクリーンの通過性が悪くコーティング層3の厚みに関係なく導体かすれが発生した。導電性ペーストの粘度が150〜500Pa・secでコーティング層3の厚みが2.0μmの時は、コーティング層3の厚みが厚く溶剤の吸収が良すぎるため、適度な導電性ペーストの流動が無くなり導体かすれが発生した。また0.2μmの時は、コーティング層の厚みが薄く導電性ペーストの溶剤を十分吸収できないため、導体にじみが発生した。従って、粘度が150〜500Pa・secの導電性ペーストを使用すれば、良好な印刷性を持つコーティング層3の厚みは0.3〜1.8μmである。
第5の工程14は、乾燥済み基板10を高温で焼成して、焼成済み基板13を得る工程である。今回の焼成は850℃で行った。この焼成温度では、コーティング層3は熱分解され、焼成済み基板13の表面には残らない。しかし、導体パターン9に含まれるガラスフリットがこの温度で溶融して、導電ペースト内の金属粉末を溶かし込んだ溶融物が導電セラミック基板表面に達しセラミック基板と結合し、セラミック基板上に導電パターン12が形成される。このとき、コーティング層3の厚さは、導電パターン12とセラミック基板との密着強度に影響する。そこで、粘度を100から600までの範囲に調整した導電ペーストを作製し、コーティング層3の厚みを0から2μmまで変化させて、密着強度を評価した。評価方法は、各粘度の導電性ペーストを用いて、1.5mm□の導体パターンをスクリーン印刷工法にて印刷焼成後の剥離強度を測定した。剥離強度の測定は、導体パターンの端部に半田で引っ張り端子を接続し、垂直方向の剥離強度を観察した。判定は、コーティング層無しの密着強度を基準とし、目視による導体パターンのはがれを観察した。結果を、表2に示す。
表2より、コーティング層3の厚みが0.2〜1.8μmの範囲で、コーティング層が無いものと同等の密着強度を示した。コーティング層3の厚みが2.0μmの時は、1.5mm□の導体パターンの周辺部に導体はがれが発生し、密着強度測定に至らなかった。これは、コーティング層3の厚みが2.0μmでは焼成済みセラミック基板1の表面と導体パターンの間に隙間が発生するためである。
また、導電性ペーストのチクソ性とコーティング層の厚さは、スクリーン印刷時のメッシュ痕に影響する。粘度を100から600までの範囲に調整した導電ペーストを作製し、それぞれチクソ性を1から4まで変化させてメッシュ痕を観察した。コーティング層3の厚みは、表1で良好な印刷性を示した0.3〜1.8μmの範囲で行った。判定は、斜光を用いた目視検査により導体くぼみの有無を観察した。
表3より、導電性ペーストのチクソ性が1〜3の範囲で、コーティング層3の厚みが0.3〜1.8μmの範囲は導体パターンの表面にくぼみが無く良好であった。導電性ペーストのチクソ性が4の場合は、流動性が悪くメッシュ痕が残るため、コーティング層3の厚みが0.3〜1.8μmの範囲は導体パターンの表面にくぼみが観察された。従って、導電性ペーストのチクソ性が1〜3の範囲が良い。
以上のように、本願発明によると、導電ペーストの粘度を150〜500Pa・secにすることで、スクリーン印刷工法での導体パターンのにじみを抑制できる。さらに、導体パターンのチクソ性を1から3の範囲にすることで、スクリーン印刷時のメッシュ痕を抑制できる。さらに、コーティング層の厚みを0.3〜1.8μmの範囲にすることで、導体パターン焼成後の導体パターン6と焼成済みセラミック基板1の密着強度を高めることができる。
このような導電ペーストとコーティング材料を本願発明のように組み合わせることで、スクリーン印刷時のメッシュ痕を抑えられるので、厚みの均一なにじみの少ない導体パターンを形成することができる。
本発明にかかるセラミック基板の製造方法は、セラミック基板の製造方法に関するものである。特に、焼成済みセラミック基板の表面に、導体パターン表面にくぼみが無く、にじみの無い導体パターン形成に有用である。特に、本発明はフリップチップ実装やワイヤーボンディングの微細な実装を行う100μm幅以下のファインラインの形成をスクリーン印刷工法で形成する場合に有効である。
1 焼成済みセラミック基板
3 コーティング層
4 コーティング層付きセラミック基板
6、21 導体パターン
9、24、40 乾燥済み導体パターン
12、27 焼成済み導体パターン
15、31 導体にじみ
16、17、42 メッシュ痕
46 クラック
30 導体パターンの設計値

Claims (6)

  1. 焼成済みセラミック基板の表面にコーティング材料からなるコーティング層を形成する工程と、
    前記コーティング層上に導電ペーストからなる導体パターンを形成する工程と、
    前記導電ペーストの焼成温度で前記コーティング層を熱分解するとともに前記導体パターンを前記焼成済みセラミック基板の表面に結合させる工程と、
    からなるセラミック基板の製造方法。
  2. 前記導電ペーストは、金属粉末と樹脂成分を1種類以上含むバインダーとガラスフリットとからなる請求項1に記載のセラミック基板の製造方法。
  3. 前記バインダーが、エチルセルロース、ブチラール、アクリル樹脂等の樹脂成分を1種類以上含む請求項2に記載のセラミック基板の製造方法。
  4. 前記コーティング材料の熱分解温度が、前記導電ペーストのバインダーの熱分解温度以上であるとともに、前記コーティング材料が前記導電ペーストのバインダーを可溶化できる材料からなる請求項1に記載のセラミック基板の製造方法。
  5. 前記導電性ペーストの粘度が、150〜500Pa・secであり、かつチクソ性が1〜3である請求項1に記載のセラミック基板の製造方法。
  6. 前記コーティング層の厚みが、0.3〜1.8μmの範囲である請求項1に記載のセラミック基板の製造方法。
JP2009229448A 2009-10-01 2009-10-01 セラミック基板の製造方法 Pending JP2011077431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009229448A JP2011077431A (ja) 2009-10-01 2009-10-01 セラミック基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009229448A JP2011077431A (ja) 2009-10-01 2009-10-01 セラミック基板の製造方法

Publications (1)

Publication Number Publication Date
JP2011077431A true JP2011077431A (ja) 2011-04-14

Family

ID=44021066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009229448A Pending JP2011077431A (ja) 2009-10-01 2009-10-01 セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP2011077431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111606A (ja) * 2013-11-28 2015-06-18 株式会社ムラカミ 太陽電池の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111606A (ja) * 2013-11-28 2015-06-18 株式会社ムラカミ 太陽電池の製造方法

Similar Documents

Publication Publication Date Title
JP3780386B2 (ja) セラミック回路基板及びその製造方法
KR100681113B1 (ko) 도전성 페이스트
EP2150095A1 (en) Printed circuit board with conductive ink/paste, having plating layers, and method for manufacturing the same
KR20130002980A (ko) 메탈라이즈드 기판의 제조 방법
JP4691809B2 (ja) 厚膜回路基板及びその製造方法
JP3753989B2 (ja) 銅導体ペーストを用いた厚膜回路基板の製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP2019087553A (ja) 接合用の導電性ペーストおよびこれを用いた電子デバイスの製造方法
JP2005150120A (ja) Ltccテープ用厚膜導体ペースト組成物
TWI784000B (zh) 導體形成用組成物及其製造方法、導體及其製造方法、晶片電阻器
JP2011077431A (ja) セラミック基板の製造方法
JP2011070798A (ja) ペースト組成物
JP2002362987A (ja) 電子部品およびその製造方法
KR20060101054A (ko) 디스플레이용 전극용 도전성 페이스트 조성물
JP6114001B2 (ja) 導電性ペーストおよび回路基板ならびに電子装置
JPH10233119A (ja) 銅導体ペースト及び該銅導体ペーストを印刷した基板
TWI783999B (zh) 導體形成用組成物、導體及其製造方法、以及晶片電阻器
JP2005285957A (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
CN109365825B (zh) 可锡焊的覆银镍导电层的制备方法及自动丝印覆银装置
JP2006108399A (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
JP5313526B2 (ja) 低温焼成多層基板用導電性ペースト
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドic
JP5741806B2 (ja) はんだ下地層形成用ペースト