JP5741806B2 - はんだ下地層形成用ペースト - Google Patents

はんだ下地層形成用ペースト Download PDF

Info

Publication number
JP5741806B2
JP5741806B2 JP2011032425A JP2011032425A JP5741806B2 JP 5741806 B2 JP5741806 B2 JP 5741806B2 JP 2011032425 A JP2011032425 A JP 2011032425A JP 2011032425 A JP2011032425 A JP 2011032425A JP 5741806 B2 JP5741806 B2 JP 5741806B2
Authority
JP
Japan
Prior art keywords
solder
layer
powder
paste
solder underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011032425A
Other languages
English (en)
Other versions
JP2012174366A (ja
Inventor
仁人 西川
仁人 西川
長友 義幸
義幸 長友
修司 西元
修司 西元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2011032425A priority Critical patent/JP5741806B2/ja
Publication of JP2012174366A publication Critical patent/JP2012174366A/ja
Application granted granted Critical
Publication of JP5741806B2 publication Critical patent/JP5741806B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering

Landscapes

  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)
  • Conductive Materials (AREA)

Description

この発明は、回路上に半導体素子等の電子部品をはんだ接合する際において、回路の表面にはんだ下地層を形成するために用いられるはんだ下地層形成用ペーストに関するものである。
半導体素子を回路上にはんだ接合して構成される半導体装置としては、例えば電力供給のためのパワーモジュール等が挙げられる。このパワーモジュールは発熱量が比較的高いため、これを搭載する基板としては、例えば、AlN(窒化アルミ)からなるセラミックス基板上にAl(アルミニウム)の金属板がAl−Si系のろう材を介して接合されたパワーモジュール用基板が広く用いられている。
この金属板が回路層とされ、回路層の上に、はんだ材を介してパワー素子としての半導体素子が搭載される。
ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの酸化皮膜が形成されるため、はんだ材との接合を良好に行うことができない。そこで、従来は、例えば特許文献1に開示されているように、回路層の表面に無電解めっき等によってNiめっき膜を形成し、このNiめっき膜上にはんだ材を配設して半導体素子を接合していた。すなわち、はんだ下地層としてNiめっき膜を形成していているのである。
また、例えば特許文献2,3には、回路パターンを形成するための導電性ペーストが開示されている。これらの導電性ペーストは、スクリーン印刷によって回路パターンを精度良く形成するために、導電性ペーストの粘度を規定したものである。
特開2004−172378号公報 特開平09−265833号公報 特開2008−204728号公報
ところで、特許文献1に記載されたように、回路層表面にNiめっき膜を形成したパワーモジュール用基板においては、パワーモジュール用基板に冷却器を接合する場合には、回路層表面にNiめっき膜を形成した後にろう付け等を行うとNiめっき膜が劣化してしまうため、パワーモジュール用基板と冷却器とをろう付けして冷却器付パワーモジュール用基板を形成した後に、めっき浴内にこの冷却器付パワーモジュール用基板全体を浸漬させていた。
このため、冷却器等の回路層以外の部分にもNiめっき膜が形成されることになる。ここで、冷却器がアルミニウム及びアルミニウム合金で構成されていた場合には、アルミニウムからなる冷却器とNiめっき膜との間で電食が進行するおそれがある。したがって、Niめっき工程においては、冷却器部分にNiめっき膜が形成されないようにマスキング処理を行う必要があった。このように、マスキング処理をした上でめっき処理をすることになるため、回路層部分にNiめっき膜を形成するのには多大な労力が必要であり、パワーモジュールの製造コストが大幅に増加するといった問題があった。
さらに、半導体素子を接合するまでの過程においてNiめっき膜の表面が酸化等によって劣化し、はんだ材を介して接合した半導体素子との接合信頼性が低下するおそれがあった。
そこで、Niめっき膜の代替として、特許文献2,3に開示された導電性ペーストを用いて、はんだ下地層を形成することが考えられる。
しかしながら、半導体素子等をはんだ接合する場合には、はんだ下地層が平滑でなければ、はんだの濡れが不均一となり、ボイドが発生する原因となっていた。
ここで、特許文献2,3に記載された導電性ペーストにおいては、粘度を規定することで印刷されたペースト表面の平滑化を図っているが、はんだ下地層としては不十分であった。すなわち、単にペーストの粘度を規定しても、はんだ下地層の表面を平滑化することが困難であった。
この発明は、前述した事情に鑑みてなされたものであって、回路上に半導体素子等の電子部品をはんだ接合する際において、回路上に塗布して焼成することで、表面が平滑なはんだ下地層を形成することが可能なはんだ下地層形成用ペーストを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明のはんだ下地層形成用ペーストは、回路上に電子部品をはんだ接合する際に用いられるはんだ下地層形成用ペーストであって、少なくとも、銀粉末と、セルロース系樹脂又はアクリル系樹脂と、ガラス粉末と、を含み、ずり速度10s−1でせん断を1分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を0として、せん断を解放してから2分経過後の歪量が−40%以下かつ−81.3%以上となることを特徴としている。
このような構成とされた本発明のはんだ下地層形成用ペーストによれば、少なくとも金属粉末と樹脂とを含んでいることから、回路上に塗布して焼成することで、導電性を有するはんだ下地層が形成されることになる。
そして、本発明のはんだ下地層形成用ペーストにおいては、せん断を解放してから2分経過後の歪量が−40%以下としていることから、前述のように、せん断応力を印加して変形させても、せん断応力を解放すると容易に元の形状へと回復する力が大きいという特性を有している。よって、ペーストをスクリーン印刷によって塗布した後スクリーン版が版離れする過程で、ペーストがスクリーン版に付着して持ち上げられるように変形しても、ペーストがスクリーン版から離れた段階で元の形状へと回復する力が発生する。よって、スクリーン印刷によって塗布した場合であっても、表面が平滑なはんだ下地層を形成することができる。
また、銀粉末を用いているので、導電性に優れたはんだ下地層を形成することが可能になる。
さらに、セルロース系樹脂を用いた場合、セルロース系樹脂は、例えば400〜450℃といった比較的低い温度で燃焼して除去されるため、焼成温度を低く抑えることができ、はんだ下地層形成用ペーストを確実に焼成して、はんだ下地層を確実に形成することができる。
また、アクリル系樹脂を用いた場合、アクリル系樹脂は、真空雰囲気や不活性ガス雰囲気であっても、熱分解によって除去されるものであるため、大気雰囲気での焼成では酸化してしまう金属を使用することができる。
ここで、本発明のはんだ下地層形成用ペーストにおいて、せん断応力を5Pa×1分間印加した場合において、クリープ歪量が15%以上500%以下であることが好ましい。
この場合、微小な応力を印加した際のクリープ歪量が15%以上とされているので、スクリーン版を完全に取り外した後に、スクリーン版に付着して持ち上げられるように変形した部分が、ペースト自体の自重によって元の形状に戻りやすくなる。特に、メッシュが100/inch以下のような粗いスクリーンを用いた場合において、はんだ下地層の表面を平滑化するのに有効である。
また、微小な応力を印加した際のクリープ歪量が500%以下とされているので、ダレ過ぎによるにじみを防止できる。
前記銀粉末の平均粒径が0.05μm以上1μm以下とされていることが好ましい。
この場合、銀粉末の平均粒径が1μm以下とされているので、焼成後のはんだ下地層において銀粉末の粒径に起因する凹凸の発生を抑制することができる。また、銀粉末の平均粒径が0.05μm以上とされているので、ペーストの導電性を確保できる金属含有量としても良好な流動性を持たせることができる。
記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が、60質量%以上90質量%以下とされ、前記粉末成分中における前記銀粉末の重量Aと前記ガラス粉末の重量Gの比A/Gが、80/20から99/1の範囲内に設定されていてもよい。
この場合、塗布されたペーストを焼成することにより生成されるはんだ下地層が、前記ガラス粉末が軟化して形成されるガラス層と、前記ガラス層上に銀粉末が焼結されたAg層とを備えることになる。ここで、前記ガラス層が回路表面の酸化皮膜と反応することになり、回路とはんだ下地層とが強固に接合される。また、前記ガラス層内部には、Agを含有する導電性粒子が分散しており、この導電性粒子によって導電性が確保される。
また、銀粉末及び前記ガラス粉末からなる粉末成分の含有量が60質量%以上とされているので、はんだ下地層を確実に形成することができる。また、前記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が90質量%以下とされているので、流動性が確保され、回路上にスクリーン印刷等によって容易に塗布することができる。
さらに、前記銀粉末の重量Aと前記ガラス粉末の重量Gの比A/Gが、80/20から99/1の範囲内に設定されているので、導電性に優れ、かつ、回路との密着性に優れたはんだ下地層を形成することができる。
本発明によれば、回路上に半導体素子等の電子部品をはんだ接合する際において、回路上に塗布して焼成することで、表面が平滑なはんだ下地層を形成することが可能なはんだ下地層形成用ペーストを提供することができる。
本発明の実施形態であるはんだ下地層形成用ペーストの製造方法を示すフロー図である。 本発明の実施形態であるはんだ下地層形成用ペーストを用いたパワーモジュールの概略説明図である。 本発明の実施形態であるはんだ下地層形成用ペーストを用いたパワーモジュール用基板を示す説明図である。 図2に示すパワーモジュールの製造方法のフロー図である。 本発明の実施形態であるはんだ下地層形成用ペーストをスクリーン印刷した状態を示す説明図である。 実施例の結果を示すグラフである。 実施例の結果を示すグラフである。 実施例の結果を示すグラフである。 実施例の結果を示すグラフである。
以下に、本発明の実施形態であるはんだ下地層形成用ペーストP及びこのはんだ下地層形成用ペーストPを用いたパワーモジュール用基板、パワーモジュールについて添付した図面を参照して説明する。
まず、本実施形態であるはんだ下地層形成用ペーストPについて説明する。
このはんだ下地層形成用ペーストPは、金属粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有している。本実施形態では。金属粉末として銀粉末を用いている。
また、銀粉末とガラス粉末とからなる粉末成分の含有量が、はんだ下地層形成用ペーストP全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。本実施形態では、銀粉末とガラス粉末とからなる粉末成分の含有量は、はんだ下地層形成用ペーストP全体の85質量%とされている。
銀粉末は、その粒径が0.05μm以上1μm以下とされており、本実施形態では、平均粒径0.2μmのものを使用した。なお、銀粉末の平均粒径は、マイクロトラック法により測定可能であり、本実施形態では、d50(メジアン径)を平均粒径とした。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、ホウ酸、リン酸及び酸化ビスマスのいずれか1種又は2種以上を含有しており、その軟化温度が600℃以下とされている。本実施形態では、酸化ビスマスとホウ酸とからなり、平均粒径が0.7μmのガラス粉末を使用した。
また、銀粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内に調整されており、本実施形態では、A/G=80/5とした。
樹脂は、はんだ下地層形成用ペーストPの粘度を調整し印刷適正を与えるとともに、乾燥時におけるペーストの体積収縮をスムーズにし、銀粉末をより密に充填させる働きをするものであり、例えば、アクリル樹脂、セルロース系樹脂等を適用することができる。なお、本実施形態では、エチルセルロースを用いている。
溶剤は、例えば、α−ターピネオール、ブチルカルビトールアセテート、ジエチレンクリコールジブチルエーテル等を適用することができる。なお、本実施形態では、α−ターピネオール、及び、2,2,4−トリメチル−1,3−ペンタンジオールモノイソブチレートを、重量比で1:1に混合したものを用いている。
分散剤としては、ポリアミン系分散剤、ジカルボン酸系分散剤を用いることができる。本実施形態では、ポリアミン系分散剤を用いている。なお、分散剤を添加することなく、はんだ下地層形成用ペーストPを構成してもよい。
そして、本実施形態であるはんだ下地層形成用ペーストPは、ずり速度10s−1でせん断を1分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を0として、せん断を解放してから2分経過後の歪量(以下、回復歪量と称す)が−40%以下とされている。
この回復歪量は、ストレス制御型レオメータを用いることで測定することが可能である。なお、回復歪量は、ストレス型レオメータの測定子とステージのギャップ量(ペースト厚さ)に対する割合として測定されるものである。また、上述のように、せん断を解放した時点の歪量を基準としていることから、回復歪量は負の値を示すことになる。そして、この回復歪量が小さくなる(絶対値が大きくなる)と、元の形状へ回復量しやすいことになる。
また、本実施形態であるはんだ下地層形成用ペーストPは、せん断応力を5Pa×1分間印加した場合において、クリープ歪量が15%以上500%以下とされている。
このクリープ歪量は、ストレス制御型レオメータを用いることで測定することが可能である。なお、クリープ歪量は、ストレス型レオメータの測定子とステージのギャップ量(ペースト厚さ)に対する割合として測定されるものである。
次に、本実施形態であるはんだ下地層形成用ペーストPの製造方法について、図1に示すフロー図を参照して説明する。
まず、前述した銀粉末とガラス粉末とを混合して混合粉末を生成する(混合粉末形成工程S1)。
また、溶剤と樹脂とを混合して有機混合物を生成する(有機物混合工程S2)。本実施形態では、α−ターピネオールを45質量%、2,2,4−トリメチル−1,3−ペンタンジオールモノイソブチレートを45質量%、エチルセルロースを10質量%として、有機混合物を生成する。
そして、混合粉末形成工程S1で得られた混合粉末と、有機物混合工程S2で得られた有機混合物と、分散剤と、をミキサーによって予備混合する(予備混合工程S3)。
得られた予備混合物を、3本ロールミルによって混練し、粉末の凝集を解砕してペーストを得る(混錬工程S4)。
混錬工程S4によって得られたペーストを、ペーストろ過機によってろ過する(ろ過工程S5)。
このようにして、本実施形態であるはんだ下地層形成用ペーストPが製出される。
次に、本実施形態であるはんだ下地層形成用ペーストPを用いて構成されたパワーモジュールについて、図2を用いて説明する。
このパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の表面にはんだ層2を介して接合された半導体チップ3と、冷却器40とを備えている。
パワーモジュール用基板10は、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図2において上面)に配設された回路層12と、セラミックス基板11の他方の面(図2において下面)に配設された金属層13とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高いAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
回路層12は、セラミックス基板11の一方の面に、導電性を有する金属板が接合されることにより形成されている。本実施形態においては、回路層12は、純度が99.99%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることにより形成されている。
金属層13は、セラミックス基板11の他方の面に、金属板が接合されることにより形成されている。本実施形態においては、金属層13は、回路層12と同様に、純度が99.99%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることで形成されている。
冷却器40は、前述のパワーモジュール用基板10を冷却するためのものであり、パワーモジュール用基板10と接合される天板部41と、この天板部41から下方に向けて垂設された放熱フィン42と、冷却媒体(例えば冷却水)を流通するための流路43とを備えている。冷却器40(天板部41)は、熱伝導性が良好な材質で構成されることが望ましく、本実施形態においては、A6063(アルミニウム合金)で構成されている。
また、本実施形態においては、冷却器40の天板部41と金属層13との間には、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)からなる緩衝層15が設けられている。
そして、図2に示すパワーモジュール1においては、回路層12の表面(図2において上面)には、前述のはんだ下地層形成用ペーストPを焼成して形成されたはんだ下地層30が形成されており、このはんだ下地層30の表面に、はんだ層2を介して半導体チップ3が接合されている。ここで、はんだ層2を形成するはんだ材としては、例えばSn−Ag系、Sn−In系、若しくはSn−Ag−Cu系が挙げられる。
なお、はんだ下地層30は、図2に示すように、回路層12の表面全体には形成されておらず、半導体チップ3が配設される部分にのみ選択的に形成されている。
図3に、はんだ層2を介して半導体チップ3を接合する前のパワーモジュール用基板10を示す。
このパワーモジュール用基板10においては、回路層12の表面(図3において上面)に、前述のはんだ下地層30が形成されている。このはんだ下地層30は、はんだ層2を介して半導体チップ3を接合する前の状態では、図3に示すように、回路層12側に形成されたガラス層31と、このガラス層31上に形成されたAg層32と、を備えている。このガラス層31内部には、粒径が数ナノメートル程度の微細な導電性粒子が分散されている。本実施形態においては、この導電性粒子は、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層31内の導電性粒子は、例えば透過型電子顕微鏡観察(TEM)を用いることで観察される。
このはんだ下地層30の厚さ方向の電気抵抗値は、0.5Ω以下、より好ましくは0.2Ω以下に設定されている。ここで、はんだ下地層30の厚さ方向の電気抵抗値は、はんだ下地層30の上面と回路層12の上面との間の電気抵抗としている。これは、回路層12を構成する4Nアルミニウムの電気抵抗がはんだ下地層30の厚さ方向の電気抵抗に比べて非常に小さいためである。
また、本実施形態では、回路層12が純度99.99%のアルミニウムで構成されていることから、回路層12の表面には、大気中で自然発生したアルミニウム酸化皮膜が形成されているが、前述のはんだ下地層30が形成された部分においては、このアルミニウム酸化皮膜が除去されており、回路層12上に直接、はんだ下地層30が形成されている。
次に、本実施形態であるはんだ下地層形成用ペーストPを用いたパワーモジュール1の製造方法について、図4に示すフロー図を参照して説明する。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板11の一方の面及び他方の面にそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層接合工程S11)。なお、このろう付けの温度は、640℃〜650℃に設定されている。
次に、金属層13の他方の面側に、緩衝層15を介して冷却器40(天板部41)をろう材を介して接合する(冷却器接合工程S12)。なお、冷却器40のろう付けの温度は、590℃〜610℃に設定されている。
そして、回路層12の表面に、前述のはんだ下地層形成用ペーストPを塗布する(はんだ下地層形成用ペースト塗布工程S13)。なお、本実施形態では、スクリーン印刷法によってはんだ下地層形成用ペーストPを塗布した。
ここで、スクリーン印刷によってはんだ下地層形成用ペーストPを塗布する場合、図5に示すように、スクリーン版51を回路層12上に載置し、スキージ52を用いてはんだ下地層形成用ペーストPを回路層12上に吐出しながら余剰のペーストを掻き取っていく。そして、スクリーン版51が自身の張力により上昇する。
このとき、スクリーン版51にはんだ下地層形成用ペーストPが付着し、一緒に上方に引き上げられる。引き上げられたはんだ下地層形成用ペーストPはすぐに千切れ、引き上げられた際の変形を回復しようとして塗布されたはんだ下地層形成用ペーストPの表面が平滑化される。
このようにして、はんだ下地層形成用ペーストPが回路層12上に塗布される。
次に、回路層12表面にはんだ下地層形成用ペーストPを塗布した状態で、加熱炉内に装入してはんだ下地層形成用ペーストPの焼成を行う(焼成工程S14)。なお、このときの焼成温度は、350℃〜645℃に設定されている。
この焼成工程S14により、ガラス層31とAg層32とを備えたはんだ下地層30が形成される。このとき、ガラス層31によって、回路層12の表面に自然発生していたアルミニウム酸化皮膜が溶融除去されることになり、回路層12に直接ガラス層31が形成される。また、ガラス層31の内部に、微細な導電性粒子が分散される。この導電性粒子は、Ag又はAlの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層31内部に析出したものと推測される。
はんだ下地層30においては、はんだ下地層形成ペースト塗布工程S13で塗布されたはんだ下地層形成ペーストの表面状態がそのまま反映されることになる。
こうして、回路層12の表面にはんだ下地層30が形成されたパワーモジュール用基板10及び冷却器付パワーモジュール用基板が製出されることになる。
そして、はんだ下地層30の表面に、はんだ材を介して半導体チップ3を載置し、還元炉内においてはんだ接合する(はんだ接合工程S15)。このとき、はんだ材によって形成されるはんだ層2には、はんだ下地層30のAg層32の一部又は全部が溶融することになる。
これにより、はんだ層2を介して半導体チップ3が回路層12上に接合されたパワーモジュール1が製出されることになる。
以上のような構成とされた本実施形態であるはんだ下地層形成用ペーストPによれば、ずり速度10s−1でせん断を1分間加えた後に、応力を印加しない状態で歪量を測定した場合に、せん断を解放した時点での歪量を0として、せん断を解放してから2分経過後の歪量(回復歪量)が−40%以下とされているので、応力を解放すると容易に元の形状へと回復することになる。よって、図5に示すように、スクリーン版51が版離れした際にはんだ下地層形成用ペーストPの一部が引っ張り上げられて変形しても、スクリーン版51から千切れた後には、速やかに元の形状へと回復することになる。よって、塗布されたはんだ下地層形成用ペーストPの表面が平滑化され、これを焼成して形成されるはんだ下地層30の表面が平滑となる。
また、本実施形態であるはんだ下地層形成用ペーストPは、せん断応力を5Pa×1分間印加した場合において、クリープ歪量が15%以上500%以下とされているので、スクリーン版51が版離れをした後に、はんだ下地層形成用ペーストP自体の自重によって、変形した部分が元の形状に戻りやすくなり、はんだ下地層30の表面を平滑化することができる。また、ダレ過ぎによるにじみを防止でき、所定厚さのはんだ下地層30を形成することができる。
また、樹脂が、エチルセルロースとされているので、例えば400〜450℃といった比較的低い温度で燃焼して除去することができる。よって、焼成工程S14における温度条件を低く設定することができる。
金属粉末として銀粉末を用いており、この銀粉末の平均粒径が0.05μm以上1μm以下とされ、本実施形態では0.2μmとされているので、焼成後のはんだ下地層30において銀粉末に起因する凹凸の発生を抑制することができるとともに、導電性を有するはんだ下地層30を確実に形成することができる。
また、ガラス粉末と導電性に優れた銀粉末とを備えており、焼成することによってガラス層31とAg層32とを備えたはんだ下地層30が形成され、このガラス層31を、純度99.99%以上のアルミニウムからなる回路層12の表面に自然発生したアルミニウム酸化皮膜と反応させることができ、回路層12を構成するアルミニウムに直接接合するように、はんだ下地層30を形成することが可能となる。
さらに、ガラス層31の内部に、粒径が数ナノメートル程度とされた微細な導電性粒子が分散されているので、ガラス層31においても導電性を確保することができる。
よって、はんだ下地層30及びはんだ層2を介して、半導体チップ3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
また、銀粉末及びガラス粉末からなる粉末成分の含有量が60質量%以上90質量%以下とされているので、はんだ下地層30を確実に形成することができるとともに、はんだ下地層形成用ペーストPの流動性が確保され、回路層12上にスクリーン印刷法によって容易に塗布することができる。
さらに、粉末成分中における銀粉末の重量Aとガラス粉末の重量Gの比A/Gが、80/20から99/1の範囲内に設定されており、本実施形態ではA/G=80/5とされているので、導電性に優れ、かつ、回路層12との密着性に優れたはんだ下地層30を形成することができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、アルミニウムまたはアルミニウム合金からなる回路層上にはんだ下地層を形成するものとして説明したが、これに限定されることはなく、銅又は銅合金などの他の導電性物質からなる回路の上にはんだ下地層を形成するものであってもよい。
また、はんだ下地層形成用ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。
金属粉末として銀粉末を用いたもので説明したが、Au、Cu、Ni、Al等の金属粉末を用いてもよい。
樹脂としてエチルセルロースを用いたもので説明したが、アクリル系樹脂等の他の樹脂を適用してもよい。
溶剤についても、本実施形態に記載されたものに限定されることはない。
分散剤、ガラス粉末は、適宜選択して添加すればよい。
さらに、回路層となるアルミニウム板をセラミックス基板にろう付けするとともに、冷却器をろう付けした後に、回路層上にはんだ下地層を形成するものとして説明したが、これに限定されることはなく、アルミニウム板をセラミックス基板にろう付けする前や、冷却器をろう付けする前に、はんだ下地層を形成してもよい。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
金属粉末として、表1に示す平均粒径の銀粉末を用いた。なお、平均粒径はマイクロトラック法により測定したd50(メジアン径)とした。ここで、平均粒径0.2μm、0.6μm、0.8μmの銀粉末は球状のものとし、平均粒径0.3μmの銀粉末は凝集した形状のものとした。
ガラス粉末として、旭硝子社製のASF1100Bをボールミルにて粉砕し、平均粒径0.7μmとしたものを用いた。
樹脂は3種類を準備した。樹脂Aは、ハーキュレス社製エチルセルロースN−200とした。樹脂Bは、ハーキュレス社製エチルセルロースN−50とした。樹脂Cは、アクリル樹脂であるポリイソブチルメタアクリレート(重量平均分子量50000)とした。
溶剤は、α−ターピネオール、及び、2,2,4−トリメチル−1,3−ペンタンジオールモノイソブチレートを、重量比で1:1に混合したものとした。
分散剤は2種類を準備した。分散剤Dは、ポリアミン系分散剤とした。分散剤Eは、ジカルボン酸系分散剤とした。
銀粉末、ガラス粉末、樹脂、溶剤、分散剤を表1に示す配合で、3本ロールミルを用いて混練して本発明例1〜8、比較例1〜3のはんだ下地層形成用ペーストを作製した。
Figure 0005741806
得られたはんだ下地層形成用ペーストの回復歪量、クリープ歪量、粘度を、以下の手順で測定した。
ストレス制御型レオメータ(TAインスツルメント社製AR1000)を用い、20mmのパラレルプレートの測定子を用いて測定した。測定ステージの温度を25℃とし、測定ステージと測定子とのギャップを200μmに設定した。
測定対象となるペーストを測定ステージ上に10g載置し、測定子を所定のギャップに調整した。このとき、測定子からはみ出したペーストはスパチュラを用いて除去した上で測定を開始した。
回復歪量は、ペーストに対してずり速度10s−1でせん断を1分間加えた後、応力をゼロとしてペーストの回復量を回復歪量として測定した。回復歪量は、せん断により与えられた変形に対するペーストの回復挙動を示すことから、せん断直後の歪を0として負の値を示すことになる。測定した回復歪量を表2に示す。
クリープ歪量は、測定子の回転方向に5Paのせん断応力を1分間加え、ペーストの変形量をクリープ歪量として測定した。測定したクリープ歪量を表2に示す。
粘度は、せん断速度0.4s−1〜40s−1の粘度を測定した。表2に、0.4s−1における粘度(η0.4)と40s−1における粘度(η40)を示す。
次に、本発明例1〜8、比較例1〜3のはんだ下地層形成用ペーストを用いて、純度99.99%以上のアルミニウムの圧延板の上にはんだ下地層を形成し、このはんだ下地層の表面粗さを評価した。
まず、上述のはんだ下地層形成用ペーストをスクリーン印刷によってアルミニウム板の上に塗布した。スクリーン版としてカレンダー処理を行ったメッシュ#250、#70の2種類を用いた。スクリーン印刷機(ニューロング精密工業社製LS−15GX)を用いて、スキージ硬度70度、スキージ角度60°、スキージ速度30mm/秒、スクリーン版ギャップ1.5mmの条件で印刷を行った。印刷パターンは、15mm×12mmのベタパターンを使用した。
このように、アルミニウム板の上にはんだ下地層形成用ペーストを印刷した後、大気雰囲気で、600℃×10分の条件で焼成を行い、はんだ下地層を形成した。
そして、得られたはんだ下地層の表面を、レーザ顕微鏡(キーエンス社製VK−9700)を用いて、対物レンズ倍率20倍で観察し、得られた画像をカットオフ値λc=0.08μmで画像全体の粗さを解析した。評価としてうねり曲線の算術平均高さWa(JIS B0601−2001)を用いた。結果を表2に示す。
なお、通常、表面粗さとしては粗さ曲線の算術平均高さRaを用いることが多いが、カットオフ値λc=0.08μmにてRa,Waを分離して検討した結果、スクリーン版のメッシュに起因する粗さはWaに大きく影響し、Raにはほとんど影響がないことが判明したため、Waを用いて評価した。
また、#250のスクリーン版を用いた場合の回復歪量と表面粗さとの関係を図6に示す。#70のスクリーン版を用いた場合の回復歪量と表面粗さとの関係を図7に示す。
さらに、#70のスクリーン版を用いた場合のクリープ歪量と表面粗さとの関係を図8、図9に示す。
また、はんだ下地層のにじみは、#70のスクリーン版にて印刷したパターン端部をレーザ顕微鏡(キーエンス社製VK−9700)にて、対物レンズ倍率10倍で観察し、パターン端部からにじみ先端までの長さを測定して評価した。評価結果を表2に示す。
Figure 0005741806
図6に示すように、#250のスクリーン版を用いた場合においては、前述の回復歪量が−40%以下である本発明例1〜8は、回復歪量が−40%よりも大きい比較例1〜3に比べて、はんだ下地層の表面粗さ(Wa)が小さくなっていることが確認される。
また、図7に示すように、#70のスクリーン版を用いた場合においても、本発明例1〜8は、比較例1〜3に比べてはんだ下地層の表面粗さ(Wa)が小さくなっているが、回復歪量が−40%以下の範囲内において、回復歪量と表面粗さ(Wa)との相関が弱くなっていることが確認される。
図8、図9をみると、#70のスクリーン版を用いた場合において、クリープ歪量が15%以上のものでは、表面粗さ(Wa)が0.5μm以下で安定することが確認される。よって、メッシュの粗いスクリーン版を用いる場合には、クリープ歪量を15%以上とすることが好ましい。
また、表2に示すように、クリープ歪み量が786.5%とされた本発明例8では、はんだ下地層の表面粗さは小さくなっているが、にじみが発生しており、アルミニウムの回路層を高精細に形成する場合には適さない。一方、クリープ歪み量が430%とされた本発明例9では、にじみが抑えられており、アルミニウムの回路層を高精細に形成することが可能であることが確認される。
1 パワーモジュール
2 はんだ層
3 半導体チップ(電子部品)
10 パワーモジュール用基板
12 回路層(回路)
30 はんだ下地層

Claims (4)

  1. 回路上に電子部品をはんだ接合する際に用いられるはんだ下地層形成用ペーストであって、
    少なくとも、銀粉末と、セルロース系樹脂又はアクリル系樹脂と、ガラス粉末と、を含み、
    ずり速度10s−1でせん断を1分間加えた後に、応力を印加しない状態で歪量を測定した場合に、
    せん断を解放した時点での歪量を0として、せん断を解放してから2分経過後の歪量が−40%以下かつ−81.3%以上となることを特徴とするはんだ下地層形成用ペースト。
  2. せん断応力を5Pa×1分間印加した場合において、クリープ歪量が15%以上500%以下であることを特徴とする請求項1に記載のはんだ下地層形成用ペースト。
  3. 前記銀粉末の平均粒径が0.05μm以上1μm以下とされていることを特徴とする請求項1又は請求項2に記載のはんだ下地層形成用ペースト。
  4. 前記銀粉末及び前記ガラス粉末からなる粉末成分の含有量が、60質量%以上90質量%以下とされ、
    前記粉末成分中における前記銀粉末の重量Aと前記ガラス粉末の重量Gの比A/Gが、80/20から99/1の範囲内に設定されていることを特徴とする請求項1から請求項3のいずれか一項に記載のはんだ下地層形成用ペースト。
JP2011032425A 2011-02-17 2011-02-17 はんだ下地層形成用ペースト Expired - Fee Related JP5741806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011032425A JP5741806B2 (ja) 2011-02-17 2011-02-17 はんだ下地層形成用ペースト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011032425A JP5741806B2 (ja) 2011-02-17 2011-02-17 はんだ下地層形成用ペースト

Publications (2)

Publication Number Publication Date
JP2012174366A JP2012174366A (ja) 2012-09-10
JP5741806B2 true JP5741806B2 (ja) 2015-07-01

Family

ID=46977126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011032425A Expired - Fee Related JP5741806B2 (ja) 2011-02-17 2011-02-17 はんだ下地層形成用ペースト

Country Status (1)

Country Link
JP (1) JP5741806B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866292B2 (ja) * 2007-05-14 2012-02-01 積水化学工業株式会社 積層セラミックコンデンサ内部電極用導電ペースト
JP5304508B2 (ja) * 2009-05-15 2013-10-02 三菱マテリアル株式会社 導電性組成物

Also Published As

Publication number Publication date
JP2012174366A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
KR102066300B1 (ko) 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트
JP6244405B2 (ja) 配線パターンを形成するための組成物
TWI490292B (zh) Adhesive materials and adhesives made using them
WO2013002407A1 (ja) ろう材、ろう材ペースト、セラミックス回路基板、セラミックスマスター回路基板及びパワー半導体モジュール
TWI716639B (zh) 接合材料及使用其之接合方法
JP2010287869A (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP5707886B2 (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法
JP5304508B2 (ja) 導電性組成物
JP2013251256A (ja) 低銀含有量ペースト組成物およびその低銀含有量ペースト組成物から導電性膜を製造する方法
KR20150092150A (ko) 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 동판 접합용 페이스트, 및 접합체의 제조 방법
JP5915233B2 (ja) はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法
WO2017150096A1 (ja) 半導体装置
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP5962025B2 (ja) 導電性組成物及び接合体の製造方法
JP6565527B2 (ja) Ag下地層付パワーモジュール用基板及びパワーモジュール
JP2012109314A (ja) パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
TWI784000B (zh) 導體形成用組成物及其製造方法、導體及其製造方法、晶片電阻器
JP2014172802A (ja) 銅部材接合用ペースト、接合体、及びパワーモジュール用基板
JP5741806B2 (ja) はんだ下地層形成用ペースト
JP2017172029A (ja) Niナノ粒子を用いた接合材料及び接合構造体
JP2010108696A (ja) 抵抗体ペースト及び抵抗器
JP2014107326A (ja) 回路基板及び半導体装置
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP2007116181A (ja) 回路基板
JP6831416B2 (ja) 接合材及び接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5741806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees