JP2011071756A - 固体撮像素子及びその製造方法並びに撮像装置 - Google Patents

Abstract

【課題】固体撮像素子の各画素間のクロストークを抑制する。
【解決手段】半導体基板４１の表面部のｐウェル層に二次元アレイ状に配列形成された複数の画素４２ｂと、画素４２ｂと隣接する画素との間に設けられ前記ｐウェル層より高不純物濃度かつ深さ方向に多層ａ，ｂ，ｃで構成される素子分離領域とを備える固体撮像素子であって、複数の画素が形成された撮像領域の中心に対して多層を構成する各層ａ，ｂ，ｃが放射状にシフトして形成される。
【選択図】図６

Description

本発明は、ＣＣＤ型やＣＭＯＳ型等の固体撮像素子及びその製造方法並びにこの固体撮像素子を搭載した撮像装置に係り、特に、画素間のクロストークを抑制した構造を持つ固体撮像素子及びその製造方法並びに撮像装置に関する。

デジタルカメラ等に搭載されるＣＣＤ型やＣＭＯＳ型等の固体撮像素子には、多数の光電変換素子（フォトダイオード：以下、画素ともいう。）が二次元アレイ状に形成され、撮影レンズを通して入射してくる被写体の光像が固体撮像素子の表面に結像する様になっている。

撮影レンズの光軸を通して入射してきた光は、固体撮像素子の表面中心に垂直に入射するが、固体撮像素子の周辺部に入射する光は、斜めになって入ってくる。このため、この斜め入射光を効率的に受光して受光量に応じた信号電荷を発生させるように、従来は、特許文献１に記載されている様に、半導体基板のｐウェル層内に形成するｎ領域（ｐウェル層とｎ領域でフォトダイオードのｐｎ接合が形成される。）を多層で構成し、深い箇所のｎ領域が撮像素子周辺部の方向にずれるように、即ち、斜め入射光に沿う方向にずれるようにスケーリングしている。

特開２００３―７８１２５号公報

固体撮像素子に搭載される画素数は増加の一途を辿り、近年では１千万画素以上を搭載するのが普通になってきている。この様な多画素化が図られた固体撮像素子では、１画素１画素が微細化された結果、上記のｎ領域の受光面積が狭くなる。このため、ｎ領域を深い位置まで形成して、少ない入射光量でも多くの信号電荷が得られるように量子効率が高められている。

しかしながら、画素の微細化が図られると、隣接画素のｎ領域との間の素子分離領域（ｐウェル層）の幅も狭くなってしまう。更に、この様な固体撮像素子に、特許文献１記載のスケーリングを適用すると、深い位置でずれたｎ領域が素子分離領域内に深く食い込み、素子分離性能を劣化させてしまうという問題が生じる。

素子分離性能の劣化は画素分離性能の悪化を意味し、画素間のクロストーク即ち隣接画素間の信号分離が不十分になることを意味し、撮像画像の品質を劣化させてしまう。特に、半導体基板内の深部への透過率が高い赤色光の斜め入射光によるクロストークは問題となる。

本発明の目的は、半導体基板深部における斜め入射光によるクロストークを低減した構造を持つ固体撮像素子及びその製造方法並びに撮像装置を提供することにある。

本発明の固体撮像素子は、半導体基板の表面部のｐウェル層に二次元アレイ状に配列形成された複数の画素と、該画素と隣接する前記画素との間に設けられ前記ｐウェル層より高不純物濃度且つ深さ方向に多層で構成される素子分離領域とを備える固体撮像素子であって、前記複数の画素が形成された撮像領域の中心に対して前記多層を構成する各層が放射状にシフトして形成されることを特徴とする。

本発明の固体撮像素子の製造方法は、前記各層を複数回のイオン注入で形成し、前記シフトさせる量は前記イオン注入するときに用いるマスクで制御することを特徴とする。

本発明の撮像装置は、上記の固体撮像素子を搭載したことを特徴とする。

本発明によれば、素子分離領域が多層構造で且つ斜め入射光の方向に沿ってシフトされるため、画素間のクロストークが抑制され、撮像画像の品質が向上する。

本発明の一実施形態に係る撮像装置の機能ブロック構成図である。 図１に示す固体撮像素子の表面模式図である。 図２に示す固体撮像素子の画素だけの表面図である。 図３のＩＶ―ＩＶ線断面模式図である。 図４に示す各層のドーズ量と不純物種，注入エネルギの一例を示す表図である。 図３のＶＩ―ＶＩ線断面模式図である。 図６に代わる実施形態の断面模式図である。 図６に代わるＣＭＯＳ型固体撮像素子の断面模式図である。 図７に代わるＣＭＯＳ型固体撮像素子の断面模式図である。 図８に代わる裏面照射型固体撮像素子の断面模式図である。 図９に代わる裏面照射型固体撮像素子の断面模式図である。 本発明の別実施形態に係るＣＣＤ型固体撮像素子の断面模式図である。 図１２との比較例を示す図である。 図１２に代わるＣＣＤ型固体撮像素子の断面模式図である。 図１２に代わるＣＭＯＳ型固体撮像素子の断面模式図である。 図１５との比較例を示す図である。 図１５に代わるＣＭＯＳ型固体撮像素子の断面模式図である。 図１５に代わる裏面照射型固体撮像素子の断面模式図である。 図１８との比較例を示す図である。 図１８に代わる裏面照射型固体撮像素子の断面模式図である。

以下、本発明の一実施形態について、図面を参照して説明する。

図１は、本発明の一実施形態に係る撮像装置（この例ではデジタルスチルカメラ）２０の機能構成図である。この撮像装置２０は、撮像部２１と、撮像部２１から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によってＡ／Ｄ２３，アナログ信号処理部２２，撮像部２１の駆動制御を行う駆動部（タイミングジェネレータＴＧを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュライト２５とを備える。

撮像部２１は、被写界からの光を集光する光学レンズ系２１ａと、該光学レンズ系２１ａを通った光を絞る絞りやメカニカルシャッタ２１ｂと、光学レンズ系２１ａによって集光され絞りによって絞られた光を受光し撮像画像データ（アナログ画像データ）を出力する表面照射型のＣＣＤ型固体撮像素子３５とを備える。

本実施形態の撮像装置２０は更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、カメラ背面等に設けられメニュー画面やスルー画像，撮像画像を表示する液晶表示部２８と、撮像装置全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス３４とを備え、また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。

図２は、固体撮像素子３５の表面模式図である。このＣＣＤ型固体撮像素子３５は、半導体基板４１上の有効画素領域（撮像領域）に二次元アレイ状、図示する例では正方格子状に配列形成された複数の画素４２と、各画素列に沿って形成された垂直電荷転送路（ＶＣＣＤ）４３と、各垂直電荷転送路４３の転送方向端部に沿って形成された水平電荷転送路（ＨＣＣＤ）４６と、水平電荷転送路４６の出力端部に設けられ転送されてきた信号電荷の電荷量に応じた電圧値信号を撮像画像信号として図１のアナログ信号処理部２２に出力するアンプ４７とを備える。各画素４２と垂直電荷転送路４３とは読出電極部４４で接続されている。

なお、「水平」「垂直」という用語を用いて説明したが、これは半導体基板の表面に沿う「１方向」「この１方向に対して略直角の方向」という意味に過ぎない。

図３は、図２で説明した固体撮像素子のうち、画素４２のみを図示した図である。中心部の画素を４２ａとし、中心から離れるに従って、４２ｂ，４２ｃという符号にしている。周辺部の画素を表す矩形枠に対して点線でずらした枠は、特許文献１と同様に、半導体基板の深部に行くほど、ｎ領域をずらしている方向を示している。中心に対して放射状にｎ領域をずらし、中心から離れる画素程、ズラシ量を大きくしている。

図４は、図３に示す撮像素子３５の中心部に設けられた画素の断面模式図である。半導体基板４１の表面には、ゲート酸化膜５１が形成され、その上の所定箇所には、垂直電荷転送路を構成する転送電極膜５２がポリシリコン膜で形成される。転送電極膜５２の上は絶縁膜５３で覆われ、その上の基板全面が窒化膜等の透明な絶縁層５４で覆われ、その上に遮光膜５５が形成される。遮光膜５５の画素部上方に開口５５ａが設けられる。

遮光膜５５の上には透明な絶縁層５６が設けられ、その上に透明な平坦化層５７が設けられ、その上に、カラーフィルタ層５８が設けられ、その上にマイクロレンズ５９が設けられる。

半導体基板４１の表面部に形成されたｐウェル層内においては、画素部（遮光膜開口５５ａ下）にフォトダイオードを構成するｎ領域６０が設けられ、画素部間の転送電極膜５２下の深部には、素子分離領域７０が設けられている。

ｎ領域６０の半導体基板表面部のゲート酸化膜直下には、暗電流抑制用の高濃度ｐ型表面層６１が設けられ、その下側（半導体基板深部側）に４層構成のｎ領域ｈ層６２，ｅ層６３，ｆ層６４，ｇ層６５が設けられている。各層６２〜６５は夫々別々にイオン注入されて不純物濃度制御が行われるため、４回のイオン注入工程により製造される。

垂直転送電極膜５２直下には、垂直電荷転送路を構成するｎ型の埋め込みチャネルを構成するｄ層７１が形成され、その下側（半導体基板深部側）に、ｄ層７１から若干離間した３層構成のｐ型不純物領域（素子分離領域）でなるａ層７２，ｂ層７３，ｃ層７４がこの順に深部方向に設けられている。各層７２〜７４は夫々別々にイオン注入されて不純物濃度制御が行われるため、３回のイオン注入工程により製造される。

ｎ領域６０のｅ層６３とｐ領域７０のａ層とは同一深さに形成され、ｎ領域６０のｆ層６４とｐ領域７０のｂ層７３とは同一深さに形成され、ｎ領域６０のｇ層６５とｐ領域７０のｃ層７４とは同一深さに形成される。

ｈ層６２とｄ層７１との間のうち、垂直電荷転送路の埋め込みチャネル７１との間の接続を遮断する側に、表面側画素分離を行うｐ型領域でなるｉ層８１が設けられ、埋め込みチャネル７１と接続する側に、ｎ型でなるゲートチャネルｊ層８２を設けている。

図５は、図４で示したａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ層の、各々不純物種と、イオン注入するときのエネルギと、ドーズ量を例示している。不純物種としてホウ素（Boron）が注入された領域はｐ型領域となり、ヒ素（Arsenic）が注入された領域はｎ型領域となる。ドーズ量を制御することで、例えば、ａ層７２＞ｂ層７３＞ｃ層７４の不純物濃度順としたり、ａ層７２＝ｂ層７３＞ｃ層７４としたりする。ｎ領域６０においても同様である。

図４に示すｎ領域６０は４層構成となっており、半導体基板表面側から順に、ｈ層６２，ｅ層６３，ｆ層６４，ｇ層６５となっている。ｈ層６２と周りのｐウェル層との間で表面側のフォトダイオードが形成され、残り３層が深部側（図５では「バルク側」と標記）のフォトダイオードを構成している。最深部のｎ領域は、少なくとも深さ１．０μｍ程度まで形成するのが量子効率的に好ましい。また、ａ層７２は、半導体基板表面から深さ０．５μｍより深い場所に製造した方が素子分離性能が向上する。

以下、ｅ層６３，ａ層７２を深浅層ｅ，ａ（或いは単にｅ層，ａ層）といい、ｆ層６４，ｂ層７３を深中層ｆ，ｂ（或いは単にｆ層，ｂ層）といい、ｇ層６５，ｃ層７４を深深層ｇ，ｃ（或いは単にｇ層，ｃ層）という。

図６は、図３のVI―VI線断面模式図であり、入射光が斜め入射になる部分の断面を示している。マイクロレンズ（トップレンズ）５９は、光が入射してくる方向（撮像素子の中心（撮影レンズの光軸）方向）にシフトして形成されている。

また、４層構成のｎ領域６０の各層のうち深浅層ｅ、深中層ｆ、深深層ｇを、深さが深い層ほど不純物濃度を薄くすると共に、斜め入射光に沿う方向にシフト量が大きくなる様にスケーリングして製造している。各層ｅ，ｆ，ｇはイオン注入で製造されるが、そのときのマスク形状を変えることで容易にシフト量を調整可能である。

本実施形態の固体撮像素子では、更に、深浅層ｅ、深中層ｆ、深深層ｇのシフト量に対応させて、ｐウェル層より高濃度なｐ型不純物領域でなる素子分離領域７０の３層構成の深浅層ａ、深中層ｂ、深深層ｃを、同様にシフトさせている。このときのｐ型不純物の濃度を、浅い層ほど高く製造している。

図６に下段には、深さｘと深さｙの各一次元ポテンシャルを示している。深さｘは、ｈ層の下辺部当たりの深さであり、深さｙはｇ層，ｃ層の深さである。素子分離領域７０を、斜め入射光に合わせて深くなるほど固体撮像素子周辺方向にシフトさせているため、深さｘにおける一次元ポテンシャルのピーク位置Ｌに対して深さｙにおける一次元ポテンシャルのピーク位置Ｍが固体撮像素子周辺方向にずれる。

この結果、深深層ｃに斜め入射光が入射して発生した信号電荷（電子）は、斜め入射手前の画素Ｎのｎ領域に流れ込み、斜め入射方向の隣接画素Ｐに流れ込むことがなくなる。つまり、クロストークが抑制される。

この様に、画素間分離を図る深部の素子分離領域７０の各層ａ，ｂ，ｃを、画素を構成する深部のｎ領域の各層ｅ，ｆ，ｇに合わせてシフトさせているため、深さ方向に素子分離領域の幅が局所的に狭くなることがなく、良好な素子分離性能を得ることができる。この結果、画素間のブルーミングが抑制され、基板深部におけるクロストークも抑制される。

図７は、図６に代わる実施形態の断面模式図である。基本的な構成は、図６と同じであるが、異なるのは、ｎ領域のｅ層とｆ層のシフト量を同一として且つ不純物濃度を同一としている点であり、これに合わせて、ｐ領域のａ層とｂ層も不純物濃度同一でシフト量も同一としている。この構成によっても、図６の実施形態と同様の効果を得ることができる。

しかも本実施形態では、ｅ層とｆ層を同時に同じマスクを使用してイオン注入で製造でき、ａ層とｂ層も同じマスクを使用してイオン注入することで製造でき、製造工程数が削減できて製造コストの低減を図ることが可能になるという効果が得られる。

図８は、図６に代わる更に別実施形態の断面模式図である。図６，図７では、ＣＣＤ型固体撮像素子を例に説明したが、図８は、ＣＭＯＳ型固体撮像素子の例を示している。基本的な構成は図６と同じであり、半導体基板４１の表面に設けたゲート絶縁膜５１から平坦化膜５７までの構成や、信号読出部の構成が図６と異なる。

本実施形態では、フォトダイオードを構成する隣接するｈ層間に信号読出回路を構成するＭＯＳトランジスタのソース９１，ドレイン９２が形成され、ゲート絶縁膜５１の上にゲート電極９３が設けられる。そして、ゲート電極９３の上に絶縁層９４を設け、その上に配線９５を形成して配線９５をゲート電極９３に配線９６で接続し、配線９５を絶縁層９７で覆い、更にその上に配線９８を設け、配線９８を絶縁層９９で覆った上に平坦化層５７を設けている。このＣＭＯＳ型固体撮像素子の構成は、周知の構成であり特徴はない。

また、素子分離領域は、上記と同様に深部においてａ層，ｂ層，ｃ層を備えるが、画素間の表面側を分離するｉ層が大きく設けられた箇所と、上記のＭＯＳトランジスタを設けた箇所とが交互に形成される。

本実施形態の特徴は、図６と同じであり、ｎ領域の深部を構成するｅ層，ｆ層，ｇ層を斜め入射光に合わせ斜め入射方向に沿う方向にシフトさせ、これに合わせて素子分離領域のａ層，ｂ層，ｃ層もシフトさせている点である。このＣＭＯＳ構造でも、図６と同様の効果を得ることができる。

図９は、図７に対応するＣＭＯＳ型固体撮像素子の断面模式図である。本実施形態では、ｎ領域のｅ層とｆ層の不純物濃度を同じにして且つシフト量を同一とし、素子分離領域のａ層とｂ層の不純物濃度を同じにして且つシフト量を同一としている。この実施形態も図７の実施形態と同様の効果を得ることができる。

図１０は、ＣＭＯＳ型の裏面照射型固体撮像素子の図６に対応する断面模式図である。裏面照射型であるため、図８のカラーフィルタ層５８とマイクロレンズ５９を半導体基板４１の裏面側に設けた点が異なる。この裏面照射型でも、図６の実施形態と同様に、ｎ領域のｅ層，ｆ層，ｇ層を斜め入射光の入射方向に合わせてシフトさせ、これに合わせて、素子分離領域のａ層，ｂ層，ｃ層もシフトさせている。本実施形態でも、図６，図８の実施形態と同様の効果が得られる。

図１０は、ＣＭＯＳ型の裏面照射型固体撮像素子であるが、信号読出部の構成が電荷転送路になっているＣＣＤ型の裏面照射型固体撮像素子にも同様に本発明を適用可能であることはいうまでもない。

図１１は、図１０に代わる裏面照射型固体撮像素子の断面模式図である。本実施形態は、図７の実施形態に対応する実施形態であり、ｎ領域のｅ層とｆ層の不純物濃度を同じにして且つシフト量を同一とし、素子分離領域のａ層とｂ層の不純物濃度を同じにして且つシフト量を同一としている。この実施形態も図７の実施形態と同様の効果を得ることができる。

図１２は、図６に代わる実施形態の断面模式図である。図６の実施形態では、素子分離領域７０のａ層，ｂ層，ｃ層と共に、ｎ領域６０のｅ層，ｆ層，ｇ層も深くなるほどシフト量を大きくしたが、本実施形態では、素子分離領域７０だけシフトさせ、ｎ領域のｅ層，ｆ層，ｇ層はシフトさせていない点を特徴とする。ｎ領域をシフトさせないため、同一マスクでｈ層，ｅ層，ｆ層，ｇ層が製造でき、製造工程数が削減される。

ｎ領域のｅ層，ｆ層，ｇ層がシフトしておらずに、素子分離領域のａ層，ｂ層，ｃ層がシフトしているため、素子分離領域がｎ領域に食い込んだ形状となっている。特に、一番シフト量の大きいｃ層がｇ層に対して大きく食い込んでいる。
このため、本来であったら、深さｙのｃ層への入射光によって発生した信号電荷（電子）は、隣接画素側に流れてしまうのに対し、本実施形態では、符号１０１で示す電子は、隣接画素側の移動が阻止される。

図１３は図１２との比較例を示す図である。図１３では、素子分離領域のａ層，ｂ層，ｃ層はシフトされていない。このため、深さｙのｃ層への入射光で発生した信号電荷１０１は、隣接画素方向に流れてしまっている。

図１４は、図１２に代わる実施形態の断面模式図であり、ｎ領域の各層はシフトさせておらず、更に、図７の実施形態と同様に、素子分離領域のａ層とｂ層の不純物濃度を同じにして且つシフト量を同一とし、一番下側の一番不純物濃度の低いｃ層のシフト量を図１２と同じにしている。この実施形態でも図１２と同様に、クロストークを防止することができる。

図１２，図１３，図１４では、ＣＣＤ型固体撮像素子を例にした実施形態を説明したが、同様にＣＭＯＳ型固体撮像素子にも全く同じ技術を適用できる。図１５，図１６，図１７は、夫々図１２，図１３，図１４に対応するＣＭＯＳ型固体撮像素子の断面模式図である。夫々の説明は、図１２〜図１４と同じとなるため省略する。

図１８〜図２０は、図１２〜図１４と全く同じ技術をＣＭＯＳ型の裏面照射型固体撮像素子に適用した場合の断面模式図である。裏面照射型に同様に適用できる点を図示で示し、説明は上記と重複するため省略する。

以上述べた様に、実施形態による固体撮像素子は、半導体基板の表面部のｐウェル層に二次元アレイ状に配列形成された複数の画素と、該画素と隣接する前記画素との間に設けられ前記ｐウェル層より高不純物濃度且つ深さ方向に多層で構成される素子分離領域とを備える固体撮像素子であって、前記複数の画素が形成された撮像領域の中心に対して前記多層を構成する各層が放射状にシフトして形成されることを特徴とする。

また、実施形態の固体撮像素子は、前記画素が前記ｐウェル層内に多層構造のｎ領域を備え、該ｎ領域が隣接する前記素子分離領域の前記放射状の前記シフトと同方向に該ｎ領域の各層がシフトして形成されることを特徴とする。

また、実施形態の固体撮像素子は、前記素子分離領域を構成する前記各層のうち不純物濃度がピークとなる層が前記半導体基板の表面から深さ０．５μｍより深い場所に形成されることを特徴とする。

また、実施形態の固体撮像素子は、前記素子分離領域を構成する前記各層の不純物濃度を前記半導体基板の表面からの深さが深いほど低濃度にすると共に前記シフトさせる量を大きくすることを特徴とする。

また、実施形態の固体撮像素子は、前記素子分離領域を構成する前記各層のうち不純物濃度が同一の層については前記シフト量を同一にすることを特徴とする。

また、実施形態の固体撮像素子は、前記画素からの信号読出手段として電荷転送路を持つＣＣＤ型であることを特徴とする。

また、実施形態の固体撮像素子は、前記画素からの信号読出手段としてＭＯＳトランジスタを持つＭＯＳ型であることを特徴とする。

また、実施形態の固体撮像素子は、前記半導体基板の表面側から光が入射する表面照射型の固体撮像素子であり、前記放射状にシフトする方向が前記半導体基板の前記中心から周辺部の方向であることを特徴とする。

また、実施形態の固体撮像素子は、前記半導体基板の裏面側から光が入射する裏面照射型の固体撮像素子であり、前記放射状にシフトする方向が前記半導体基板の前記中心に向かう方向であることを特徴とする。

また、実施形態の撮像装置は、上記のいずれかに記載の固体撮像素子を搭載したことを特徴とする。

また、実施形態の固体撮像素子の製造方法は、上記のいずれかに記載の固体撮像素子の製造方法であって、前記各層は複数回のイオン注入で形成し、前記シフトさせる量は前記イオン注入するときに用いるマスクで制御することを特徴とする。

上述した実施形態によれば、フォトダイオードを構成するｎ領域の間に設ける素子分離領域を多層構成とし、各層を斜め入射光の方向に合わせてシフトさせ、このｎ領域も同様に多層構成とし、各層を斜め入射光の方向に合わせてシフトさせ（ｎ領域はシフトしない実施形態もある）たので、各画素で発生する信号電荷の画素間クロストークを抑制することが可能となる。特に、半導体基板の深部にまで透過する赤色光によるクロストークを抑制することができる。

また、ｎ領域の深さは各画素で同じにしているため、光電変換の量子効率は各画素で同じ特性となり、各画素に蓄積された信号電荷を半導体基板側に電子シャッタパルスで引き抜く基板引き抜き特性も同じ特性となる。

更に、実施形態によれば、基板表面側のフォトダイオードの構造は変えずに、基板深部の素子分離領域（及びｎ領域）の構造をシフトさせているだけのため、読出電圧（読出パルス電圧）やフォトダイオード容量は、シフトさせない構造の従来技術と同じに維持される。

本発明に係る固体撮像素子は、斜め入射光に対しても画素間のクロストークが抑制され高品質な被写体画像が撮像できるため、デジタルスチルカメラやデジタルビデオカメラ、カメラ付携帯電話機、ＰＤＡやノートパソコン等のカメラ付電子装置、内視鏡等の撮像装置一般に適用すると有用である。

２０ 撮像装置
３５ 固体撮像素子
４２ 画素（フォトダイオード）
４２ａ 中心部の画素
４２ｂ 中心から外れた箇所の画素
４２ｃ チップ周辺部の画素
４３ 垂直電荷転送路
４６ 水平電荷転送路
５８ カラーフィルタ層
５９ マイクロレンズ
ｈ，ｅ，ｆ，ｇ 多層構造のｎ領域
ａ，ｂ，ｃ 多層構造の素子分離領域（ｐ領域）

Claims (11)

1. 半導体基板の表面部のｐウェル層に二次元アレイ状に配列形成された複数の画素と、該画素と隣接する前記画素との間に設けられ前記ｐウェル層より高不純物濃度且つ深さ方向に多層で構成される素子分離領域とを備える固体撮像素子であって、前記複数の画素が形成された撮像領域の中心に対して前記多層を構成する各層が放射状にシフトして形成される固体撮像素子。
2. 請求項１に記載の固体撮像素子であって、前記画素は前記ｐウェル層内に多層構造のｎ領域を備え、該ｎ領域が隣接する前記素子分離領域の前記放射状の前記シフトと同方向に該ｎ領域の各層がシフトして形成される固体撮像素子。
3. 請求項１又は請求項２に記載の固体撮像素子であって、前記素子分離領域を構成する前記各層のうち不純物濃度がピークとなる層が前記半導体基板の表面から深さ０．５μｍより深い場所に形成される固体撮像素子。
4. 請求項１乃至請求項３のいずれかに記載の固体撮像素子であって、前記素子分離領域を構成する前記各層の不純物濃度を前記半導体基板の表面からの深さが深いほど低濃度にすると共に前記シフトさせる量を大きくする固体撮像素子。
5. 請求項１乃至請求項４のいずれかに記載の固体撮像素子であって、前記素子分離領域を構成する前記各層のうち不純物濃度が同一の層については前記シフト量を同一にする固体撮像素子。
6. 請求項１乃至請求項５のいずれかに記載の固体撮像素子であって、前記画素からの信号読出手段として電荷転送路を持つＣＣＤ型である固体撮像素子。
7. 請求項１乃至請求項５のいずれかに記載の固体撮像素子であって、前記画素からの信号読出手段としてＭＯＳトランジスタを持つＭＯＳ型である固体撮像素子。
8. 請求項６又は請求項７に記載の固体撮像素子であって、前記半導体基板の表面側から光が入射する表面照射型の固体撮像素子であり、前記放射状にシフトする方向が前記半導体基板の前記中心から周辺部の方向である固体撮像素子。
9. 請求項６又は請求項７に記載の固体撮像素子であって、前記半導体基板の裏面側から光が入射する裏面照射型の固体撮像素子であり、前記放射状にシフトする方向が前記半導体基板の前記中心に向かう方向である固体撮像素子。
10. 請求項１乃至請求項９のいずれかに記載の固体撮像素子を搭載したことを特徴とする撮像装置。
11. 請求項１乃至請求項９のいずれかに記載の固体撮像素子の製造方法であって、前記各層は複数回のイオン注入で形成し、前記シフトさせる量は前記イオン注入するときに用いるマスクで制御する固体撮像素子の製造方法。

Images