JP2011059610A - 電気光学装置、その駆動方法および電子機器 - Google Patents

Abstract

【課題】複数のサブフィールド毎に画素をオンまたはオフ駆動する際にフリッカーを低減する。
【解決手段】フレームを例えば４個のグループで構成するとともに、各グループを期間長の異なる４個のサブフィールドで構成し、画素を、階調レベルに応じた駆動パターンにしたがってオンまたはオフ駆動する。駆動パターンには、一の階調レベルに対し、サブフィールド毎に液晶素子をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンのタイプＡと、当該タイプＡに対し、サブフィールド数の「４」を単位としてビット配列の位相をシフトさせたシフトパターンのタイプＢ、Ｃ、Ｄとがある。一の画素に対し、タイプＡ、Ｂ、Ｃ、Ｄのいずれか１つを、当該一の画素の位置に応じて選択して、当該一の画素をオン駆動またはオフ駆動する。
【選択図】図８

Description

本発明は、複数のサブフィールドの各々において、画素をオンまたはオフのいずれかで駆動する技術に関する。

液晶素子やＥＬ（Electronic Luminescence）素子などのような表示素子を画素として有する電気光学装置において中間階調を表現するために、次のような技術が提案されている。すなわち、フレーム（フィールド）を分割した複数のサブフィールド毎に、画素をオンまたはオフのいずれか一方で駆動するとともに、オンまたはオフ駆動する時間の割合を変化させることによって中間階調を表現する技術が提案されている（特許文献１参照）。

特開２００７−１４８４１７号公報（図６、段落００９９）

ところで、画素をサブフィールド毎にオンまたはオフ駆動する際に、互いに隣接する複数の画素領域にわたって特定の階調を表現しようとしたときに、フリッカーが視認される場合があった。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、サブフィールド毎に画素をオンまたはオフに駆動して階調を表現する際のフリッカーを低減する技術を提供することにある。

上記目的を達成するために、本発明に係る電気光学装置は、複数の画素と、前記複数の画素をそれぞれオン駆動またはオフ駆動する駆動回路と、を備える電気光学装置であって、前記駆動回路は、フレームを複数個のグループで構成するとともに、各グループを互いに期間長の異なる複数個のサブフィールドで構成して、前記サブフィールド毎に、階調レベルに応じた駆動パターンにしたがって前記画素をオン駆動またはオフ駆動し、一の階調レベルに対応する駆動パターンには、当該一の階調レベルに対し、前記サブフィールド毎に前記画素をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンと、当該基本パターンに対し、前記グループのサブフィールド数を単位として前記ビット配列の位相をシフトさせた１以上のシフトパターンとがあり、一の画素に対し、前記基本パターンおよびシフトパターンのいずれか１つを、当該一の画素の位置に応じて選択して、当該一の画素をオン駆動またはオフ駆動することを特徴とする。本発明によれば、フレームにおいてオン駆動（またはオフ駆動）が特定の時間帯に集中しても、画素の位置に応じてオン駆動（またはオフ駆動）が特定の時間帯に集中しても、画素の位置に応じてオン駆動またはオフ駆動を指示するビット配列の位相がシフトされる。このため、隣接するもの同士が互いに異なる駆動パターンでオンオフ駆動されるので、全体でみると、オンオフ駆動で生じる明暗をフリッカーとして視認され難くすることが可能となる。

本発明において、前記駆動パターンにおける基本パターンと、１以上のシフトパターンの各々とは、前記ビット配列の位相を、前記グループのサブフィールド数の整数倍分シフトさせた関係にあっても良い。このとき、前記駆動パターンには、前記フレームを構成するグループ個数分の種類があることが好ましい。さらに、前記駆動回路は、横方向および縦方向にマトリクス状に配列する画素に対し、前記横方向で隣接する画素同士および前記縦方向で隣接する画素同士において同種類の駆動パターンを選択しないように予め定められたルールにしたがって、１つの駆動パターンを選択する構成としてもよい。このルールについては、予めルックアップテーブルに記憶させた構成が好ましい。
また、本発明において、前記画素を、極性パターンにしたがった極性で少なくともオン駆動するとともに、前記フレームを「３」以上の奇数個のグループで構成し、前記極性パターンの周期の１／２期間を、前記グループを構成する複数個のサブフィールドの期間とした構成としても良い。この構成によれば、フレームにおいてオン駆動（またはオフ駆動）が特定の時間帯に集中することによるフリッカーにくわえて、極性差によって生じるフリッカーについても視認され難くすることが可能となる。
なお、本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、また、当該電気光学装置を有する電子機器としても概念することが可能である。

第１実施形態に係る電気光学装置の構成を示すブロック図である。 電気光学装置における表示パネルの構成を示す図である。 表示パネルにおける画素の構成を示す図である。 電気光学装置におけるフレームを示す図である。 電気光学装置におけるＳＦコード変換部の変換内容を示す図である。 電気光学装置におけるＳＦビット選択部の選択内容を示す図である。 電気光学装置における走査線駆動回路等の動作を示す図である。 電気光学装置におけるタイプ毎のオンオフ駆動を示す図である。 第２実施形態に係る電気光学装置のフレーム等を示す図である。 電気光学装置におけるＳＦビット選択部の選択内容を示す図である。 第３実施形態に係る電気光学装置の構成を示すブロック図である。 電気光学装置のフレーム等を示す図である。 電気光学装置によるフリッカー低減を説明するための図である。 エンコーダーおよびデコーダーの変換内容を示す図である。 電気光学装置を適用したプロジェクターの構成を示す図である。 比較例におけるフリッカーの発生を説明するための図である。

以下、本発明の実施形態について図面を参照して説明する。
図１は、第１実施形態に係る電気光学装置の全体構成を示すブロック図である。この図に示されるように、電気光学装置１０は、タイミング制御回路２０、画質調整部３０、メモリー制御部４０、メモリー４５、ＳＦビット変換回路５０および表示パネル１００を含む。
電気光学装置１０には、図示省略した上位回路から映像信号Ｖidが供給される。映像信号Ｖidは、表示すべき画像における各画素の階調レベルをそれぞれ規定するものであり、垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkにしたがって走査される画素の順で供給される。

タイミング制御回路２０は、垂直走査信号Ｖs、水平走査信号Ｈsおよびドットクロック信号Ｃlkに基づいて各部を制御するが、その制御の詳細については後述する。
画質調整部３０は、映像信号Ｖidで規定される画像の明るさや色合いなどを、表示パネル１００の表示特性や、図示省略した各種操作子の設定状況に合わせて前処理するとともに、処理した映像信号Ｄaを出力する。なお、本実施形態において、上位回路から供給される映像信号Ｖidは、アナログ信号でもあっても良いし、デジタル信号でもあっても良いが、アナログ信号であれば、画質調整部３０によってデジタル信号に変換される。
メモリー制御部４０は、タイミング調整回路２０による制御にしたがって、映像信号Ｄaをメモリー４５に書き込む一方で、表示パネル１００で駆動する画素に応じた映像信号を当該メモリー４５から読み出すものである。なお、メモリー４５に書き込まれる映像信号Ｄaと区別するために、読み出される映像信号をＤbと表記している。

ＳＦビット変換回路５０は、読み出された映像信号Ｄbを、表示パネル１００における駆動タイミング（サブフィールド）と、当該映像信号Ｄbが指定する画素の位置とに応じて、サブフィールド（ＳＦ）において当該画素をオンまたはオフ駆動すべきかを示すＳＦビットＳbに変換するものであり、ＳＦコード変換部５２、位相制御部５４およびＳＦビット選択部５６を有する。なお、ＳＦビット変換回路５０の詳細については後述する。
一方、表示パネル１００は、例えばアクティブ・マトリクス型であって透過型の液晶表示パネルであり、画素毎に透過率を変調した透過像を生成するものである。

図２は、表示パネル１００の構成を示す図である。この図に示されるように、表示パネル１００には、例えば１、２、３、…、１０８０行の走査線１１２が図において横方向に延在するように設けられ、また、１、２、３、…、１９２０列のデータ線１１４が図において縦方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。そして、１０８０行の走査線１１２と１９２０列のデータ線１１４との交点のそれぞれに対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、画素１１０が縦１０８０行×横１９２０列でマトリクス状に配列することになる。なお、このように画素１１０の配列する領域が表示領域１０１である。

表示領域１０１の周辺には、走査線駆動回路１３０とデータ線駆動回路１４０とがそれぞれ設けられている。
このうち、走査線駆動回路１３０は、１〜１０８０行の走査線１１２にそれぞれ走査信号を供給するものである。本実施形態において走査線駆動回路１３０は、制御信号Ｙctによって走査線１１２を１、２、３、…、１０８０行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧とする一方、それ以外の、非選択に係る走査線への走査信号を非選択電圧とする。なお、１、２、３、…、１０８０行目の走査線１１２に供給される走査信号をそれぞれＧ1、Ｇ2、Ｇ3、…、Ｇ1080と表記している。
一方、データ線駆動回路１４０は、タイミング制御回路２０から供給される制御信号Ｘctにしたがって、１〜１９２０列目のデータ線１１４の各々にそれぞれＳＦビットＳbに応じたデータ信号を供給するものである。なお、１、２、３、…、１９２０列目のデータ線１１４に供給されるデータ信号を、それぞれｄ1、ｄ2、ｄ3、…、ｄ1920と表記している。

図３は、表示パネル１００における画素１１０の等価回路の一例を示す図である。
この図に示されるように、画素１１０は、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０と、走査線１１２に選択電圧が印加されたときにデータ線１１４と画素電極１１８との間で導通状態となり、非選択電圧が印加されたときに非導通状態となる薄膜トランジスター（Thin Film Transistor：以下単に「ＴＦＴ」と表記する）１１６とを有する構成である。
なお、コモン電極１０８は各画素にわたって共通であり、図示省略した回路によって電圧ＬＣcomが印加される。また、画素１１０では、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。この補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
このような構成において、画素１１０では、走査線１１２に選択電圧が印加されたときにＴＦＴ１１６が導通状態になって、データ線１１４に供給されたデータ信号の電圧が画素電極１１８に印加される。一方、走査線１１２への選択電圧の印加が終了して非選択電圧が印加されたときにＴＦＴ１１６が非導通状態になるが、液晶素子１２０は、ＴＦＴ１１６の導通状態であったときに画素電極１１８に印加されたデータ信号の電圧を、その容量性によって走査線１１２に選択電圧が再び印加されるまで保持する。

ところで、本実施形態において、画素１１０はオンまたはオフのいずれかで駆動されるので、データ信号は、ＳＦビットＳbの“１”に応じたオンレベル、または“０”に応じたオフレベルのいずれである。
ここで、液晶素子１２０をノーマリーブラックモードとしたとき、オンレベルとは、液晶素子１２０に電圧を印加して明状態にさせるデータ信号をいい、オフレベルとは、液晶素子１２０に電圧を印加しないで（または、印加電圧をゼロ近傍とする電圧を印加して）暗状態にさせるデータ信号をいう。液晶素子１２０を交流駆動する場合に、オンレベルは、振幅中心電圧に対して高位側とする正極性と、振幅中心電圧に対して低位側とする負極性との２種類が必要となる。一方、オフレベルは、液晶素子１２０に電圧を印加しないのであれば、コモン電極１０８に印加される電圧ＬＣcomの１種類であり、極性に無関係であるが、印加電圧をゼロ近傍とする電圧を印加するのであれば、振幅中心電圧に対して正極性と、負極性との２種類が必要となる。
なお、本説明において、走査信号やデータ信号の電圧については、図示省略した接地電位Ｇndを電圧ゼロの基準としている。ただし、液晶素子１２０の印加電圧については、コモン電極１０８の電圧ＬＣcomと画素電極１１８との電位差とする。また、コモン電極１０８に印加される電圧ＬＣcomは、上記振幅中心電圧と同電圧と考えてよい。ただし、ｎチャネル型のＴＦＴ１１６のオフリーク等を考慮して、電圧ＬＣcomを振幅中心電圧よりも低位となるように調整されることがある。

一方、本実施形態において、各画素についての単位期間であるフレームは、図４に示されるような構成である。詳細には、同図に示されるように、フレームが、時間的な順序でみて、第１グループ（第１Ｇ）から第４グループ（第４Ｇ）までに分類されるとともに、各グループが、互いに重み（時間的な長さ）の異なる４つのサブフィールドにそれぞれ分割されている。なお、本実施形態では、各グループにおける４つのサブフィールドの重みは、時間的な順序でみて、例えば「１」、「２」、「３」、「４」にそれぞれ設定されている。
本実施形態では、フレームが計１６個のサブフィールドによって構成されることになるので、これらのサブフィールドを区別するために、時間的な順序でｓｆ１〜ｓｆ１６と表記する。
なお、走査線の単位期間であるフレームは、垂直同期信号Ｖsの周波数が６０Ｈｚであれば、その逆数に相当する１６．７ミリ秒に相当する。また、各画素におけるサブフィールドのオンまたはオフ駆動は、走査線の選択時になされるので、厳密にいえば、フレームは、時間的にみて走査線毎にタイミングが異なる。

上述したように、画素１１０において、走査線１１２が選択されたときに画素電極１１８に印加されたオンまたはオフレベルは、走査線１１２が再び選択されるまで保持される。したがって、画素１１０を、あるサブフィールドに応じた期間だけオンまたはオフ駆動の状態にさせるためには、走査線を選択して、液晶素子１２０にＳＦビットに応じた（データ信号の）オンまたはオフレベルを書き込んでから、再び当該走査線を選択するまでの期間を、当該サブフィールドに応じた期間とすれば良いことになる。

本実施形態では、映像信号Ｄbを８ビットとして、画素で表現すべき階調レベルを十進値で、最も暗い「０」から最も明るい「２５５」まで「１」刻みで２５６階調を指定するものとする。
一方、本実施形態におけるサブフィールドは、図４に示したとおりの構成である。このサブフィールド構成において、オンすべきサブフィールドの重みを累計した値の組み合わせは、「０」から「４０」（＝４×（１＋２＋３＋４））までの「１」刻みの４１通りに過ぎない。このため、フレームにおける画素の透過率が、オン（オフ）駆動した期間の累算値だけで決まるのであれば、一見して２５６階調に対応できないようにみえる。
そこでまず、本実施形態では、液晶素子における光学応答性を利用する。
詳細には、ＳＦビット変換回路５０におけるＳＦコード変換部５２が、映像信号Ｄbを、階調レベルに応じて図５に示されるようなＳＦコードに変換する。
なお、ＳＦコードは、ビットｃ1〜ｃ16の１６ビットからなり、ビットｃ1〜Ｃ16を順にサブフィールドｓｆ１〜ｓｆ１６のオンオフ駆動を指定するものとして配列させた基本パターン（タイプＡ）である。

図５に示した変換内容について説明すると、本実施形態で用いる液晶素子のように光学応答が比較的遅い素子では、画素電極へのオンレベル（オフレベル）の印加に対して透過率が緩慢に変化する。このため、ノーマリーブラックモードにおいて、時間的に隣接するサブフィールドで連続的にオン駆動させたときと、時間的に離れたサブフィールドで離散的にオン駆動させたときとでは、フレームにおいてオン駆動の占める期間が同じであっても、実際の透過率は、連続的にオン駆動させたとき方が離散的にオン駆動させたときよりも大きくなる（明るくなる）。図５では、この特性を利用している。

ここで、基本パターンのタイプＡのみで、それぞれｓｆ１〜ｓｆ１６においてオンまたはオフ駆動を指定してしまうと、フリッカーとして視認される原因となる。
そこで次に、本実施形態では、４つのサブフィールド、すなわちグループ期間毎に、図６の（ｂ）に示されるように、基本パターンであるタイプＡの配列に対して位相を９０度ずつシフトさせたシフトパターン（タイプＢ、Ｃ、Ｄ）を用意して、画素の位置に応じて駆動パターン（タイプＡ、Ｂ、Ｃ、Ｄ）のいずれかを選択する構成にした。
なお、タイプＣは、基本のタイプＡに対し、ビット配列が２グループ分の期間だけ遅延した関係にあり、同様にタイプＤは、タイプＢに対し、ビット配列が２グループ分の期間だけ遅延した関係にある、ということもできる。

続いて、タイプＡ、Ｂ、Ｃ、Ｄのいずれかを決定するものがＳＦビット変換回路５０における位相制御部５４である。位相制御部５４は、読み出された映像信号Ｄbで指定される画素の位置をｉ行ｊ列と表したときに、行数ｉを「４」で割ったときの余りと、列数ｊを「４」で割ったときの余りとに応じて、図６の（ａ）に示されるようにタイプを決定する。
例えば映像信号Ｄbで指定される画素が５行１０列に位置するとき、行数「５」を「４」で割ったときの余りが「１」であり、列数「１０」を「４」で割ったときの余りが「２」であるから、タイプＢに決定される。また例えば映像信号Ｄbで指定される画素が１０２行７５６列であったとき、行数「１０２」を「４」で割ったときの余りが「２」であり、列数「７５６」を「４」で割ったときの余りが「０」であるから、タイプＢに決定される。
図６の（ａ）で示したタイプの決定については一例に過ぎないが、縦および横方向で隣接する画素同士で異なるタイプに決定することが望ましい。詳細には、同図に示した４×４のマトリクスは、縦および横方向に隣接する４つの要素の組み合わせのいずれもＡ、Ｂ、Ｃ、Ｄとなる配列によって、換言すれば、タイプＡ〜Ｄにそれぞれ「１」〜「４」の数字を割り当てたときに、縦および横方向のいずれの数字のそれぞれの和が「１０」で等しくなるように並べた、いわゆる魔方陣の配列によって、タイプを決定することが望ましい。
なお、画素の位置に対してタイプを決定する方法としては、例えば第１に、図６の（ａ）に示した４×４のマトリクスとタイプとの関係について予めルックアップテーブルで記憶しておき、第２に、水平走査信号Ｈsをカウントするとともに垂直走査信号Ｖsによってゼロリセットする４進カウントのカウンタ値によってマトリクスにおいて適用する行を決定するとともに、ドットクロック信号Ｃlkをカウントするとともに水平走査信号Ｈsによってゼロリセットする４進カウントのカウンタ値によって、マトリクスにおいて適用する列を決定する構成が考えられる。

次に、ＳＦビット選択部５６は、変換されたＳＦコードのビットｃ1〜ｃ16のうち、いずれかの１ビットを、決定されたタイプ、および、表示パネル１００における駆動タイミング（サブフィールド）に応じて選択して、ＳＦビットＳbとして出力する。
例えばタイプＣに決定されるとともに、表示パネル１００における駆動タイミングがサブフィールドｓｆ５であれば、図６の（ｂ）に示されるように、変換されたＳＦコードのうち、ビットｃ13がＳＦビットＳbとして出力される。また例えばタイプＡに決定されるとともに、表示パネル１００における駆動タイミングがサブフィールドｓｆ１３であれば、変換されたＳＦコードのうち、ビットｃ13がＳＦビットＳbとして出力される。

本実施形態では、ＳＦビット変換回路５０が映像信号ＤbをＳＦビットＳbに変換し、データ信号駆動回路１４０が当該ＳＦビットＳbをデータ信号に変換して、データ線１１４に供給する一方、走査線駆動回路１３０がデータ信号を供給すべき画素の行に対応する走査線１１２を選択することによって、画素をオンまたはオフ駆動することになる。
このため、駆動回路は、ＳＦビット変換回路５０、走査線駆動回路１３０およびデータ信号駆動回路１４０で構成されることになる。

次に、実施形態に係る電気光学装置１０の全体的な動作について図７を参照して説明する。
垂直走査信号Ｖsが図７の（ａ）示されるように供給されるとき、タイミング制御回路２０は、スタートパルスＤyを、１行目の画素におけるｓｆ１〜ｓｆ１６の開始タイミングに合わせて走査線駆動回路１３０に供給する。なお、スタートパルスＤyは、走査線駆動回路１３０に供給される制御信号Ｙctに含まれる。この制御信号Ｙctには、スタートパルスＤyを転送するためのクロック信号も含まれる（図示省略）。
また、タイミング制御回路２０は、データ信号駆動回路１４０に対して所定の周期毎に、例えば１フレーム毎に、データ信号の極性反転を指定する。ここで、極性を指定する信号は、データ線駆動回路１４０に供給される制御信号Ｘctに含まれる。

走査線駆動回路１３０は、スタートパルスＤyを、上記クロック信号にしたがって転送等することによって走査信号Ｇ1〜Ｇ1080を出力する。
図７の（ｂ）は、走査線の１〜１０８０行を縦軸にとり、時間を横軸としたときに、走査信号Ｇ1〜Ｇ1080によって選択される走査線の時間的推移を示す図である。走査線の選択を仮に走査線毎の黒棒で示したとき、走査線は排他的に選択されるので、走査線の選択における時間的推移は、実際には黒棒の連続点で示されるが、簡略的に表記するため、同図においては右下がりの実線で示している。

ＳＦビットＳbへの変換については、まず、メモリー制御部４０が、タイミング制御回路２０による制御にしたがって、ある行の走査線の選択前に、当該行であって１〜１９２０列の画素に対応した１行分の映像信号Ｄbをメモリー４５から読み出す。
ＳＦコード変換部５２は、読み出された映像信号Ｄbを、階調レベルに応じたＳＦコードに画素毎に変換する。
一方、位相制御部５４は、読み出された映像信号Ｄbの画素の位置に応じてタイプＡ、Ｂ、Ｃ、Ｄのいずれかを決定する。
ＳＦビット選択部５６は、変換されたＳＦコードのビットｃ1〜ｃ16のうち、いずれかの１ビットを、決定されたタイプと、現時点における表示パネル１００の駆動タイミング（サブフィールド）とに応じて選択して、ＳＦビットＳbとして出力するのは上述した通りである。
なお、タイミング制御回路２０は、垂直同期信号Ｖsで規定されるフレームにおけるスタートパルスＤyの出力回数を、現時点における表示パネル１００のサブフィールドを示す情報としてＳＦビット選択部５６に供給する。これにより、ＳＦビット選択部５６は、現時点における表示パネル１００の駆動タイミング（サブフィールド）を知ることができる。

ある行の走査線が走査線駆動回路１３０によって選択される前に、メモリー４５から当該行の映像信号Ｄbが読み出されて、ＳＦビットＳbに変換される。このため、データ線駆動回路１４０には、当該走査線の選択前において、当該走査線に対応する１〜１９２０列の画素に対応し、かつ、当該選択において書き込むべきサブフィールドに対応したＳＦビットＳbが供給されていることになる。
データ線駆動回路１４０は、当該１行分のＳＦビットＳbを、それぞれタイミング制御信号によって指定された極性のオンまたはオフレベルのデータ信号に変換するとともに、当該行の走査線が選択されたときに、データ信号を１〜１９２０列のデータ線１１４に供給する。
当該行の走査線が選択されたとき、データ線１１４に供給されたデータ信号は、当該行に対応するＴＦＴ１１６が導通状態となることによって液晶素子１２０の画素電極１１８に印加され、これにより、当該液晶素子１２０は、指定された極性でオンまたはオフ駆動されることになる。
なお、当該走査線の選択が終了すると、ＴＦＴ１１６が非導通状態となるが、液晶素子１２０は、ＴＦＴ１１６の導通状態であったときに画素電極１１８に印加された電圧を、液晶素子の容量性および補助容量１２５によって保持するので、次回走査線が再び選択されるまで、オンまたはオフ駆動の状態に維持される。

このような動作が１つのサブフィールドにおいて１〜１０８０行目について順番に実行される。さらに、この１つサブフィールドの動作が１フレームにおいてサブフィールドｓｆ１〜ｓｆ１６の順番に実行される。
これにより、各画素は、サブフィールドｓｆ１〜ｓｆ１６のそれぞれにおいて、ＳＦビットＳbに応じてオンまたはオフ駆動されるので、フレームを単位期間としてみたときの平均的な透過率は、階調レベルに応じた値となって、これにより階調が表現されることになる。

ここで、本実施形態によれば、縦および横方向で互いに隣接する複数の画素からなる領域に対し、例えば階調レベル「３」が指定されたとき、これら画素に対応するＳＦコードは、図５を参照すると、それぞれビットｃ1〜ｃ16の順に４ビットずつ「−」で区切ると“０１００−００００−１０００−１０００”となる。
このため、画素の位置（行数および列数）に応じてタイプを決定しない構成では、図１６に示されるように、階調レベルの「３」が指定された画素のすべてが、サブフィールドｓｆ２、ｓｆ９、ｓｆ１３でオン駆動となる。すなわち、階調レベル「３」とする場合に、オン駆動するサブフィールドのうち、重みが最も大きなサブフィールドｓｆ２で必ずオン駆動となる。このため、フレームにおいてオン駆動となるタイミングがサブフィールドｓｆ２に集中する傾向となり、サブフィールドｓｆ２でのオン駆動（サブフィールドｓｆ３以降でのオフ駆動）における明暗がフリッカーとして視認されてしまう可能性がある。
これに対して、本実施形態では、画素の位置に応じて隣接する画素同士では異なるタイプに決定される。ここで、タイプＡ、Ｂ、Ｃ、Ｄにおけるビット配列は互いに１グループずつシフトした関係にあるので、サブフィールドｓｆ１〜ｓｆ１６におけるＳＦビットについては、同じ階調レベルの「３」であっても、タイプＡ、Ｂ、Ｃ、Ｄ毎に、図８に示されるように、フレームを周期としたときに、オンオフ駆動のパターンが、１グループに相当する９０度ずつシフトした関係になる。
したがって、本実施形態では、同じ階調が指定された画素のうち、隣接するもの同士が互いに異なるパターンでオンオフ駆動されるので、全体でみると、オンオフ駆動で生じる明暗をフリッカーとして視認され難くすることが可能となるのである。

次に、本発明の第２実施形態について説明する。上述した第１実施形態では、１フレームを４つのグループに分類するとともに、極性を１フレーム毎に反転する構成とした例であったが、第２実施形態では、１フレームを５つのグループに分類するとともに、極性を１グループ毎に反転する構成とした例である。
第２実施形態の詳細については、図９に示されるように、フレームが、第１グループ（第１Ｇ）から第５グループ（第５Ｇ）までに分類されるととともに、各グループが、互いに異なる重みの４つのサブフィールドにそれぞれ分割されている。このため、第２実施形態では、フレームが計２０個のサブフィールドによって構成されることになる。
また、第２実施形態では、制御信号Ｘctに含まれる信号Ｆrpによって極性がグループ毎に切り替えられる。ここで、信号Ｆrpは、極性を指定する信号であり、例えばＨレベルであれば正極性を、Ｌレベルであれば負極性を指定する。このとき、正極性について着目すれば、第１、第３および第５グループにおいて正極性が指定されるフレームと、第２および第４グループにおいて正極性が指定されるフレームとが出現するので、便宜的に前者を奇数フレームとし、後者を偶数フレームとして区別する。
なお、同図に示される信号Ｆrpの波形は、換言すれば、デューティ比５０％であって周期が２グループのパルス信号（極性パターン）であり、この周期の半分期間が１グループの期間に相当していることになる。
また、第２実施形態では、１フレームを構成するサブフィールドの個数は「２０」であるので、図５に示したＳＦコードの変換特性も変更されるが、重要な点は、変換特性ではなく、ＳＦコードがｃ1〜ｃ20の２０ビットになる点である。

このようなサブフィールド構成では、グループ数が「５」であるから、オンオフ駆動のタイプについても、タイプＡ〜タイプＥの５種類が可能である。
詳細には、図１０の（ｂ）に示されるように、ＳＦコードのｃ1〜ｃ20を順に、サブフィールドｓｆ１〜ｓｆ２０のＳＦビットとして配列させた基本パターン（タイプＡ）と、このタイプＡに対して、配列の位相を７２度ずつシフトさせたシフトパターン（タイプＢ、Ｃ、Ｄ、Ｅ）が用意される。
一方、第２実施形態における位相制御部５４は、読み出された映像信号Ｄbで指定される画素の位置をｉ行ｊ列と表したときに、行数ｉを「５」で割ったときの余りと、列数ｊを「５」で割ったときの余りとに応じて、図１０の（ａ）に示されるタイプに決定する。
例えば映像信号Ｄbで指定される画素が１０２行７５６列であったとき、行数「１０２」を「５」で割ったときの余りが「２」であり、列数「７５６」を「５」で割ったときの余りが「１」であるから、タイプＤに決定される。なお、図１０の（ａ）で示したタイプの決定については一例に過ぎないが、縦および横方向で隣接する画素同士で異なるタイプに決定されることが望ましい点については第１実施形態と同様である。さらに、図１０の（ａ）で示した５×５のマトリクスは、縦および横方向にわたって繰り返したとき、縦および横方向に加えて斜め方向に隣接する５つの要素の組み合わせのいずれもがＡ〜Ｅとなる配列である。このため、タイプは、縦、横および斜めの全ての方向で隣接する画素同士で異なるように決定されるので、タイプが隣接することで発生するノイズを効果的に除去することができる。

第２実施形態では、極性がフレームよりも短いグループ毎に切り替えられるとともに、１フレームにおけるグループ数を奇数の「５」としているので、例えば奇数フレームにおいて正極性に指定された奇数（第１、第３および第５）グループに属する４個のサブフィールドは、次の偶数フレームでは、負極性に指定される。同様に、奇数フレームにおいて負極性に指定された偶数（第２および第４）グループに属する４個のサブフィールドは、次の偶数フレームでは、正極性に指定される。
ここで、第２実施形態において、縦および横方向で互いに隣接する複数の画素からなる領域に対し、同一階調レベルが指定されるとともに、これら画素に対応するＳＦコードが、ビットｃ1〜ｃ20の順に４ビットずつ区切ったときに例えば“１１１０−００００−００００−００００−００００”であるとき、基本であるタイプＡであれば、サブフィールドｓｆ１、ｓｆ２およびｓｆ３でオン駆動となり、他のサブフィールドｓｆ４〜ｓｆ２０ではオフ駆動となる。

ここで、同じパターンで画素をオンオフ駆動した場合に何らかの理由によって正極性と負極性とで明るさに差が生じてしまうときがある。例えば図１１に示されるように、第１グループに属する４個のサブフィールドｓｆ１〜ｓｆ４において“１１１０”でオンオフ駆動する場合に正極性が負極性よりも明るくなってしまうときがある。
このようなとき、画素の位置に応じてタイプに決定しない構成では、隣接する画素においてオン駆動となるサブフィールドがフレームにおける特定の時間帯に集中（ｓｆ１〜ｓｆ３）することに起因するフリッカーだけでなく、オン駆動によって明るさの異なってしまう状態が、奇数フレームと偶数フレームとにおいて交互に現れることに起因するフリッカーも発生する。奇数フレームと偶数フレームとにおいて交互に現れることに起因する後者のフリッカーは、フレームにおいて特定の時間帯にオン（オフ）駆動となることに起因する前者のフリッカーと比較して倍の周期で発生するので（すなわち低周波数であるので）、視認されやすく、表示品位の低下を招きやすい。

これに対して、第２実施形態では、画素の位置に応じてタイプＡ〜Ｅのいずれかに決定される。タイプＡ〜Ｅでは、位相が極性パターンの周期の半分であるグループを単位としてシフトされるので、同図に示されるように全体としてみたときに、フレームにおいて特定の時間帯にオン（オフ）駆動となることに起因するフリッカーも、奇数フレームと偶数フレームとにおいて交互に現れることに起因するフリッカーも、高周波数成分で現れることになる。
したがって、第２実施形態では、オンオフ駆動による明暗に加えて、なんらかの理由によって極性で明るさが異なっていても、フリッカーを視認し難くすることが可能となる。
なお、第２実施形態では、１フレームにおけるグループ数を「５」とした例であったが、３以上の奇数であれば良い。

次に、本発明の第３実施形態について説明する。上述した第１および第２実施形態では、映像信号Ｄaをメモリー４５に書き込んだ後、表示パネル１００の駆動タイミングに応じて読み出す構成としたが、メモリー４５に記憶する対象としては、映像信号Ｄaを所定のルールにしたがって符号化したデータであっても良い。

図１２は、第３実施形態に係る電気光学装置の構成を示すブロック図である。この図が図１と相違する点は、画質調整部３０の後段にエンコーダー４８が配置した点と、図１におけるＳＦコード変換部５２がデコーダー５８に置換された点とに加え、フレームを構成する第１〜第４グループに優先順位が設定されている点とにある。
詳細には、図１３に示されるように、第３実施形態におけるフレームの構成は、図４に示した第１実施形態と同様であるが、第１グループ、第３グループ、第２グループ、第４グループという順序で優先順位が定められている。

エンコーダー４８は、映像信号Ｄaを、階調レベルに応じて図１４に示されるような符号化データＤcに変換する。符号化データＤcは、同図に示されるように、各階調レベルに対応した４桁の数字からなる。このうち、４桁目は、重みが「１」であるサブフィールドｓｆ１、ｓｆ５、ｓｆ９、ｓｆ１３においてオン駆動すべきサブフィールドの数を示し、３桁目は、重みが「２」であるサブフィールドｓｆ２、ｓｆ６、ｓｆ１０、ｓｆ１４においてオン駆動すべきサブフィールドの数を示している。同様に２（１）桁目は、重みが「３」（「４」）であるサブフィールドｓｆ３、ｓｆ７、ｓｆ１１、ｓｆ１５（ｓｆ４、ｓｆ８、ｓｆ１２、ｓｆ１６）においてオン駆動すべきサブフィールドの数を示している。
なお、この例では、符号化データの各桁は、対応する「重み」における４つのサブフィールドのうち、オン駆動すべきサブフィールドの数を示しているが、オフ駆動すべきサブフィールド数としても良いのはもちろんである。

第３実施形態におけるメモリー制御部４０は、タイミング調整回路２０による制御にしたがって、符号化データＤcをメモリー４５に書き込む一方で、表示パネル１００で駆動する画素に応じた映像信号を当該メモリー４５から読み出すものである。なお、メモリー４５に書き込まれる符号化データ号Ｄcと区別するために、読み出される符号化データをＤcと表記している。

デコーダー５８は、符号化データＤcを、図１４に示されるようにＳＦコードに変換する。詳細には、デコーダー５８は、符号化データＤcの各桁で示されるオン駆動すべきサブフィールドの数を、グループに定められた優先順位で割り振る。
例えば、符号化データＤcが「３１００」である場合、その４桁目は「３」であるから、重みが「１」であるサブフィールドｓｆ１、ｓｆ５、ｓｆ９、ｓｆ１３のうち、順位が「１」の（第１グループの）サブフィールドｓｆ１に対応するビットｃ1と、順位が「２」の（第３グループの）サブフィールドｓｆ９に対応するビットｃ9と、順位が「３」の（第２グループの）サブフィールドｓｆ５に対応するビットｃ5とは、それぞれオン駆動を示す“１”に変換され、順位が「４」の（第４グループの）サブフィールドｓｆ１３に対応するビットｃ13は、オフ駆動を示す“０”に変換される。
さらに３桁目は「１」であるから、重みが「２」であるサブフィールドｓｆ２、ｓｆ６、ｓｆ１０、ｓｆ１４のうち、順位が「１」のサブフィールドｓｆ２に対応するビットｃ2は“１”に変換され、順位が「２」のサブフィールドｓｆ１０に対応するビットｃ10と、順位が「３」のサブフィールドｓｆ６に対応するビットｃ6と、順位が「４」のサブフィールドｓｆ１４に対応するビットｃ14とは、それぞれ“０”に変換される。
なお、２桁目は「０」であるから、重みが「３」であるサブフィールドに対応するビットｃ3、ｃ7、ｃ11、ｃ15は、それぞれ“０”に変換される。また、１桁目も「０」であるから、重みが「４」であるサブフィールドに対応するビットｃ4、ｃ8、ｃ12、ｃ16も、それぞれ“０”に変換される。
したがって、符号化データＤcが「３１００」である場合、それぞれビットｃ1〜ｃ16の順に４ビットずつ区切ると“１１００−１０００−１０００−００００”のＳＦコードに変換される。

位相制御部５４が、読み出された符号化データＤcで指定される画素の位置に応じてタイプを決定し、ＳＦビット選択部５６が、変換されたＳＦコードのビットｃ1〜ｃ16のうち、いずれかの１ビットを、決定されたタイプと表示パネル１００の駆動タイミング（サブフィールド）とに応じて選択し、ＳＦビットＳbとして出力する点については、第１実施形態と同様である。
したがって、第３実施形態においても、第１実施形態と同様に、オンオフ駆動で生じる明暗をフリッカーとして視認され難くすることが可能となるのである。

なお、本発明は、上述した実施形態に限られず、様々な応用・変形が可能である。例えば、画素１１０を構成する液晶素子１２０は、透過型に限られず反射型であっても良い。さらに、ノーマリーブラックモードに限られず、ノーマリーホワイトモードであっても良い。
さらに、表示素子としては液晶素子１２０に限られず、例えばＥＬ素子、電子放出素子、電気泳動素子、ディジタルミラー素子や、プラズマディスプレイなどのガス発光素子にも適用可能である。ここで、画素として、液晶素子１２０以外の光学応答が速い表示素子を用いるときには、その明るさが、フレームにおいてオン（またはオフ）駆動の占める期間でほぼ定まるので、オン駆動すべきサブフィールドを離散的および連続的とすることによって異なる明るさとすることがしにくくなるが、フレームを複数のグループで分類して、各サブフィールドのオンオフ駆動パターンをタイプ毎にシフトさせれば良い点については、実施形態で説明した通りである。
また、走査線駆動回路１３０については、走査線を各サブフィールドにおいて１、２、３、…、１０８０行目という順番で選択するのではなく、例えばサブフィールドの重みに対応した走査線数分だけ飛び越した順番で選択しても良い。

次に、上述した電気光学装置を用いた電子機器の一例として、電気光学装置をライトバルブとして用いたプロジェクターについて説明する。図１５は、このプロジェクターの構成を示す平面図である。
この図に示されるように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

このプロジェクター２１００では、表示パネル１００を含む電気光学装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。そして、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する映像信号がそれぞれ上位回路から供給されて、ＳＦコードに変換された後、当該ＳＦコードのうち、画素の位置などに応じたＳＦビットが選択される構成となっている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した表示パネル１００と同様であり、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応するＳＦビットに応じて、サブフィールド毎にそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。

電子機器としては、図１５を参照して説明した他にも、テレビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能なのは言うまでもない。

１０…電気光学装置、２０…タイミング制御回路、３０…画質調整部、４０…メモリー制御部、４５…メモリー、５０…ＳＦビット変換部、５２…ＳＦコード変換部、５４…位相制御部、５６…ＳＦビット選択部５６、１００…表示パネル、１１０…画素、１１２…走査線、１１４…データ線、１２０…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、２１００…プロジェクター

Claims (8)

1. 複数の画素と、
   前記複数の画素をそれぞれオン駆動またはオフ駆動する駆動回路と、
   を備える電気光学装置であって、
   前記駆動回路は、
   フレームを複数個のグループで構成するとともに、各グループを互いに期間長の異なる複数個のサブフィールドで構成して、前記サブフィールド毎に、階調レベルに応じた駆動パターンにしたがって前記画素をオン駆動またはオフ駆動し、
   一の階調レベルに対応する駆動パターンには、
   当該一の階調レベルに対し、前記サブフィールド毎に前記画素をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンと、
   当該基本パターンに対し、前記グループのサブフィールド数を単位として前記ビット配列の位相をシフトさせた１以上のシフトパターンとがあり、
   一の画素に対し、前記基本パターンおよびシフトパターンのいずれか１つを、当該一の画素の位置に応じて選択して、当該一の画素をオン駆動またはオフ駆動する
   ことを特徴とする電気光学装置。
2. 前記駆動パターンにおける基本パターンと、１以上のシフトパターンの各々とは、前記ビット配列の位相を、前記グループのサブフィールド数の整数倍分シフトさせた関係にある
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記駆動パターンには、
   前記フレームを構成するグループ個数分の種類がある
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記駆動回路は、
   横方向および縦方向にマトリクス状に配列する画素に対し、
   前記横方向で隣接する画素同士および前記縦方向で隣接する画素同士において同種類の駆動パターンを選択しないように予め定められたルールにしたがって、１つの駆動パターンを選択する
   ことを特徴とする請求項３に記載の電気光学装置。
5. 前記ルールを記憶するルックアップテーブルを有する
   ことを特徴とする請求項４に記載の電気光学装置。
6. 前記画素を、極性パターンにしたがった極性で少なくともオン駆動するとともに、
   前記フレームを「３」以上の奇数個のグループで構成し、
   前記極性パターンの周期の１／２期間を、前記グループを構成する複数個のサブフィールドの期間とした
   ことを特徴とする請求項１に記載の電気光学装置。
7. 複数の画素をそれぞれオン駆動またはオフ駆動する電気光学装置の駆動方法であって、
   フレームを複数個のグループで構成するとともに、各グループを互いに期間長の異なる複数個のサブフィールドで構成して、前記サブフィールド毎に、階調レベルに応じた駆動パターンにしたがって前記画素をオン駆動またはオフ駆動し、
   一の階調レベルに対応する駆動パターンには、
   当該一の階調レベルに対し、前記サブフィールド毎に前記画素をオン駆動またはオフ駆動を指示するビット配列からなる基本パターンと、
   当該基本パターンに対し、前記グループのサブフィールド数を単位として前記ビット配列の位相をシフトさせた１以上のシフトパターンとがあり、
   一の画素に対し、前記基本パターンおよびシフトパターンのいずれか１つを、当該一の画素の位置に応じて選択して、当該一の画素をオン駆動またはオフ駆動する
   ことを特徴とする電気光学装置の駆動方法。
8. 請求項１乃至６のいずれかに記載の電気光学装置を有する電子機器。

Images