JP2011055057A - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP2011055057A JP2011055057A JP2009199542A JP2009199542A JP2011055057A JP 2011055057 A JP2011055057 A JP 2011055057A JP 2009199542 A JP2009199542 A JP 2009199542A JP 2009199542 A JP2009199542 A JP 2009199542A JP 2011055057 A JP2011055057 A JP 2011055057A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- transistors
- transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【構成】第1および第2のトランジスタMP5、MP6によって差動対DIFを構成し、負荷として動作する第1および第2の負荷回路L1、L2をこれらトランジスタそれぞれに対応して設ける。これら負荷回路L1、L2には、互いに異なる電源電圧を供給する負電源3、接地電源GNDが接続される。また、正電源2と負電源3との間に直列に接続された1対の出力トランジスタMP1、MN1と、第1および第2の電流源I1、I2と、それら流源I1、I2の間に接続された浮遊定電流源FI1とから構成される動作点設定回路300を設け、出力トランジスタMP1、MN1の動作点を定める。
【効果】入力段100が、プリバッファ段としての機能の一部を同時に担うことから、低消費電力でありかつ負電源3に流れる電流の少ない、高効率の増幅回路を実現できる。
【選択図】図1
Description
そこで本発明は、上記課題に鑑み、より一層の低消費電力化が可能な増幅回路を提供することを目的とする。
前記入力段は、
第1および第2のトランジスタによって構成される差動対と、
前記差動対を構成する第1および第2のトランジスタそれぞれに対応して設けられ、対応するトランジスタの負荷として動作する第1および第2の負荷回路とを備え、
前記第1の負荷回路および前記第2の負荷回路には、互いに異なる電源電圧を供給する電源が接続されていることを特徴とする。この構成によれば、入力段が、プリバッファ段の機能の一部を同時に担うので、低消費電力であり、かつ負電源に流れる電流の少ない高効率の増幅回路を実現できる。
さらに、前記差動対を構成する第1および第2のトランジスタのソースに接続された定電流源を有し、前記定電流源に接続されている電源は、前記第1の負荷回路および前記第2の負荷回路に接続されている電源と異なっていてもよい。定電流源に接続されている電源と、負荷回路に接続されている電源とが異なっている場合にも、入力段が、プリバッファ段の機能の一部を同時に担うので、低消費電力であり、かつ負電源に流れる電流の少ない高効率の増幅回路を実現できる。
なお、前記出力段は、前記正電源と前記負電源との間に直列に接続された1対の出力トランジスタを有しており、さらに、第1および第2の電流源と、それら第1および第2の電流源の間に接続された浮遊定電流源とを有し、前記1対の出力トランジスタの動作点を定める動作点設定回路を備えていてもよい。動作点設定回路を備えることにより、出力段内の出力トランジスタの動作点を適切に定めることができる。
(第1の実施形態)
図1は、本発明による増幅回路の第1の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路は、信号を入力するための入力段100と、信号を出力するための出力段400と、出力段400内の出力トランジスタの動作点を定める動作点設定回路300とから構成されている。
入力段100は、電流源3と、ソース同士が接続されたP型MOSトランジスタ(以下、単にトランジスタと呼ぶことがある)MP5およびMP6からなり、入力端VINN、VINPに印加される電圧を入力とする差動対DIFと、この差動対DIFの差動出力が印加される負荷回路L1およびL2とを備えている。これら負荷回路L1およびL2は、差動対DIFを構成するトランジスタMP5、MP6に対応して設けられ、それぞれ対応するトランジスタのドレインと電源との間に、接続されている。
動作点設定回路300は、正電源2に接続された電流源I1と、負電源3に接続された電流源I2と、それら電流源I1およびI2の間に設けられた浮遊定電流源FI1とを備えている。
浮遊定電流源FI1は、トランジスタMP3およびMN3が、電流源I1との接続点であるノードGMP1と、電流源I2との接続点であるノードGMN1との間に接続された構成になっている。トランジスタMP3のゲートには電圧VP2が与えられる。トランジスタMN3のゲートには電圧VN2が与えられる。
ところで、本実施形態の増幅回路では、動作点設定回路300および出力段400として、特開昭61−35004号公報において提案されたAB級出力段の構成を利用している。ここで、本実施形態の増幅回路における動作点設定回路300の動作について、以下に説明する。
ISx+IP3+IN3=ISx+IS1 …(1)
式(1)によると、電流源I2に流れ込む電流はIS1より大であるから、ノードGMN1の電位は上昇してゆく。
なお、本実施形態において、増幅回路を安定に動作させるために必要とされる位相補償回路については、その図示が省略されている。以降説明する他の実施形態についても同様である。
図2は、本発明による増幅回路の第2の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路は、図1の増幅回路の差動対DIFを構成するトランジスタを、N型MOSトランジスタMN4、MN5に変更した場合の回路構成である。
同図を参照すると、本実施形態の増幅回路の入力段100は、N型MOSトランジスタMN4、MN5からなる差動対DIFと、ゲートとドレインとが接続されたP型MOSトランジスタMP6で構成された負荷回路L1と、ゲートとドレインとが接続されたP型MOSトランジスタMP5で構成された負荷回路L2と、P型MOSトランジスタMP5と共にカレントミラー回路を構成するP型MOSトランジスタMP4と、後述するN型MOSトランジスタMN2と共にカレントミラー回路を構成するN型MOSトランジスタMN6と、差動対DIFと接地電源GNDとの間に接続された電流源I3とを備えている。
図2の回路構成を採用すれば、図1の場合と同様に、図8の構成よりもトランジスタ数および電流を削減できる。
図3は、本発明による増幅回路の第3の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路の構成が図1の構成と異なる点は、負荷回路L2を構成するトランジスタMN5のゲートに、自身のドレインが接続されておらず、適当な基準電圧VN3が印加されている点である。本実施形態では、トランジスタMN5のゲートとドレインとが同電位であるとき、トランジスタMN5が電流源I3の1/2の電流を流すような電位がVN3として与えられている。このように構成することにより、トランジスタMN5のドレインに大きな増幅度を与えることができる。そして、増幅回路としては、動作点設定回路300と出力段400との2段にゲインを持つ回路構成から、入力段100、動作点設定回路300および出力段400の3段にゲインを持つ回路構成に変更されており、DCゲインを大きくしている。
この構成は、出力段400の負荷が低抵抗であり、出力段400で大きなゲインを得ることが期待できない場合に、増幅回路のトータルのゲインが減少しDCゲインや周波数帯域が不足する場合に有効な構成である。
図4は、本発明による増幅回路の第4の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路の構成が図1の構成と異なる点は、入力段100において、トランジスタMN5、MN4の接続方法を変更している点である。すなわち、トランジスタMN5のドレインがトランジスタMN4のソースに接続され、電流折り返し回路を構成している点が図1の構成とは異なる。また、入力段100のトランジスタMN4およびMN5のゲート、動作点設定回路300の電流源を構成するトランジスタMP2のゲートには、それぞれ、適当な基準レベルの電圧VN4、VN3、VP1が印加されている。
図5は、本発明による増幅回路の第5の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路の構成が図1の構成と異なる点は、入力段100内にP型MOSトランジスタMP7およびMP8が追加され、両者のゲートに適当な基準レベルの電圧VP3が供給されている点である。本実施形態では、VP3としてトランジスタMN5のゲートとドレインとが同電位であるとき、トランジスタMN5が電流源I3と同じ電流を流すような電位からP型MOSトランジスタの閾値電圧を減じた値を与えている。トランジスタMP7・MP8はソースフォロア回路として動作し両トランジスタのソース電位は同一となる。従って差動対DIFを構成するトランジスタMP5およびMP6のソース電位・ドレイン電位が同一となる。つまり、本実施形態の入力段100には、差動対DIFを構成するトランジスタMP5およびMP6のドレイン電圧を一定とする回路を備えていることになる。これにより、差動対DIFを構成するトランジスタMP5およびMP6のドレイン−ソース間電圧が異なることによって生じるオフセット特性の劣化を抑制することができる。
図6は、本発明による増幅回路の第6の実施形態の構成を示す回路図である。同図を参照すると、本実施形態の増幅回路の構成が図2の構成と異なる点は、入力段100においてトランジスタMP5、MP4の接続方法を変更している点である。また、動作点設定回路内の電流源I2が差動対を構成するトランジスタMN4の負荷回路(図2の負荷回路L2に対応)としても機能している点も、図2の構成と異なる。
さらに、図2の構成では互いに異なる2つの正電源1、正電源2を用いていたのに対し、本実施形態では同一電位の正電源2を用いている。こうすることで、図8の回路構成におけるプリバッファ段200のトランジスタQ11を、入力段100の負荷回路L1(すなわちトランジスタMP6)により実現している。このため、本実施形態によれば、図8の回路構成におけるプリバッファ段200のトランジスタQ11およびトランジスタQ11が形成する電流流路を削除することができる。
さらに 本実施形態では、動作点設定回路300の電流源I2を構成するトランジスタMN2は、負荷回路(図2中の負荷回路L2に対応)と、動作点設定回路の構成要素の一部とを兼ねている。このため、本実施形態によれば、図2の構成よりもトランジスタ数を削減できる。なお、トランジスタMP4、MP5、MN2、の各ゲートには、それぞれ、適当な基準レベルの電圧VP4、VP3、VN1が供給されている。
図7は、本発明による増幅回路の第7の実施形態の構成を示す回路図である。同図を参照すると、本実施形態では、図6の構成において、入力段100内にP型MOSトランジスタMN7およびMN8が追加されている。そして、P型MOSトランジスタMN7およびMN8の両ゲートに適当な基準レベルの電圧VN3が供給されている。本実施形態では、VN3として、VP3に印加する値にN型MOSトランジスタの閾値電圧を加えた値を与えている。これにより、図5の場合と同様に、差動対DIFを構成するトランジスタMN4およびMN5のドレイン−ソース間電圧が異なることによって生じるオフセット特性の劣化を抑制することができる。
3 負電源
11 プリアンプ
12、13 トランジスタ
14、15 カレントミラー回路
16 パワーアンプ
100 入力段
200 プリバッファ段
300 動作点設定回路
400 出力段
DIF 差動対
GND 接地電源
I1、I2、I3 定電流源
L1、L2 負荷回路
MN1〜MN8 N型MOSトランジスタ
MP1〜MP8 P型MOSトランジスタ
Claims (5)
- 信号を入力するための入力段と信号を出力するための出力段とを有する増幅回路であって、
前記入力段は、
第1および第2のトランジスタによって構成される差動対と、
前記差動対を構成する第1および第2のトランジスタそれぞれに対応して設けられ、対応するトランジスタの負荷として動作する第1および第2の負荷回路とを備え、
前記第1の負荷回路および前記第2の負荷回路には、互いに異なる電源電圧を供給する電源が接続されていることを特徴とする増幅回路。 - 請求項1に記載の増幅回路であって、
前記差動対を構成する第1および第2のトランジスタのドレイン電圧を一定とする制御回路を有することを特徴とする増幅回路。 - 請求項1または2に記載の増幅回路であって、
前記差動対を構成する第1および第2のトランジスタのソースに接続された定電流源を有し、前記定電流源に接続されている電源は、前記第1の負荷回路および前記第2の負荷回路に接続されている電源と異なることを特徴とする増幅回路。 - 請求項3に記載の増幅回路であって、
前記定電流源に接続されている電源は、接地電源であり、
前記第1の負荷回路および前記第2の負荷回路に接続されている電源の一方は、前記接地電源より高い電位を持つ正電源であり、他方は前記接地電源より低い電位を持つ負電源であることを特徴とする増幅回路。 - 請求項1から請求項4までのいずれか1項に記載の増幅回路であって、
前記出力段は、前記正電源と前記負電源との間に直列に接続された1対の出力トランジスタを有しており、
さらに、
第1および第2の電流源と、それら第1および第2の電流源の間に接続された浮遊定電流源とを有し、前記1対の出力トランジスタの動作点を定める動作点設定回路を備えることを特徴とする増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199542A JP5281520B2 (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009199542A JP5281520B2 (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011055057A true JP2011055057A (ja) | 2011-03-17 |
JP5281520B2 JP5281520B2 (ja) | 2013-09-04 |
Family
ID=43943664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009199542A Active JP5281520B2 (ja) | 2009-08-31 | 2009-08-31 | 増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5281520B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105656439B (zh) * | 2015-12-30 | 2018-09-14 | 北京时代民芯科技有限公司 | 一种可降低运算放大器功耗的开关电容偏置电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188652A (ja) * | 1992-12-21 | 1994-07-08 | Sharp Corp | 動作電源電圧変換回路 |
JPH09181532A (ja) * | 1995-11-28 | 1997-07-11 | Thomson Consumer Electron Inc | 低電力相互コンダクタンス駆動増幅器 |
JPH1013209A (ja) * | 1996-06-25 | 1998-01-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2005033780A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Corp | 半導体集積回路 |
-
2009
- 2009-08-31 JP JP2009199542A patent/JP5281520B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188652A (ja) * | 1992-12-21 | 1994-07-08 | Sharp Corp | 動作電源電圧変換回路 |
JPH09181532A (ja) * | 1995-11-28 | 1997-07-11 | Thomson Consumer Electron Inc | 低電力相互コンダクタンス駆動増幅器 |
JPH1013209A (ja) * | 1996-06-25 | 1998-01-16 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2005033780A (ja) * | 2003-06-20 | 2005-02-03 | Toshiba Corp | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5281520B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101916224B1 (ko) | 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치 | |
EP0259879A2 (en) | Operational amplifier circuit having wide operating range | |
JP2006094533A (ja) | カスコード形態のクラスab制御端を備える差動増幅回路 | |
TWI430564B (zh) | Differential amplifier | |
JP2007049233A (ja) | 定電流回路 | |
KR100877626B1 (ko) | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 | |
JP2010056889A (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
US20230208369A1 (en) | Slew boost circuit for an operational amplifier | |
TW200529550A (en) | Apparatus and method for increasing a slew rate of an operational amplifier | |
US20080042747A1 (en) | Current source circuit and differential amplifier | |
KR20070102353A (ko) | 연산 증폭 회로 | |
US7834693B2 (en) | Amplifying circuit | |
KR101388221B1 (ko) | 빠른 슬루율을 가지는 레일-투-레일 연산 증폭기 및 이를구비하는 디스플레이 구동 집적회로 | |
JP5281520B2 (ja) | 増幅回路 | |
CN111295838B (zh) | 差分输入级 | |
JP4749105B2 (ja) | 基準電圧発生回路 | |
US10270392B1 (en) | Low-power differential amplifier with improved unity gain frequency | |
JP2008205561A (ja) | ソースフォロア回路及び半導体装置 | |
JP7431528B2 (ja) | 半導体増幅回路 | |
KR101783490B1 (ko) | 출력 회로 | |
US7579911B2 (en) | Semiconductor circuit | |
KR101596568B1 (ko) | 입력 공통모드 어답터를 구비하는 연산 트랜스컨덕턴스 증폭기 회로 | |
US20120154049A1 (en) | Common-Mode Feedback Circuit | |
KR102573514B1 (ko) | 적응형 바이어스를 이용한 레일 투 레일 클래스 ab급 버퍼 증폭기 | |
KR100862687B1 (ko) | 트랜스컨덕터 및 이를 포함하는 비례적분 제어기. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5281520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |