CN105656439B - 一种可降低运算放大器功耗的开关电容偏置电路 - Google Patents

一种可降低运算放大器功耗的开关电容偏置电路 Download PDF

Info

Publication number
CN105656439B
CN105656439B CN201511023398.1A CN201511023398A CN105656439B CN 105656439 B CN105656439 B CN 105656439B CN 201511023398 A CN201511023398 A CN 201511023398A CN 105656439 B CN105656439 B CN 105656439B
Authority
CN
China
Prior art keywords
nmos tube
clock signal
storage capacitance
charge storage
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511023398.1A
Other languages
English (en)
Other versions
CN105656439A (zh
Inventor
李雪
赵元富
文治平
王宗民
周亮
冯文晓
张硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN201511023398.1A priority Critical patent/CN105656439B/zh
Publication of CN105656439A publication Critical patent/CN105656439A/zh
Application granted granted Critical
Publication of CN105656439B publication Critical patent/CN105656439B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • H03F3/4539—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45092—Two current sources bias one set of two common base transistors cascaded with two other common base transistors, the common base transistors being driven complementary

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种可降低运算放大器功耗的开关电容偏置电路，包括P型电流源管偏置单元SCP和N型电流源管偏置单元SCN，该偏置电路利用电容分压，快速传递输入信号；受时钟馈通效应干扰小；可产生不同偏置电压，无需复杂的前端偏置产生电路，节约芯片面积；无直流电流通路，不增加额外功耗。可广泛地适用于任何工作在一定开关频率下的运算放大电路中，帮助运算放大器实现较低的功耗开销和较快速的信号建立。

Description

一种可降低运算放大器功耗的开关电容偏置电路
技术领域
本发明属于微电子技术领域，涉及一种高性能运算放大器的偏置电路，具体涉及一种可有效降低运算放大器功耗的开关电容偏置电路。
背景技术
模数转换器作为沟通模拟世界和数字世界的中间桥梁电路，广泛的应用于无线通信基站、医疗设备、军用雷达和精密制导系统等。随着便携式设备的日益普及，要求模数转换器具有高速高精度的同时，可获得更低的功耗。然而高性能模数转换器为获得较高的速度和精度，常常以较大功耗开销为代价。运算放大器作为模数转换器中的核心单元和主要功耗来源，如何降低运放的功耗成为降低整体系统功耗的关键。
如图1所示，典型折叠共源共栅运算放大器由尾电流管PMOS管(621)，PMOS管(622)，尾电流源PMOS管(623)，尾电流源PMOS管(624)，PMOS管(625)，PMOS管(626)，PMOS管(627)，PMOS管(628)，NMOS管(601)，NMOS管(602)，尾电流源NMOS管(603)，尾电流源NMOS管(604)，负载电容(611)，负载电容(612)构成。为有效降低功耗，传统的做法是在尾电流源PMOS管(621)、PMOS管(623)和PMOS管(624)、NMOS管(603)和NMOS管(604)处增加单管开关，使得运算放大器在不工作的半个周期，即采样周期时，尾电流源管完全关断，电流为零，则运算放大器的平均功耗降减至一半。增加的单管开关包括第一开关管PMOS(401)，第二开关管PMOS(402)，第三开关管NMOS(403)；
如图1所示，第一开关管PMOS(401)的栅端接，源端接电源VDD，漏端接PMOS管(621)的栅端；第二开关管PMOS(402)的栅端接第一时钟信号CK1，源端接电源VDD，漏端接PMOS管(623)和PMOS管(624)的栅端。第三开关管NMOS(603)的栅端接第二时钟信号CLK2，源端接地，漏端接NMOS管(604)的栅端。
如图2所示，第一时钟信号CK1和第二时钟信号CK2，CK1和CK2是两相不交叠的时钟。
如图1中的开关电路工作原理如下：当CK1为高电平时，CK2为低电平，第一开关管PMOS(401)，第二开关管PMOS(402)，第三开关管NMOS(403)全部关断，此时运算放大器处于正常工作状态。反之，当CK1为低电平，CK2为高电平时，运算放大器处于非工作状态，此时第一开关管PMOS(401)，第二开关管PMOS(402)，第三开关管NMOS(403)全部开启。第一开关管PMOS(401)迅速将尾电流管PMOS(621)的栅极拉至VDD，PMOS管(621)关闭。同理，尾电流源PMOS管(623)和PMOS管(624)、尾电流源NMOS管(603)和NMOS管(604)被关闭。在运放非工作周期，运算放大器电路电流降为零，则运算放大器的平均功耗降减至一半。这类单管开关可在不工作的半个周期，可直接旁路掉偏置电流，使系统完全关闭，或保留输入级电流，只关闭输出级电流，方便电路启动，从而大大减小了运算放大器的功耗。
这类单管开关存在严重的制约传递速度的问题，传递速率主要由两个因素确定：开关的导通电阻以及负载电容的大小。通常，为了获得较高的传递速度，需要采用大宽长比器件以及较小的负载电容值。但更大的输入信号需要匹配较大的导通电阻，产生更大的时间常数；同时，输出节点处的寄生电容，即运算放大器尾电流管栅端节点的寄生电容值同运算放大器尾电流管的宽长成正比，较大的尾电流需要较大的尾电流管宽长比，势必导致该点寄生电容值变大，产生更大的时间常数，限制传递速率。同时，较大的尾电流管还会通过其栅漏或栅源交叠电容将时钟跳变瞬间产生的多余电荷耦合到负载电容上，使得输出信号畸变，导致严重的时钟馈通效应。其次，这类单管开关通常只能传递前级提供的偏置电压，当所需偏置电压不同时，需要更为复杂的偏置电压产生电路才能满足后级偏压的需求，增大了芯片面积的开销和电路设计难度。
发明内容
本发明技术解决问题：克服了现有偏置开关存在的问题，提供了一种可降低运算放大器功耗的开关电容偏置电路，该偏置电路利用电容分压，快速传递输入信号；受时钟馈通效应干扰小；可产生不同偏置电压，无需复杂的前端偏置产生电路，节约芯片面积；无直流电流通路，不增加额外功耗。
本发明解决的技术方案为：一种可降低运算放大器功耗的开关电容偏置电路，包括P型电流源管偏置单元SCP和N型电流源管偏置单元SCN。
P型电流源管偏置单元SCP；所述P型电流源管偏置单元SCP包括第一NMOS管(101)、第二NMOS管(102)、第三NMOS管(103)、第四NMOS管(104)、第一PMOS管(121)、第二PMOS管(122)、第三PMOS管(123)、第一电荷存储电容(111)、第二电荷存储电容(112)、第三电荷存储电容(113)、第一等效寄生电容(131)、第一时钟信号CK1和第三时钟信号CK1N、第二时钟信号CK2和第四时钟信号CK2N；第一偏置信号VP，第二偏置信号VREF；
第一NMOS管(101)的源级连接第一偏置信号VP，第一NMOS管(101)的栅级连接第一时钟信号CK1，第一NMOS管(101)的漏级连接第二NMOS管(102)的源级，第一NMOS管(101)的漏级和第二NMOS管(102)的源级同时连接第一电荷存储电容(111)的上极板，第一电荷存储电容(111)的下极板连接电源VDD；第二NMOS管(102)的栅级连接第三时钟信号CK1N，第二NMOS管(102)的漏级和第三电荷存储电容(113)的下极板同时连接输出端VPOUT，第一等效寄生电容(131)的上级板连接输出端VPOUT，第一等效寄生电容(131)的下级板接地GND；第三电荷存储电容(113)的上极板连接第三PMOS管(123)的漏级和第四NMOS管(104)的漏级；第三PMOS管(123)的源级连接电源VDD，第三PMOS管(123)的栅级、第四NMOS管(104)的栅端、第二PMOS管(122)的栅级连接同时连接时钟输入信号CK2N；第二PMOS管(122)的源级连接第二偏置信号VREF，第二PMOS管(122)的漏级与第一PMOS管(121)的漏级共同连接第二电荷存储电容(112)的上级板；第一PMOS管(121)的源级连接电源VDD，第一PMOS管(121)的栅级和第三NMOS管(103)的栅端共同连接第二时钟信号CK2；第三NMOS管(103)的漏端和第四NMOS管(104)的源端共同连接第二电荷存储电容(112)的下级板；
本发明的P型电流源管偏置单元SCP工作过程：采样相时,即第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平：第一NMOS管(101)、第三NMOS管(103)、第二PMOS管(122)、第三PMOS管(123)导通，第二NMOS管(102)、第一PMOS管(121)、第四NMOS管(104)关断。第一偏置信号VP对第一电荷存储电容(111)充电，第二偏置信号VREF对第二电荷存储电容(112)的上极板充电，第二电荷存储电容(112)的下极板下拉接地。第三电荷存储电容(113)的上极板上拉至电源VDD，下极板接输出端VPOUT；第一等效寄生电容(131)下极板接地，上级板接输出端VPOUT；此时输出端VPOUT输出端信号为VPOUTA。
保持相时，即第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平：第二NMOS管(102)、第一PMOS管(121)、第四NMOS管(104)导通，第一NMOS管(101)、第三NMOS管(103)、第二PMOS管(122)、第三PMOS管(123)关断。第一电荷存储电容(111)上级板积累的电荷共享到第三电荷存储电容(113)的下极板和第一等效寄生电容(131)上极板上，输出电压VPOUT。第二电荷存储电容(112)的上极板电压从第二偏置信号VREF跳接电源VDD，第二电荷存储电容(112)下极板电荷与第三电荷存储电容(113)上极板电荷共享，此时输出端VPOUT输出端信号为VPOUTB。
第一电荷存储电容(111)吸收由第一NMOS管(101)和第二NMOS管(102)关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应。同时，对寄生电容进行分压，准确输出两组所需的偏置电压VPOUTA和VPOUTB。
N型电流源管偏置单元SCN；所述N型电流源管偏置单元SCN包括第一NMOS管(201)，第二NMOS管(202)，第三NMOS管(203)，第一PMOS管(221)，第二PMOS管(222)，第一电荷存储电容(211)，第二电荷存储电容(212)，第三电荷存储电容(213)，第一等效寄生电容(231)，第一时钟信号CK1和第三时钟信号CK1N、第二时钟信号CK2和第四时钟信号CK2N；第一偏置信号VN，第二偏置信号VREF；
SCN单元中第一NMOS管(201)的源级连接第一偏置信号VN，第一NMOS管(201)的栅级连接第一时钟信号CK1，第一NMOS管(201)的漏级连接第二NMOS管(202)的源级，同时连接第一电荷存储电容(211)的上极板，第一电荷存储电容(211)的下极板接地GND。第二NMOS管(202)的栅级连接第三时钟信号CK1N，第二NMOS管(202)的漏级和第三电荷存储电容(213)的上极板同时连接输出端VNOUT，第一等效寄生电容(231)的上级板连接输出端VNOUT，第一等效寄生电容(231)的下级板接地GND；第三电荷存储电容(213)的下极板同时连接第二PMOS管(222)的漏级和第三NMOS管(203)的漏级。第二PMOS管(222)的栅级、第三NMOS管(203)的栅端同时连接第二时钟信号CK2。第一PMOS管(221)的源级连接第二偏置信号VREF，第一PMOS管(221)的栅级连接输入第四时钟信号CK2N，第一PMOS管(221)的漏级和第二PMOS管(222)的源级共同连接第二电荷存储电容(212)的上级板，第二电荷存储电容(212)的下级板接地GND。默认所有的PMOS管衬底接VDD，所有的NMOS管衬底接地GND。
本发明的N型电流源管偏置单元SCN工作过程：第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平，即采样相时：第一NMOS管(201)、第三NMOS管(203)和第一PMOS管(221)导通，第二NMOS管(202)、和第二PMOS管(222)关断。第一偏置信号VN对第一电荷存储电容(211)充电，第二偏置信号VREF对第二电荷存储电容(212)的上极板充电，第二电荷存储电容(212)的下极板接地。第三电荷存储电容(213)的下极板下拉至地，上极板接输出端VNOUT；第一等效寄生电容(231)下极板接地，上级板接输出端VNOUT，输出端VNOUT输出电压VNOUTA；
第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平，即保持相时：第二NMOS管(202)、第二PMOS管(222)导通，第一NMOS管(201)、第三NMOS管(203)和第一PMOS管(221)关断；第二电荷存储电容(212)上极板电荷与第三电荷存储电容(213)下极板电荷共享，第一电荷存储电容(211)上级板积累的电荷共享到第三电荷存储电容(213)的上极板和第一等效寄生电容(231)上极板上，输出端VNOUT输出电压VNOUTB。
第一电荷存储电容(211)吸收由第一NMOS管(201)和第二NMOS管(202)关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应。同时，对寄生电容进行分压，准确输出两组所需的偏置电压VNOUTA和VNOUTB。
本发明与现有技术相比的有益效果在于：
(1)本发明克服了传统的偏置开关导通电阻越大，时间常数越长的影响；利用电容分压，快速传递输入信号，减小了导通电阻的影响。
(2)本发明区别于传统的偏置开关，受寄生电容影响，时间常数增长；可以吸收输出节点处的寄生电容作为输出偏置电压产生电路的区别于传统的偏置开关一部分，加快传递信号速度，同时减小寄生电容引起的时钟馈通效应会导致严重的信号畸变。
(3)本发明区别于传统的偏置开关，需要复杂的偏置电压产生电路才能传递不同偏置信号；本发明所提出的可降运算放大器功耗的开关电容偏置电路，可根据后级偏置电压需求，仅作简单调整，即可输出不同偏置电压，大大减小了芯片面积的开销和电路设计难度。
(4)本发明区别于传统的偏置开关，没有直接的对地通路，即没有静态电流，不增加额外的功耗。
附图说明
图1为本发明传统开关型运算放大器；
图2为本发明传统开关型运算放大器所需的时钟两相不交叠时序图；
图3为本发明的P型电流源管偏置单元SCP电路原理图；
图4为本发明的N型电流源管偏置单元SCN电路原理图；
图5为本发明的偏置电路时序图；
图6为本发明的偏置单元在放大器电路上的应用框图。
具体实施方式
下面结合附图和具体实施例对本发明进行解释说明。
如图3所示，本发明中的P型电流源管偏置单元SCP包括第一NMOS管101、第二NMOS管102、第三NMOS管103、第四NMOS管104、第一PMOS管121、第二PMOS管122、第三PMOS管123、第一电荷存储电容111、第二电荷存储电容112、第三电荷存储电容113、第一等效寄生电容131、第一偏置信号VP，第二偏置信号VREF；
如图5所示，第一时钟信号CK1和第三时钟信号CK1N为两反相不交叠的时钟，第二时钟信号CK2和第四时钟信号CK2N是两反相不交叠时钟，第二时钟信号CK2与第一时钟信号CK1同相，脉宽略大于第一时钟信号CK1；反之，第四时钟信号CK2N与第一时钟信号CK1N同相，脉宽略大于第三时钟信号CK1N。
第一NMOS管101的源级连接第一偏置信号VP，第一NMOS管01的栅级连接第一时钟信号CK1，第一NMOS管101的漏级连接第二NMOS管102的源级，第一NMOS管101的漏级和第二NMOS管102的源级同时连接第一电荷存储电容111的上极板，第一电荷存储电容111的下极板连接电源VDD；第二NMOS管102的栅级连接第三时钟信号CK1N，第二NMOS管102的漏级和第三电荷存储电容113的下极板同时连接输出端VPOUT，第一等效寄生电容131的上级板连接输出端VPOUT，第一等效寄生电容131的下级板接地GND；第三电荷存储电容113的上极板连接第三PMOS管123的漏级和第四NMOS管104的漏级；第三PMOS管123的源级连接电源VDD，第三PMOS管123的栅级、第四NMOS管104的栅端、第二PMOS管122的栅级连接同时连接时钟输入信号CK2N；第二PMOS管122的源级连接第二偏置信号VREF，第二PMOS管122的漏级与第一PMOS管121的漏级共同连接第二电荷存储电容112的上级板；第一PMOS管121的源级连接电源VDD，第一PMOS管121的栅级和第三NMOS管103的栅端共同连接第二时钟信号CK2；第三NMOS管103的漏端和第四NMOS管104的源端共同连接第二电荷存储电容112的下级板；
第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平，即采样相时：第一NMOS管101、第三NMOS管103、第二PMOS管122、第三PMOS管123导通，第二NMOS管102、第一PMOS管121、第四NMOS管104关断。第一偏置信号VP对第一电荷存储电容111充电，第二偏置信号VREF对第二电荷存储电容112的上极板充电，第二电荷存储电容112的下极板下拉接地。第三电荷存储电容113的上极板上拉至电源VDD，下极板接输出端VPOUT；第一等效寄生电容131下极板接地，上级板接输出端VPOUT，输出端VPOUT输出信号VPOUTA；
第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平，即保持相时：第二NMOS管102、第一PMOS管121、第四NMOS管104导通，第一NMOS管101、、第三NMOS管103、第二PMOS管122、第三PMOS管123关断。第一电荷存储电容111上级板积累的电荷共享到第三电荷存储电容113的下极板和第一等效寄生电容131上极板上，输出电压VPOUT。第二电荷存储电容112的上极板电压从第二偏置信号VREF跳接电源VDD，第二电荷存储电容112下极板电荷与第三电荷存储电容113上极板电荷共享，输出端VPOUT输出信号VPOUTB；。
第一电荷存储电容111吸收由第一NMOS管101和第二NMOS管102关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应。同时，对寄生电容进行分压，准确输出两组所需的偏置电压VPOUTA和VPOUTB。
设第三NMOS管103漏端，即第二电荷存储电容112下极板处的节点为A点，第二NMOS管102的漏端，即第三电荷存储电容113下极板为B点，保持相时，A点处的电压为V1，第一电荷存储电容111用C1表示、第二电荷存储电容112用C2表示、第三电荷存储电容113用C3表示、第一等效寄生电容131用CPAR1表示,则根据电荷守恒可得：
节点A处的电荷不变，
(V1-VDD)*C2+(V1-VPOUTB)*C3＝(0-VREF)*C2+(VDD-VPOUTA)*C3 式1
节点B处的电荷不变：
(VPOUTB-VDD)*C2+(VPOUTB-V1)*C3+(VPOUTB-0)*CPAR1＝(VP-VDD)*C1+(VPOUTB-VDD)*C3+VPOUTA*CPAR1 式2
根据式1和式2变形可得式3：
VPOUTB[C1(C2+C3)+CPAR1(C2+C3)+C2C3]＝VPC1(C2+C3)-VREFC2C3+VPOUTA[CPAR1(C2+C3)+C2C3] 式3
由式3可得：
稳定工作后，即保持相时，SCP单元输出VPOUTB＝VP，采样相时输出电压为：
由上式可知，SCP单元在采样相输出端VPOUT输出电压VPOUTA仅由第二电荷存储电容112、第三电荷存储电容113、第一等效寄生电容131，以及第一偏置信号VP和第二偏置信号VREF组成；第一电荷存储电容111不参与到输出信号的产生，它吸收由第一NMOS管101和第二NMOS管102关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应。同时，利用电荷共享作用对寄生电容进行分压，通过调控第二电荷存储电容112、第三电荷存储电容113以及第二偏置信号VREF，即可准确输出两组可控的偏置电压VPOUTA和VPOUTB。通常，第一等效寄生电容131的为运算放大器尾电流管的的栅端和源端寄生电容值的1/2～5/6。
如图4所示，N型电流源管偏置单元SCN包括第一NMOS管201，第二NMOS管202，第三NMOS管203，第一PMOS管221，第二PMOS管222，第一电荷存储电容211，第二电荷存储电容212，第三电荷存储电容213，第一等效寄生电容231，第一时钟信号CK1和第三时钟信号CK1N、第二时钟信号CK2和第四时钟信号CK2N；第一偏置信号VN，第二偏置信号VREF；
SCN单元中第一NMOS管201的源级连接第一偏置信号VN，第一NMOS管201的栅级连接第一时钟信号CK1，第一NMOS管201的漏级连接第二NMOS管202的源级，同时连接第一电荷存储电容211的上极板，第一电荷存储电容211的下极板接地GND。第二NMOS管202的栅级连接第三时钟信号CK1N，第二NMOS管202的漏级和第三电荷存储电容213的上极板同时连接输出端VNOUT，第一等效寄生电容231的上级板连接输出端VNOUT，第一等效寄生电容231的下级板接地GND；第三电荷存储电容213的下极板同时连接第二PMOS管222的漏级和第三NMOS管203的漏级。第二PMOS管222的栅级、第三NMOS管203的栅端同时连接第二时钟信号CK2。第一PMOS管221的源级连接第二偏置信号VREF，第一PMOS管221的栅级连接输入第四时钟信号CK2N，第一PMOS管221的漏级和第二PMOS管222的源级共同连接第二电荷存储电容212的上级板，第二电荷存储电容212的下级板接地GND。默认所有的PMOS管衬底接VDD，所有的NMOS管衬底接地GND。
第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平，即采样相时：第一NMOS管201、第三NMOS管203和第一PMOS管221导通，第二NMOS管202、和第二PMOS管222关断。第一偏置信号VN对第一电荷存储电容211充电，第二偏置信号VREF对第二电荷存储电容212的上极板充电，第二电荷存储电容212的下极板接地。第三电荷存储电容213的下极板下拉至地，上极板接输出端VNOUT；第一等效寄生电容231下极板接地，上级板接输出端VNOUT，输出端VNOUT输出电压VNOUTA。
第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平，即保持相时：第二NMOS管202、第二PMOS管222导通，第一NMOS管201、第三NMOS管203和第一PMOS管221关断；第二电荷存储电容212上极板电荷与第三电荷存储电容213下极板电荷共享，第一电荷存储电容211上级板积累的电荷共享到第三电荷存储电容213的上极板和第一等效寄生电容231上极板上，输出端VNOUT输出电压VNOUTB。
第一电荷存储电容211吸收由第一NMOS管201和第二NMOS管202关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应。同时，对输出端寄生电容进行分压，准确输出两组所需的偏置电压VNOUTA和VNOUTB。
其SCN是SCP单元的对偶结构，其具体工作原理同SCP单元一致。
结合实例说明，将P型电流源管偏置单元SCP和N型电流源管偏置单元SCN应用在运算放大电路中。
如图6所示实例：
一SCP和SCN在运算放大器中的接入位置
为降低如图1中所示的典型折叠共源共栅运算放大器电路功耗，将本发明的P型电流源管偏置单元SCP1、SCP2和N型电流源管偏置单元SCN分别接在如图1所示的尾电流源管PMOS管621、PMOS管623和PMOS管624、NMOS管603和NMOS管604处。
P型电流源管偏置单元SCP1和SCP2电路原理图同如图3所示的单元SCP，两者区别在于，偏置单元SCP1中输入端VP接输入信号VP1，输出信号VPOUT1，输出信号VPOUT1接尾电流管PMOS621的栅端，第一等效寄生电容131为尾电流管PMOS621栅端节点处等效寄生电容；偏置单元SCP2中输入端VP接输入信号VP2,输出信号VPOUT2，输出信号VPOUT2接尾电流管PMOS623和PMOS624的栅端，第一等效寄生电容131为尾电流管PMOS623和PMOS624的栅端节点处等效寄生电容；由于P型电流源管偏置单元SCP1和SCP2电路所接负载尾电流源管不同，因此内部电荷存储电容大小尺寸不同。
N型电流源管偏置单元SCN的输入端VN接入输入信号VN2,输出信号VNOUT，输出信号VNOUT接尾电流管NMOS603和NMOS604的栅端，第一等效寄生电容231为尾电流管NMOS603和NMOS604栅端节点处等效寄生电容。
二产生两组输出偏置信号，辅助运算放大器降低功耗
保持相时，CK1和CK2为低电平，CK1N和CK2N为高电平；SCP1为尾电流管PMOS621的栅极提供电压VP1，PMOS管621进入饱和区，尾电流管中漏电流最大；SCP2为尾电流管PMOS623和PMOS624的栅极提供电压VP3，PMOS管623和624进入饱和区，尾电流管中漏电流最大；SCN为尾电流管NMOS603和604的栅极提供电压VN，NMOS管603和604进入饱和区，尾电流管中漏电流最大，此时运算放大器正常工作。
采样相时，CK1和CK2为高电平，CK1N和CK2N为低电平，运算放大器不工作。此时，SCP1迅速将尾电流管PMOS621的栅极拉高至VPOUT1，PMOS管621从饱和区进入到亚阈值区，尾电流管保留部分漏电流；SCP2迅速将尾电流管PMOS623和PMOS624的栅极拉高至VPOUT2，PMOS管623和624从饱和区进入到亚阈值区，尾电流管保留部分漏电流；SCN迅速将尾电流管NMOS603和604的栅极拉低至VNOUT，NMOS管603和604从饱和区进入到亚阈值区，尾电流管保留部分漏电流。
在采样相周期，运算放大器电路电流降为亚阈值区最小电流。因此，运算放大器的平均功耗降减至原功耗的一半。同时，在采样周期保留部分亚阈值区电流，方便电路启动，大大减小了运算放大器功耗的同时，加快了运算放大器输出信号建立速度。
(三以SCP1为例设计C1，C2，C3。
设计SCP中的电容值需结合实际电路考虑，首先需要考虑尾电流源管的宽长比。通常，在模数转换器中，对前端采样保持电路中的运算放大器要求最高，因此采样保持电路中的运放电流最大，功耗最大，可调节其尾管电流；
实例中以0.18工艺为例，COX＝9.3fF/m2，KP＝upCOX≈86.5uA/V2，Vth,P＝0.43V。对0.18um工艺而言，通常晶体管的饱和压降为500mV。设计一款运放，要求输入尾电流源电流约为89mA，根据I＝1/2uPCOX(W/L1*VOD 2，可推出(621)的宽长比为10um/180nm*160，此时可得出SCP1输出端处的寄生电容CPAR1≈2/3*(W/L)621*COX＝3.0pF，C1＝0.15pF，C2＝32C1＝4.8pF，C3＝4C1＝0.6pF，CPAR1＝20C1，VREF＝1.5V，VP1＝1.2V带入(式5，可得
VPOUTA≈19.2*36/(20*(19.2+36)+19.2*36)*1.5+1.2≈1.44V
即，SCP1从工作状态到非工作转态，输出VPOUT1从1.2V可快速跳变到1.42V，保持相周期时，1.44V的偏置电压使得尾电流管PMOS(621)进入亚阈值区，而不截止。此时，该支路的电流，降至最低1.1mA，远小于89mA。工作状态时，该偏置电压快速从1.44V恢复到1.2V。与采用单管开关相比，缩短了输入偏置电压从1.8V到1.2V的占用时间，加速了运放的信号建立速度。
本发明未详细阐述部分属于本领域公知技术。

Claims (12)

1.一种可降低运算放大器功耗的开关电容偏置电路，其特征在于包括：P型电流源管偏置单元SCP；所述P型电流源管偏置单元SCP包括第一NMOS管(101)、第二NMOS管(102)、第三NMOS管(103)、第四NMOS管(104)、第一PMOS管(121)、第二PMOS管(122)、第三PMOS管(123)、第一电荷存储电容(111)、第二电荷存储电容(112)、第三电荷存储电容(113)、第一等效寄生电容(131)、第一时钟信号CK1和第三时钟信号CK1N、第二时钟信号CK2和第四时钟信号CK2N；第一偏置信号VP，第二偏置信号VREF；
第一NMOS管(101)的源级连接第一偏置信号VP，第一NMOS管(101)的栅级连接第一时钟信号CK1，第一NMOS管(101)的漏级连接第二NMOS管(102)的源级，第一NMOS管(101)的漏级和第二NMOS管(102)的源级同时连接第一电荷存储电容(111)的上极板，第一电荷存储电容(111)的下极板连接电源VDD；第二NMOS管(102)的栅级连接第三时钟信号CK1N，第二NMOS管(102)的漏级和第三电荷存储电容(113)的下极板同时连接输出端VPOUT，第一等效寄生电容(131)的上级板连接输出端VPOUT，第一等效寄生电容(131)的下级板接地GND；第三电荷存储电容(113)的上极板连接第三PMOS管(123)的漏级和第四NMOS管(104)的漏级；第三PMOS管(123)的源级连接电源VDD，第三PMOS管(123)的栅级、第四NMOS管(104)的栅端、第二PMOS管(122)的栅级同时连接时钟输入信号CK2N；第二PMOS管(122)的源级连接第二偏置信号VREF，第二PMOS管(122)的漏级与第一PMOS管(121)的漏级共同连接第二电荷存储电容(112)的上级板；第一PMOS管(121)的源级连接电源VDD，第一PMOS管(121)的栅级和第三NMOS管(103)的栅端共同连接第二时钟信号CK2；第三NMOS管(103)的漏端和第四NMOS管(104)的源端共同连接第二电荷存储电容(112)的下级板；
第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平，即采样相时：第一NMOS管(101)、第三NMOS管(103)、第二PMOS管(122)、第三PMOS管(123)导通，第二NMOS管(102)、第一PMOS管(121)、第四NMOS管(104)关断；第一偏置信号VP对第一电荷存储电容(111)充电，第二偏置信号VREF对第二电荷存储电容(112)的上极板充电，第二电荷存储电容(112)的下极板下拉接地；第三电荷存储电容(113)的上极板上拉至电源VDD，下极板接输出端VPOUT；第一等效寄生电容(131)下极板接地，上级板接输出端VPOUT，输出端VPOUT输出电压VPOUTA；
第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平，即保持相时：第二NMOS管(102)、第一PMOS管(121)、第四NMOS管(104)导通，第一NMOS管(101)、第三NMOS管(103)、第二PMOS管(122)、第三PMOS管(123)关断，第一电荷存储电容(111)上级板积累的电荷共享到第三电荷存储电容(113)的下极板和第一等效寄生电容(131)上极板上，输出电压VPOUTB，第二电荷存储电容(112)的上极板电压从第二偏置信号VREF跳接电源VDD，第二电荷存储电容(112)下极板电荷与第三电荷存储电容(113)上极板电荷共享；
第一电荷存储电容(111)吸收由第一NMOS管(101)和第二NMOS管(102)关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应；同时，对寄生电容进行分压，准确的输出两组所需的偏置电压VPOUTA和VPOUTB。
2.一种可降低运算放大器功耗的开关电容偏置电路，其特征在于包括：N型电流源管偏置单元SCN；所述N型电流源管偏置单元SCN包括第一NMOS管(201)，第二NMOS管(202)，第三NMOS管(203)，第一PMOS管(221)，第二PMOS管(222)，第一电荷存储电容(211)，第二电荷存储电容(212)，第三电荷存储电容(213)，第一等效寄生电容(231)，第一时钟信号CK1和第三时钟信号CK1N、第二时钟信号CK2和第四时钟信号CK2N；第一偏置信号VN，第二偏置信号VREF；
SCN单元中第一NMOS管(201)的源级连接第一偏置信号VN，第一NMOS管(201)的栅级连接第一时钟信号CK1，第一NMOS管(201)的漏级连接第二NMOS管(202)的源级，同时连接第一电荷存储电容(211)的上极板，第一电荷存储电容(211)的下极板接地GND，第二NMOS管(202)的栅级连接第三时钟信号CK1N，第二NMOS管(202)的漏级和第三电荷存储电容(213)的上极板同时连接输出端VNOUT，第一等效寄生电容(231)的上级板连接输出端VNOUT，第一等效寄生电容(231)的下级板接地GND；第三电荷存储电容(213)的下极板同时连接第二PMOS管(222)的漏级和第三NMOS管(203)的漏级，第二PMOS管(222)的栅级、第三NMOS管(203)的栅端同时连接第二时钟信号CK2；第一PMOS管(221)的源级连接第二偏置信号VREF，第一PMOS管(221)的栅级连接输入第四时钟信号CK2N，第一PMOS管(221)的漏级和第二PMOS管(222)的源级共同连接第二电荷存储电容(212)的上级板，第二电荷存储电容(212)的下级板接地GND，默认所有的PMOS管衬底接VDD，所有的NMOS管衬底接地GND；
第一时钟信号CK1和第二时钟信号CK2为高电平，第三时钟信号CK1N和第四时钟信号CK2N为低电平，即采样相时：第一NMOS管(201)、第三NMOS管(203)和第一PMOS管(221)导通，第二NMOS管(202)、和第二PMOS管(222)关断，第一偏置信号VN对第一电荷存储电容(211)充电，第二偏置信号VREF对第二电荷存储电容(212)的上极板充电，第二电荷存储电容(212)的下极板接地，第三电荷存储电容(213)的下极板下拉至地，上极板接输出端VNOUT；第一等效寄生电容(231)下极板接地，上级板接输出端VNOUT，输出端VNOUT输出电压VNOUTA；
第一时钟信号CK1和第二时钟信号CK2为低电平，第三时钟信号CK1N和第四时钟信号CK2N为高电平，即保持相时：第二NMOS管(202)、第二PMOS管(222)导通，第一NMOS管(201)、第三NMOS管(203)和第一PMOS管(221)关断；第二电荷存储电容(212)上极板电荷与第三电荷存储电容(213)下极板电荷共享，第一电荷存储电容(211)上级板积累的电荷共享到第三电荷存储电容(213)的上极板和第一等效寄生电容(231)上极板上，输出端VNOUT输出电压VNOUTB；
第一电荷存储电容(211)吸收由第一NMOS管(201)和第二NMOS管(202)关断时注入的电荷，在时钟控制顺序下抵消多于的电荷，避免了电荷注入效应；同时，对输出端寄生电容进行分压，准确输出两组所需的偏置电压VNOUTA和VNOUTB。
3.根据权利要求1所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述P型电流源管偏置单元SCP输出电压为动态偏置电压，可在时钟周期不同相位输出两组偏置电压。
4.根据权利要求1所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述P型电流源管偏置单元SCP输出的动态偏置电压，输出结果仅与内部电容比例有关，与MOS管的导通电阻无关。
5.根据权利要求1所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述P型电流源管偏置单元SCP在时钟周期不同相位输出两组的偏置电压可应用在钟控型运算放大器电路中，作为尾电流源管的偏置开关电路，用于调节尾电流源管中电流的大小，从而降低运算放大器的动态功耗。
6.根据权利要求1所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述第一等效寄生电容为寄生在P型电流源管偏置单元SCP输出节点处的寄生电容，以及开关型运算放大器电路尾电流源管的栅端和源端寄生电容之和，第一等效寄生电容的值为运算放大器电路尾电流源管的栅端和源端寄生电容值的1/2～5/6。
7.根据权利要求1或2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述的第二电荷存储电容与第三电荷存储电容之比为7～10，第二电荷存储电容与第一电荷存储电容之比为28～32。
8.根据权利要求1或2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述的第一时钟信号CK1和第三时钟信号CK1N为两反相不交叠的时钟，第二时钟信号CK2和第四时钟信号CK2N是两反相不交叠时钟，第二时钟信号CK2与第一时钟信号CK1同相，脉宽略大于第一时钟信号CK1；反之，第四时钟信号CK2N与第一时钟信号CK1同相，脉宽略大于第三时钟信号CK1N。
9.根据权利要求2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述N型电流源管偏置单元SCN输出电压为动态偏置电压，可在时钟周期不同相位输出两组偏置电压。
10.根据权利要求2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述N型电流源管偏置单元SCN输出的动态偏置电压，输出结果仅与内部电容比例有关，与MOS管的导通电阻无关。
11.根据权利要求2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述N型电流源管偏置单元SCN在时钟周期不同相位输出两组的偏置电压可应用在钟控型运算放大器电路中，作为尾电流源管的偏置开关电路，用于调节尾电流源管中电流的大小，从而降低运算放大器的动态功耗。
12.根据权利要求2所述的一种可降低运算放大器功耗的开关电容偏置电路，其特征在于：所述第一等效寄生电容为寄生在N型电流源管偏置单元SCN输出节点处的寄生电容，以及开关型运算放大器电路尾电流源管的栅端和源端寄生电容之和，第一等效寄生电容的值为运算放大器电路尾电流源管的栅端和源端寄生电容值的1/2～5/6。
CN201511023398.1A 2015-12-30 2015-12-30 一种可降低运算放大器功耗的开关电容偏置电路 Active CN105656439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511023398.1A CN105656439B (zh) 2015-12-30 2015-12-30 一种可降低运算放大器功耗的开关电容偏置电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511023398.1A CN105656439B (zh) 2015-12-30 2015-12-30 一种可降低运算放大器功耗的开关电容偏置电路

Publications (2)

Publication Number Publication Date
CN105656439A CN105656439A (zh) 2016-06-08
CN105656439B true CN105656439B (zh) 2018-09-14

Family

ID=56490053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511023398.1A Active CN105656439B (zh) 2015-12-30 2015-12-30 一种可降低运算放大器功耗的开关电容偏置电路

Country Status (1)

Country Link
CN (1) CN105656439B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918253A (ja) * 1995-06-30 1997-01-17 Texas Instr Japan Ltd 演算増幅回路
US6784725B1 (en) * 2003-04-18 2004-08-31 Freescale Semiconductor, Inc. Switched capacitor current reference circuit
CN1996750A (zh) * 2006-12-28 2007-07-11 北京时代民芯科技有限公司 差分输入限幅放大器
JP5281520B2 (ja) * 2009-08-31 2013-09-04 旭化成エレクトロニクス株式会社 増幅回路
CN104917466A (zh) * 2015-06-11 2015-09-16 东南大学 一种采用漏极调制方式的脉冲功率放大器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918253A (ja) * 1995-06-30 1997-01-17 Texas Instr Japan Ltd 演算増幅回路
US6784725B1 (en) * 2003-04-18 2004-08-31 Freescale Semiconductor, Inc. Switched capacitor current reference circuit
CN1996750A (zh) * 2006-12-28 2007-07-11 北京时代民芯科技有限公司 差分输入限幅放大器
JP5281520B2 (ja) * 2009-08-31 2013-09-04 旭化成エレクトロニクス株式会社 増幅回路
CN104917466A (zh) * 2015-06-11 2015-09-16 东南大学 一种采用漏极调制方式的脉冲功率放大器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《一种低电压CMOS 折叠-共源共栅跨导运算放大器的设计》;李建中 等；;《微电子学》;20050831;第35卷(第4期);第412-415页； *
《一种全差分增益自举运算放大器的设计》;冯文晓 等；;《微电子学与计算机》;20101231;第27卷(第12期);第142-145页； *
《一种高增益带宽CMOS全差分运算放大器的设计》;陈恒江 等；;《微电子学》;20090430;第39卷(第2期);第155-164页； *

Also Published As

Publication number Publication date
CN105656439A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102761337B (zh) 跟踪系统与对输入信号执行跟踪操作的方法
CN105071806B (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
US7274222B2 (en) Control method for an analogue switch
CN106027030B (zh) 一种高速高线性全差分跟随器
CN102088282B (zh) 具有开关本体伪单元的开关本体pmos开关
CN107370487A (zh) 一种基于nmos管的栅压自举开关电路
CN101346880A (zh) 比较器和a/d转换器
CN111900986B (zh) 一种跟随保持开关电路
CN101908820A (zh) 偏移消除电路
CN112953503A (zh) 一种高线性度的栅压自举开关电路
CN105656439B (zh) 一种可降低运算放大器功耗的开关电容偏置电路
CN101123122A (zh) 一种数据采样/保持方法及其电路
CN102571091A (zh) 一种模数转换器及电子设备
KR930005498B1 (ko) 반도체 집적 회로
CN103259984A (zh) Cmos电荷泵电路
CN104467848B (zh) 一种含有失调消除采样电路的装置
CN204967796U (zh) 应用于高速模数转换器的高线性度输入信号缓冲器
TWI332324B (en) Track and hold circuit
CN108270444A (zh) 采样网络电路及采样芯片
CN107800411A (zh) 一种延时电路
CN110098810B (zh) 一种开关电容积分器
CN106301379A (zh) 一种输出光滑的dac单元电路
CN106505979A (zh) 一种栅压自举开关电路
CN203193607U (zh) 基于pmos晶体管的源极跟随器
CN111193516A (zh) 一种用于流水线模数转换器中mdac的输出共模抑制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant