JP2011054885A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2011054885A5 JP2011054885A5 JP2009204662A JP2009204662A JP2011054885A5 JP 2011054885 A5 JP2011054885 A5 JP 2011054885A5 JP 2009204662 A JP2009204662 A JP 2009204662A JP 2009204662 A JP2009204662 A JP 2009204662A JP 2011054885 A5 JP2011054885 A5 JP 2011054885A5
- Authority
- JP
- Japan
- Prior art keywords
- region
- pillar
- semiconductor
- conductivity type
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 claims description 95
- 239000000758 substrate Substances 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 2
Description
耐圧とオン抵抗にはトレードオフの関係がある。かかる関係を改善する一つの方法として耐圧の確保が必要な領域に、ｐ型半導体領域とｎ型半導体領域を縞状、あるいは島状に配置したスーパージャンクション構造の縦型ＭＯＳＦＥＴが知られている（例えば、特許文献１参照）。この縦型ＭＯＳＦＥＴ（以下、「スーパージャンクション縦型ＭＯＳＦＥＴ」という）では、オン状態では導電層のｎ型半導体領域が電流を流し、オフ状態ではｐ型半導体領域、ｎ型半導体領域が完全に空乏化することで耐圧を確保することができる。
そこで、上記目的を達成するために、請求項１に記載の発明は、第１導電型の半導体基体と、前記半導体基体の上面側に形成され、前記半導体基体の上面に対して平行な第１の方向をそれぞれ長手方向とした第１導電型の第１ピラー領域と第２導電型の第２ピラー領域とが、前記半導体基体の上面に対して平行で且つ前記第１の方向と直交する第２の方向に沿って、交互に配置される領域を含む第１の半導体領域と、素子領域内の前記第２ピラー領域表面に、前記第１ピラー領域に接して形成された第２導電型の第２の半導体領域と、隣接する前記第２の半導体領域の一部とその間の前記第１ピラー領域の上に、ゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極側部下方の前記第２の半導体領域上の一部に形成された第１導電型のソース領域である第３の半導体領域と、半導体素子が形成される前記素子領域を囲む終端領域の一部の領域であって、前記終端領域一部の前記第１ピラー領域と前記第２ピラー領域の上に形成された第２導電型のリサーフ領域と、を備え、前記素子領域から前記終端領域に亘って形成された前記第２ピラー領域の幅を第１幅とすると共に、前記素子領域に形成された各前記第１ピラー領域の幅及び前記終端領域のリサーフ領域に接続されている各前記第１ピラー領域の幅を第２幅とする一方、前記終端領域に形成され、かつ前記リサーフ領域が表面に形成されていない各第１ピラー領域の幅を、前記第２幅より狭い幅とした半導体装置とした。
また、請求項５に記載の発明は、請求項２〜４のいずれか１項に記載の半導体装置において、前記第２導電型の半導体が直上に形成された２以上の前記第２ピラー領域に対し、前記第１ピラー領域を介して前記第１方向に連続する１以上の第２ピラー領域の表面には前記第２導電型の半導体が形成されないこととした。
また、請求項６に記載の発明は、請求項１〜４のいずれか１項に記載の半導体装置において、前記終端領域における各前記第２ピラー領域を、前記素子領域の第１ピラー領域幅よりも幅が狭い第１導電型の半導体により分断して、両端位置が前記リサーフ領域の前記第１方向における両端位置に略一致する第１領域と、当該第１領域の前記第１方向の両端にそれぞれ位置する第２領域を形成することとした。
また、請求項８に記載の発明は、第１導電型の半導体基体上に、第１導電型の半導体層を形成する第１工程と、前記第１導電型の半導体層に、前記半導体基体の上面に対して平行な第１の方向をそれぞれ長手方向としたトレンチ溝を、前記半導体基体の上面に対して平行で且つ前記第１の方向と直交する第２の方向に沿って、間隔を空けて複数形成し、前記トレンチ溝間に第１導電型の第１ピラー領域を複数形成する第２工程と、各前記トレンチ溝に第２導電型の半導体をエピタキシャル成長により埋め込んで第２導電型の第２ピラー領域を複数形成する第３工程と、素子領域内の前記第２ピラー領域表面に、前記第１ピラー領域に接して第２導電型の第２の半導体領域を形成する第４工程と、前記第２の半導体領域上の一部と前記第１ピラー領域上の一部に跨るように、ゲート絶縁膜を介してゲート電極を形成する第５工程と、前記ゲート電極側部下方の前記第２の半導体領域上の一部に第１導電型のソース領域である第３の半導体領域を形成する第６工程と、半導体素子が形成される前記素子領域を囲む終端領域の一部の領域であって、終端領域一部の前記第１ピラー領域と前記第２ピラー領域の上に第２導電型のリサーフ領域を形成する第７工程と、を有し、前記第２工程において、前記素子領域から前記終端領域に亘って形成された前記第２ピラー領域の幅を第１幅とすると共に、前記素子領域に形成された各前記第１ピラー領域の幅及び前記終端領域のリサーフ領域に接続されている各前記第１ピラー領域の幅を第２幅とする一方、前記終端領域に形成され、かつ前記リサーフ領域が表面に形成されていない各第１ピラー領域の幅を、前記第２幅より狭い幅とする半導体装置の製造方法とした。
素子領域Ａのｐ型半導体ピラー領域２２表面には、ｎ型半導体ピラー領域２１に接して形成されたｐ型半導体領域３０が形成される。このｐ型半導体領域３０は、ｐ型不純物として例えば不純物濃度が１×１０17〜４×１０17個／ｃｍ3のＢを導入したＳｉ（ｐ型半導体）により形成されている。
さらに、終端領域Ｂのｎ型半導体ピラー領域２１のうちリサーフ領域Ｃに接続されていない各ｎ型半導体ピラー領域２１ｂの幅は、第２幅ｗ２より狭い第３幅ｗ３としている。なお、本実施形態の半導体装置１Ａでは、各ｎ型半導体ピラー領域２１ｂの幅を、一定の第３幅ｗ３としているが、第２幅ｗ２より狭い幅であればよく、これに限られない。例えば、Ｙ方向であって素子領域Ａから遠ざかる方向に、第３幅ｗ３と、第３幅ｗ３よりも狭い幅とを交互に繰り返すようにしてもよい。また、Ｙ方向であって素子領域Ａから遠ざかる方向に、各ｎ型半導体ピラー領域２１ｂの幅を狭くしていくようにしてもよい。このことは他の実施形態でも同様である。
第２実施形態に係る半導体装置１Ｂにおいては、電位保持領域であるｐ＋型半導体５１は空乏化しないため、ＭＯＳＦＥＴのエッジで電界強度が強くなる領域が発生する可能性があり、耐圧低下を招く要因の一つとなる。一方、第３実施形態に係る半導体装置１Ｃでは、ｐ型半導体ピラー領域２２ｂの両端にｐ＋型半導体５２が存在しない領域を設けているので、かかる領域が空乏化する。そのため、ＭＯＳＦＥＴのエッジでの電界強度の強くなってしまうのを抑制することができる。よって、より安定した高耐圧ＭＯＳＦＥＴを供給することが可能になる。
第４実施形態に係る半導体装置１Ｄでは、図１２に示すように、終端領域Ｂにおける各ｐ型半導体ピラー領域２２ｂをｎ型半導体５３により分断して、両端位置がリサーフ領域ＣのＸ方向における両端位置に略一致する第１領域２２ｂ１と、当該第１領域２２ｂ１のＸ方向の両端側にそれぞれ位置する第２領域２２ｂ２を形成している。このようにすることで、第１領域２２ｂ１の両端がｎ型半導体５３になり、かかる領域が空乏化する。さらに分断に用いるｎ型半導体５３の幅を素子領域Ａのｎ型半導体ピラー領域２１aよりも幅が狭くすることで、電位をよりＭＯＳＦＥＴの外側へ伝えやすくなる。
Claims (8)
- 第１導電型の半導体基体と、
前記半導体基体の上面側に形成され、前記半導体基体の上面に対して平行な第１の方向をそれぞれ長手方向とした第１導電型の第１ピラー領域と第２導電型の第２ピラー領域とが、前記半導体基体の上面に対して平行で且つ前記第１の方向と直交する第２の方向に沿って、交互に配置される領域を含む第１の半導体領域と、
素子領域内の前記第２ピラー領域表面に、前記第１ピラー領域に接して形成された第２導電型の第２の半導体領域と、
隣接する前記第２の半導体領域の一部とその間の前記第１ピラー領域の上に、ゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極側部下方の前記第２の半導体領域上の一部に形成された第１導電型のソース領域である第３の半導体領域と、
半導体素子が形成される前記素子領域を囲む終端領域の一部の領域であって、前記終端領域一部の前記第１ピラー領域と前記第２ピラー領域の上に形成された第２導電型のリサーフ領域と、を備え、
前記素子領域から前記終端領域に亘って形成された前記第２ピラー領域の幅を第１幅とすると共に、前記素子領域に形成された各前記第１ピラー領域の幅及び前記終端領域のリサーフ領域に接続されている各前記第１ピラー領域の幅を第２幅とする一方、
前記終端領域に形成され、かつ前記リサーフ領域が表面に形成されていない各第１ピラー領域の幅を、前記第２幅より狭い幅とした半導体装置。 - 前記終端領域に形成され、かつ前記リサーフ領域と接続されていない第２ピラー領域のうち、前記リサーフ領域と接続した第２ピラー領域に対し、前記第１ピラー領域を介して前記第１方向に連続する２以上の第２ピラー領域のそれぞれの表面に、当該第２ピラー領域の濃度よりも不純物濃度が高い第２導電型の半導体を形成する請求項１に記載の半導体装置。
- 前記第２導電型の半導体は、その直下に形成されている前記第２ピラー領域よりも幅を狭くした請求項２に記載の半導体装置。
- 前記第２導電型の半導体の前記第１方向における両端位置を、前記リサーフ領域の前記第１方向における両端位置に略一致させる請求項２又は３に記載の半導体装置。
- 前記第２導電型の半導体が直上に形成された２以上の前記第２ピラー領域に対し、前記第１ピラー領域を介して前記第１方向に連続する１以上の第２ピラー領域の表面には前記第２導電型の半導体が形成されていない請求項２〜４のいずれか１項に記載の半導体装置。
- 前記終端領域における各前記第２ピラー領域を、前記素子領域の第１ピラー領域幅よりも幅が狭い第１導電型の半導体により分断して、両端位置が前記リサーフ領域の前記第１方向における両端位置に略一致する第１領域と、当該第１領域の前記第１方向の両端にそれぞれ位置する第２領域を形成した請求項１〜４のいずれか１項に記載の半導体装置。
- 前記第１の半導体領域は、前記半導体基体の上面に形成された第１導電型の半導体層に複数のトレンチ溝を形成して当該トレンチ溝間に前記第１ピラー領が形成され、各前記トレンチ溝に第２導電型の半導体をエピタキシャル成長により埋め込んで前記第２ピラー領域が形成されている請求項１〜６のいずれか１項に記載の半導体装置。
- 第１導電型の半導体基体上に、第１導電型の半導体層を形成する第１工程と、
前記第１導電型の半導体層に、前記半導体基体の上面に対して平行な第１の方向をそれぞれ長手方向としたトレンチ溝を、前記半導体基体の上面に対して平行で且つ前記第１の方向と直交する第２の方向に沿って、間隔を空けて複数形成し、前記トレンチ溝間に第１導電型の第１ピラー領域を複数形成する第２工程と、
各前記トレンチ溝に第２導電型の半導体をエピタキシャル成長により埋め込んで第２導電型の第２ピラー領域を複数形成する第３工程と、
素子領域内の前記第２ピラー領域表面に、前記第１ピラー領域に接して第２導電型の第２の半導体領域を形成する第４工程と、
前記第２の半導体領域上の一部と前記第１ピラー領域上の一部に跨るように、ゲート絶縁膜を介してゲート電極を形成する第５工程と、
前記ゲート電極側部下方の前記第２の半導体領域上の一部に第１導電型のソース領域である第３の半導体領域を形成する第６工程と、
半導体素子が形成される素子領域を囲む終端領域の一部の領域であって、終端領域一部の前記第１ピラー領域と前記第２ピラー領域の上に第２導電型のリサーフ領域を形成する第７工程と、を有し、
前記第２工程において、前記素子領域から前記終端領域に亘って形成された前記第２ピラー領域の幅を第１幅とすると共に、前記素子領域に形成された各前記第１ピラー領域の幅及び前記終端領域のリサーフ領域に接続されている各前記第１ピラー領域の幅を第２幅とする一方、前記終端領域に形成され、かつ前記リサーフ領域が表面に形成されていない各第１ピラー領域の幅を、前記第２幅より狭い幅とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204662A JP2011054885A (ja) | 2009-09-04 | 2009-09-04 | 半導体装置及び半導体装置の製造方法 |
| US12/869,952 US8212314B2 (en) | 2009-09-04 | 2010-08-27 | Semiconductor device and method for manufacturing the same |
| US13/527,194 US20120261764A1 (en) | 2009-09-04 | 2012-06-19 | Semiconductor device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009204662A JP2011054885A (ja) | 2009-09-04 | 2009-09-04 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011054885A JP2011054885A (ja) | 2011-03-17 |
| JP2011054885A5 true JP2011054885A5 (ja) | 2012-10-04 |
Family
ID=43647044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009204662A Abandoned JP2011054885A (ja) | 2009-09-04 | 2009-09-04 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8212314B2 (ja) |
| JP (1) | JP2011054885A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5629994B2 (ja) * | 2009-09-04 | 2014-11-26 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8829640B2 (en) | 2011-03-29 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Configuration and method to generate saddle junction electric field in edge termination |
| US10027268B2 (en) * | 2012-06-08 | 2018-07-17 | Mitsubishi Electric Corporation | Motor incorporating power converter, and air conditioner, water heater, and ventilation blower incorporating the motor |
| JP2014045138A (ja) * | 2012-08-28 | 2014-03-13 | Toshiba Corp | トレンチ形成方法及び半導体装置の製造方法 |
| CN102931218B (zh) * | 2012-09-29 | 2015-03-18 | 西安龙腾新能源科技发展有限公司 | 超结器件的结终端结构 |
| US9184277B2 (en) * | 2012-10-31 | 2015-11-10 | Infineon Technologies Austria Ag | Super junction semiconductor device comprising a cell area and an edge area |
| CN103887338B (zh) * | 2012-12-21 | 2019-03-01 | 上海矽睿科技有限公司 | 一种适用于深槽超结器件的结终端及其制备方法 |
| US9515136B2 (en) * | 2014-06-18 | 2016-12-06 | Stmicroelectronics S.R.L. | Edge termination structure for a power integrated device and corresponding manufacturing process |
| CN105742179B (zh) * | 2014-12-09 | 2019-01-11 | 深圳芯能半导体技术有限公司 | 一种igbt器件的制备方法 |
| DE102015208794B3 (de) * | 2015-05-12 | 2016-09-15 | Infineon Technologies Ag | Verarbeiten eines Halbleiterwafers |
| US9478644B1 (en) * | 2015-10-19 | 2016-10-25 | Vanguard International Semiconductor Corporation | Semiconductor device |
| TWI575570B (zh) * | 2015-12-23 | 2017-03-21 | 世界先進積體電路股份有限公司 | 半導體裝置及其製造方法 |
| US9666699B1 (en) | 2016-03-30 | 2017-05-30 | Vanguard International Semiconductor Corporation | Semiconductor device having field plate disposed on isolation feature and method for forming the same |
| EP3916761A1 (en) * | 2020-05-27 | 2021-12-01 | Infineon Technologies Austria AG | Method for producing a superjunction device |
| CN113517336A (zh) * | 2021-07-13 | 2021-10-19 | 电子科技大学 | 一种mos型超结功率器件的终端结构 |
| US11742354B2 (en) | 2021-09-23 | 2023-08-29 | International Business Machines Corporation | Top epitaxial layer and contact for VTFET |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4309764C2 (de) | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
-
2009
- 2009-09-04 JP JP2009204662A patent/JP2011054885A/ja not_active Abandoned
-
2010
- 2010-08-27 US US12/869,952 patent/US8212314B2/en not_active Expired - Fee Related
-
2012
- 2012-06-19 US US13/527,194 patent/US20120261764A1/en not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011054885A5 (ja) | ||
| JP5751213B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| KR101780612B1 (ko) | 반도체 장치 | |
| JP5198030B2 (ja) | 半導体素子 | |
| TWI469350B (zh) | Power semiconductor devices | |
| JP5776610B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US9245995B2 (en) | Semiconductor device having power metal-oxide-semiconductor transistor | |
| US9142627B2 (en) | Semiconductor device | |
| JP2007027266A (ja) | 半導体素子及びその製造方法 | |
| JP2007281034A (ja) | 電力用半導体素子 | |
| JP2010153622A (ja) | 半導体素子 | |
| US20130248987A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP5817204B2 (ja) | 炭化珪素半導体装置 | |
| JP2010267762A (ja) | 半導体装置およびその製造方法 | |
| JP6514035B2 (ja) | 半導体装置 | |
| KR20140044075A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101360070B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101121574B1 (ko) | 전하 균형 전력 디바이스 및 그 제조 방법 | |
| JP2012043955A (ja) | 半導体装置及びその製造方法 | |
| JP2016213421A (ja) | 半導体装置 | |
| JP7192504B2 (ja) | 半導体装置 | |
| US8878290B2 (en) | Semiconductor device | |
| WO2015076020A1 (ja) | 半導体装置 | |
| JP3244414U (ja) | パワー半導体装置およびパワー半導体装置の製造方法 | |
| JP7545585B2 (ja) | 絶縁トレンチゲート電極を有するパワー半導体デバイス |