JP2011054868A

JP2011054868A - 半導体装置およびその製造方法

Info

Publication number: JP2011054868A
Application number: JP2009204471A
Authority: JP
Inventors: Hikari Kobayashi; 光小林
Original assignee: Individual
Current assignee: Individual
Priority date: 2009-09-04
Filing date: 2009-09-04
Publication date: 2011-03-17

Abstract

【課題】シリコン表面に厚さがサブナノから数ナノメートル（ｎｍ）レベルの極薄の絶縁膜を形成し、これを利用して、低電圧動作ＭＯＳデバイスを実現する。
【解決手段】ガラス基板上の多結晶シリコン（薄膜）に対して、その上に室温硝酸酸化法により１．８ｎｍのＳｉＯ_２膜１を形成し、さらに、その上にプラズマＣＶＤ法により４０ｎｍのＳｉＯ_２膜２を堆積して積層にし、これをゲート絶縁膜１０として、ｐ−チャンネルＭＯＳトランジスタ（ＴＦＴ）を創製した。このＴＦＴは、駆動電圧を３Ｖに低減しても十分に動作可能であり、消費電力を顕著に低減することできる。
【選択図】図７

Description

本発明は、薄膜トランジスタ（ＴＦＴ）などで、たとえばゲート電圧３Ｖ以下の低電圧でも動作の可能な，極薄絶縁膜を有する半導体装置およびその製造方法に関するものである。

半導体装置、とりわけ金属−酸化物膜−半導体（ＭＯＳ）構造のトランジスタ等を用いる半導体集積回路などでは、高集積化、高密度化に伴う回路要素の微細化で、それに用いられる絶縁膜の薄膜化や性能向上が極めて重要である。特に多結晶シリコンにより低電圧動作の薄膜トランジスタ（ＴＦＴ）などの半導体装置を実現するには、ゲート絶縁膜を二酸化シリコン（ＳｉＯ_２）で形成する場合、その膜厚が数十ナノメートル以下と極めて薄くすることが要求される。

単結晶シリコン基板を用いる半導体集積回路では、ＭＯＳ構造トランジスタのゲート絶縁膜は、通常、半導体表面に絶縁膜としての酸化物を形成する際、乾燥酸素や水蒸気などの酸化性気体中で８００℃以上の高温で加熱処理する，いわゆる熱酸化法によって形成している。

一方、ガラス基板上のポリシリコンを用いるＴＦＴでは、そのゲート絶縁膜の形成には、高温での熱酸化法は使用できず、有機シラン，例えばテトラエトキシシラン（ＴＥＯＳ）等を、４００℃程度のプラズマ中で分解して、基板上に酸化膜を堆積させるプラズマ化学気相成長（ＣＶＤ）法を用いるが、この場合、薄い被膜で、上述の熱酸化法で得られるような高絶縁・耐圧特性の薄い被膜を得ることが課題である。

本発明者は、シリコンなどの半導体基板を、共沸状態の熱濃硝酸等に浸漬して、その表面に二酸化シリコン膜(化学酸化膜)を形成すること（特許文献１）、および濃度４０ｗｔ％から６８ｗｔ％の共沸に到る二段階濃度の濃硝酸等，いわゆる高濃度酸化性薬液を用いて薄い酸化膜を形成すること（特許文献２）を提案している。

特開２００２−６４０９３号公報特開２００５−３１１３０２号公報

近年、高集積化半導体装置やシステム液晶ディスプレイの分野で、多結晶シリコン表面に厚さがサブナノから数ナノメートル（ｎｍ）レベルの極薄の絶縁膜を形成すること、とりわけ、高品質に制御されたもの，特に，リーク電流密度の小さいものを得ることは、それを薄膜トランジスタ（ＴＦＴ）のゲート絶縁膜などに用いるために、多結晶シリコン基材の表面に，化学的形成による二酸化シリコン（ＳｉＯ_２）膜として、可能な限り薄膜で均一に、工業的に形成することが求められる。

一例を挙げると、システム液晶ディスプレイなどで、ガラス基板上に形成された多結晶シリコン（ポリシリコン薄膜）を用いて、薄膜トランジスタ（ＴＦＴ）を形成する際には、そのガラス基板およびポリシリコン薄膜の温度を４００℃から５００℃以下に保って、このような低温の製造工程でも、ＴＦＴのゲート絶縁膜に適用可能な高品質の絶縁膜形成技術が求められている。

本発明の目的は、前記ガラス基板上のポリシリコン薄膜を用いて、薄膜トランジスタ（ＴＦＴ）を形成する場合や、通常の単結晶シリコン基板上にＭＯＳ構造トランジスタあるいはそれを用いる大規模集積回路（ＬＳＩ）などを形成する場合に際して、低リーク電流密度特性や均一な膜厚を持ち、そのゲート絶縁膜にも利用できる高品質、極薄の二酸化シリコン膜を、可能な限り低温で，その処理時間も短時間で，半導体の表面に形成すること、そして、その二酸化シリコン膜を絶縁膜として用いる，半導体装置およびその製造方法を提供することにある。

本発明の半導体装置は、半導体、とりわけシリコンの表面に、酸化性溶液またはその蒸気との反応，最適には硝酸との化学反応，により、第１の絶縁膜を形成し、さらに前記第１の絶縁膜上に、堆積により、第２の絶縁膜を積層形成した構造である。この場合、上記第１の絶縁膜は膜厚０．５〜５ｎｍ程度が選定され、また、上記第２の絶縁膜は前記第１の絶縁膜上にＣＶＤ法により概ね膜厚５〜５０ｎｍに堆積形成されること，望ましくは膜厚比で、前記第１の絶縁膜の２〜５０倍，より好ましくは３〜３０倍の厚さに積層されてなり、これにより、低温での化学反応により形成の第１の絶縁膜の高絶縁性を得、さらに、第１の絶縁膜上に堆積により積層形成（スタック構造）の第２の絶縁膜による高い誘電特性が有効にはたらく機能を利用して、低電圧動作のＴＦＴを実現することができたのである。

本発明の半導体装置の製造方法は、半導体を、酸化性溶液またはその蒸気に接触させて、最適には硝酸との化学反応により、前記半導体の表面に化学反応により第１の絶縁膜を形成する工程、ついで前記第１の絶縁膜上に堆積により第２の絶縁膜を形成する工程をそなえたものであり、これによって、低温での化学反応により得られた第１の絶縁膜の高絶縁性並びに上記第１の絶縁膜上に堆積した第２の絶縁膜の高い誘電特性とが相俟って、つまり、積層（スタック構造）形成の両絶縁膜の効用で低電圧動作に適用できる高性能半導体装置を工業的に実現することが可能になったのである。

本発明の半導体装置およびその製造方法によると、たとえば濃度６８ｗｔ％の硝酸（水溶液）に室温（２７℃）で多結晶シリコン（薄膜）を１０分間浸漬して、表面に膜厚約１．８ｎｍの二酸化シリコン膜を形成した後、この二酸化シリコン膜上にＣＶＤ法で膜厚約４０ｎｍの二酸化シリコン主体の酸化膜を堆積してゲート絶縁膜を形成することにより、これを用いてＭＯＳ構造電界効果トランジスタを創製したところ、このトランジスタはゲート印加電圧が３Ｖ程度の低電圧駆動で十分に動作することが確認された。

多結晶シリコン表面に濃度６８ｗｔ％の硝酸に浸漬して室温で形成したＳｉＯ_２膜を用いたＭＯＳ構造の断面ＴＥＭ図である。（実施例１）同ＭＯＳ構造（ダイオード）の電流−電圧（Ｉ−Ｖ）特性図である。（実施例１）ｐ−チャンネルＴＦＴのゲートリーク電流およびドレイン（チャンネル）電流の各特性図である。（実施例１）室温硝酸酸化法による膜厚１．８ｎｍの酸化膜とプラズマＣＶＤ法による膜厚４０ｎｍの酸化膜との積層（スタック構造）のゲート絶縁膜をそなえたｐ−チャンネルＴＦＴのチャンネル電流−電圧特性図である。（実施例１）ｐ−チャンネルＴＦＴのしきい値電圧とゲート長との関係特性図である。（実施例１）ｐ−チャンネルＴＦＴのＳ値とゲート長との関係を、従来のＣＶＤ法で形成した８０ｎｍの酸化膜によるゲート絶縁膜を持つＴＦＴの場合のＳ値と比較して表わした特性図である。（実施例１）室温硝酸酸化法による膜厚１．８ｎｍの酸化膜とプラズマＣＶＤ法による膜厚４０ｎｍの酸化膜との積層（スタック構造）のゲート絶縁膜を持つｐ−チャンネルＴＦＴの断面ＴＥＭ図である。（実施例１）

半導体基材に多結晶シリコンを用いて、濃度６８ｗｔ％の硝酸（水溶液）に、室温（２７℃）で１０分間浸漬したところ、図１の透過電子顕微鏡（ＴＥＭ）観察による断面写真（ＴＥＭ図）のように、その多結晶シリコン１の表面に均一な膜厚約１．８ｎｍの二酸化シリコン膜２が形成されていることがわかった。

そして、この酸化膜上にアルミニウムなどの金属電極３を設けて、ＭＯＳ構造ダイオードによる電気特性を測定したところ、図２のように、安定な電流−電圧（Ｉ−Ｖ）特性が得られた。このリーク電流密度は、同じ膜厚に換算した場合の熱酸化膜のものと同等であった。

次に、上述の室温での濃度６８ｗｔ％の硝酸を用いた，いわゆる室温硝酸酸化法によるＴＦＴの創製について述べると、ＴＦＴ用ガラス基板上に，バックコートのチッ化シリコン（ＳｉＮ）膜を介して，多結晶シリコン薄膜を形成した半導体基材を用いて、上述の室温硝酸酸化法によりその多結晶シリコン上に約１．８ｎｍのＳｉＯ_２膜を第１の絶縁膜として形成し、さらに、その上に，第２の絶縁膜として，プラズマＣＶＤ法により約４０ｎｍのＳｉＯ_２膜を堆積して、ＳｉＯ_２膜による積層（スタック構造）のゲート絶縁膜を形成した。

また、ＴＦＴの諸特性の比較のために、図示していないが従来の構造として、硝酸酸化法による極薄のＳｉＯ_２膜を形成しないで、プラズマＣＶＤ法のみで膜厚８０ｎｍのＳｉＯ_２膜を堆積してゲート絶縁膜となしたＴＦＴを作製して、これをリファレンスとした。

図３は、ゲート長2μmに形成したｐ−チャンネルＴＦＴに関するゲートリーク電流特性４およびドレイン−ソース間電圧０．１Ｖでのドレイン（チャンネル）電流特性５である。ゲート絶縁膜の厚さを半減しても、ゲートリーク電流は測定限界以下で、ＴＦＴの電気特性での消費電力の増加や動作不能などの不具合は見られなかった。また、ドレイン電流特性での立ち上がりは急峻で、オン−オフ（ON−OFF）比も十分であった。このように、プラズマＣＶＤ法で形成した酸化膜を４０ｎｍまで薄膜化しても、硝酸酸化法により形成の極薄のＳｉＯ_２膜の効果でＳｉＯ_２−Ｓｉ間の界面特性を改善することにより、良好なスイッチング特性を発揮できることがわかった。

図４に、室温硝酸酸化法による１．８ｎｍのＳｉＯ_２膜とＣＶＤ法による４０ｎｍのＳｉＯ_２膜との積層をゲート絶縁膜とする，ゲート長2μmのｐ−チャンネルＴＦＴの電気特性、すなわちゲート印加電圧（Ｖ_ｇｓ）をパラメータとして、ドレイン電圧−ドレイン電流の関係を示す。ドレイン電流は十分高く、また良好な飽和特性を示している。本実施例のＴＦＴは動作電圧を５Ｖ以下、実際には３Ｖに低減しても動作することがわかる。ＴＦＴの消費電力は動作電圧の二乗に比例するため、従来構造のＴＦＴでは、１５Ｖ程度の動作電圧を要するが、それに比較して、本実施例によるＴＦＴの消費電力は、３Ｖ動作を実施することにより、従来比で１／２５にまで低下させることが可能である。

図５は、本実施例によるｐ−チャンネルＴＦＴのしきい値電圧（Ｖ_ｔｈ）の値を、従来構造、すなわちプラズマＣＶＤ法による膜厚８０ｎｍの酸化膜のみのゲート絶縁膜を持つ通常のＴＦＴのしきい値電圧（Ｖ_ｔｈ）の値と対比して示した特性図であり、これによると、特性曲線６で示されるように，本実施例によるｐ−チャンネルＴＦＴのしきい値電圧（Ｖ_ｔｈ）の値は、約−０．４〜−０．７Ｖで、安定であることがわかる。一方、膜厚８０ｎｍのプラズマＣＶＤ法による酸化膜のみのゲート絶縁膜を持つ従来構造のＴＦＴにおけるしきい値電圧（Ｖ_ｔｈ）の値は、特性曲線７で示されるように，ゲート長の小さな領域で電流が漸次増大する傾向の，いわゆる短チャンネル効果が観測された。短チャンネル効果の存在は、ＴＦＴの微細化を困難にする要因であるが、本実施例による室温硝酸酸化法で形成した約１．８ｎｍのＳｉＯ_２膜およびプラズマＣＶＤ法で形成した約４０ｎｍの酸化膜による積層スタック構造ゲート絶縁膜を持つＴＦＴの場合のしきい値電圧の値は、約−０．４〜−０．７Ｖ程度であって、かつ、ゲート長の小さな領域での短チャンネル効果は、あまり顕著には存在しないことがわかる。この結果によれば、硝酸酸化法による極薄の化学的酸化膜形成とプラズマＣＶＤ法による薄膜の酸化膜形成との積層スタック構造のゲート絶縁膜を用いることによって、ＴＦＴの一層の微細化が可能で、十分、実用の域に達していることが判った。

図６は、本実施例によるｐ−チャンネルＴＦＴの，ドレイン−ソース間電圧０．１ＶのときのＳ値とゲート長（Ｌμｍ）との関係特性図である。Ｓ値は、ドレイン電流を１０倍増加するのに必要なゲート電圧の増加量として定義されており、本実施例による室温硝酸酸化法で形成した約１．８ｎｍのＳｉＯ_２膜およびプラズマＣＶＤ法で形成した約４０ｎｍの酸化膜とのスタック構造のゲート絶縁膜を持つＴＦＴでは、特性曲線８で表わされているように，そのＳ値が１２０ｍＶ程度であり、これは，特性曲線９で表わされる，従来のＣＶＤ法で形成した８０ｎｍの酸化膜によるスゲート絶縁膜を持つＴＦＴでのＳ値が約２００ｍＶであったのに対比して、約２／３にまで減少した。このようなＳ値の顕著な低減の要因は、ゲート絶縁膜の膜厚減少により有効に基材多結晶シリコン側に電圧が印加されること、また、室温硝酸酸化法を用いた極薄の酸化膜が良好な界面特性を持つため、界面準位が低減し、これによっても全ゲート絶縁膜に印加される電圧が減少して、基材多結晶シリコン側に印加される電圧の割合が増加したことによると見られる。Ｓ値の減少によって、ＴＦＴの動作電圧を一段と減少させて、超低消費電力化が可能になる。

図７は、多結晶シリコン１の上に、室温での硝酸酸化法により形成のＳｉＯ_２膜とＣＶＤ法により形成のＳｉＯ_２膜とによる積層スタック構造のゲート絶縁膜１０、および金属蒸着等で形成の電極３をもって構成の，本実施例によるＴＦＴの断面ＴＥＭ図である。多結晶シリコン１と積層ＳｉＯ_２膜１０との界面近傍の絶縁膜、すなわち室温硝酸酸化法により形成したＳｉＯ_２膜は、図１でも示した膜厚約１．８ｎｍのＳｉＯ_２膜２と同様に，多結晶シリコン１との境界部で色濃くなっていることが分かる。このことから、その上に存在するＣＶＤ法で形成されたＳｉＯ_２膜よりも原子密度が高いと推定される。原子密度の高いＳｉＯ_２膜は良好なリーク電流特性を持ち、ここでリーク電流をブロックできるために、その上にＣＶＤ法を用いて堆積するＳｉＯ_２膜の膜厚を半減しても十分にゲート絶縁膜の機能が保たれている。ゲート絶縁膜の膜厚低減により、ゲート電極への印加電圧を低下させてＴＦＴを駆動できるので、この構成はシステムディスプレイの超低消費電力化に有効である。

本実施の経験では、硝酸酸化法により形成のＳｉＯ_２膜とＣＶＤ法により形成のＳｉＯ_２膜とによる積層（スタック構造）のゲート絶縁膜として、それぞれの膜厚比は、第１の絶縁膜および前記第１の絶縁膜上に堆積により積層形成の前記第１の絶縁膜の２〜５０倍の厚さの第２の絶縁膜によるゲート絶縁膜をそなえたこと、実態としても、第１の絶縁膜が概ね膜厚０．５〜５ｎｍ、第２の絶縁膜が概ね膜厚５〜５０ｎｍの積層（スタック構造）のゲート絶縁膜であれば、それを適宜選定することで、ＴＦＴへの適用が可能であった。

なお、本実施例では、濃度６８ｗｔ％の高濃度硝酸（水溶液）を室温で用いた各例で述べたが、濃度４０〜９９ｗｔ％の高濃度硝酸（水溶液）で実施可能であり、また、かかる高濃度硝酸の任意の温度での使用が可能である。さらには、高濃度の酸化性溶液（薬液）あるいはその蒸気として、過塩素酸、硫酸、オゾン溶解水、過酸化水素水、塩酸と過酸化水素水との混合溶液、硫酸と過酸化水素水との混合溶液、アンモニア水と過酸化水素水との混合溶液、硫酸と硝酸との混合溶液および王水の群から選ばれる少なくとも１つを被処理用半導体に接触させる処理の場合にも、半導体の表面に化学反応生成により高性能，高品質の酸化膜を得ることが可能と推認される。

本発明は、被処理用半導体として、特に母体にシリコンを含む半導体により形成される各種半導体装置の機能絶縁膜に利用することや、多層半導体構造あるいは多層伝導体構造の層間絶縁体などに用いることができ、この種半導体装置を機能素子として利用する大画面表示装置に利用することができる。

１多結晶シリコン
２膜厚約１．８ｎｍのＳｉＯ_２膜
３電極
４ｐ−チャンネルＴＦＴのゲートリーク電流特性曲線
５ｐ−チャンネルＴＦＴのドレイン（チャンネル）電流特性曲線
６本実施例によるｐ−チャンネルＴＦＴのしきい値電圧（Ｖ_ｔｈ）の特性曲線
７従来構造のゲート絶縁膜を持つＴＦＴのしきい値電圧（Ｖ_ｔｈ）の特性曲線
８本実施例によるｐ−チャンネルＴＦＴのＳ値とゲート長との関係特性曲線
９従来構造のｐ−チャンネルＴＦＴのＳ値とゲート長との関係特性曲線
１０積層ＳｉＯ_２膜

Claims

半導体の表面に酸化性溶液またはその気体との化学反応により形成の第１の絶縁膜および前記第１の絶縁膜上に堆積により積層形成の前記第１の絶縁膜の２〜５０倍の厚さの第２の絶縁膜をそなえた半導体装置。
第１の絶縁膜がシリコンと酸化性溶液またはその気体との化学反応により形成された二酸化シリコン膜でなり、第２の絶縁膜が化学堆積で形成された酸化物被膜でなる請求項１に記載の半導体装置。
第１の絶縁膜が膜厚０．５〜５ｎｍ、第２の絶縁膜が，膜厚５〜５０ｎｍでなる請求項１又は請求項２に記載の半導体装置。
半導体を、酸化性溶液またはその蒸気に接触させて、前記半導体の表面に化学反応により第１の絶縁膜を形成する工程および前記第１の絶縁膜上に堆積により第２の絶縁膜を形成する工程をそなえた半導体装置の製造方法。
酸化性溶液またはその蒸気として濃度４０〜９９ｗｔ％の硝酸を用いることを特徴とする請求項４に記載の半導体装置の製造方法。