JP2011054633A - Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device - Google Patents

Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device Download PDF

Info

Publication number
JP2011054633A
JP2011054633A JP2009200011A JP2009200011A JP2011054633A JP 2011054633 A JP2011054633 A JP 2011054633A JP 2009200011 A JP2009200011 A JP 2009200011A JP 2009200011 A JP2009200011 A JP 2009200011A JP 2011054633 A JP2011054633 A JP 2011054633A
Authority
JP
Japan
Prior art keywords
substrate
electrode pad
electrode
base material
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009200011A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamashita
央 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009200011A priority Critical patent/JP2011054633A/en
Publication of JP2011054633A publication Critical patent/JP2011054633A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a substrate capable of suppressing an occurrence of a joint failure with the other component, and a method for manufacturing a semiconductor device, the substrate, a semiconductor element, and the semiconductor device. <P>SOLUTION: A method for manufacturing a substrate includes a first step for forming an electrode pad 12, whose one portion is fixed to a base material 11 on one surface of the base material 11. It also includes a second step in which a gap is formed between other portion 12B of the electrode pad 12 and one surface of the base material 11, and an electrode 13 is formed in the other portion 12B of the electrode pad 12, so that a terminal 14 is so formed from the other portion 12B of the electrode pad and the electrode 13 as to be capable of leaving and approaching one surface of the base material 11. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、基板の製造方法、半導体装置の製造方法、基板、半導体素子、半導体装置に関する。   The present invention relates to a substrate manufacturing method, a semiconductor device manufacturing method, a substrate, a semiconductor element, and a semiconductor device.

従来、半導体素子を基板に対し、フリップチップ接続することが行われている。
たとえば、特許文献１には、図９に示すように、端子パッド９１Ａを有する基板９１と、接続パッド９４が設けられた半導体チップ９２とを備える半導体装置が開示されている。
この半導体装置は、基板９１の端子パッド９１Ａとの接合面が、半導体チップ９２の接続パッド９４との接合面よりも小さく形成されてなる突起電極９３を有している。
特許文献１では、突起電極９３の端子パッド９１Ａとの接合面での塑性変形が、接続パッド９４との接合面での塑性変形よりも大きくなるようにすることで、良好なフリップチップ接続が実現できるとされている。
また、特許文献２には、図１０（Ａ）、（Ｂ）に示すように、基板８２と半導体チップ８１とがフリップチップ接続された半導体装置が開示されている。
この半導体装置では、半導体チップ８１のパッド上に金属細線８３の一端を固定し、他端を基板８２に実装している。
半導体チップ８１と基板８２の熱膨張の差により発生した応力を、金属細線８３のしなりを利用して吸収できるとされている。 Conventionally, a semiconductor element is flip-chip connected to a substrate.
For example, Patent Document 1 discloses a semiconductor device including a substrate 91 having terminal pads 91A and a semiconductor chip 92 provided with connection pads 94, as shown in FIG.
This semiconductor device has a protruding electrode 93 in which a bonding surface with a terminal pad 91 </ b> A of a substrate 91 is formed smaller than a bonding surface with a connection pad 94 of a semiconductor chip 92.
In Patent Document 1, a good flip chip connection is realized by making the plastic deformation at the joint surface of the protruding electrode 93 with the terminal pad 91 </ b> A larger than the plastic deformation at the joint surface with the connection pad 94. It is supposed to be possible.
Further, Patent Document 2 discloses a semiconductor device in which a substrate 82 and a semiconductor chip 81 are flip-chip connected as shown in FIGS. 10 (A) and 10 (B).
In this semiconductor device, one end of a thin metal wire 83 is fixed on a pad of a semiconductor chip 81 and the other end is mounted on a substrate 82.
It is supposed that the stress generated by the difference in thermal expansion between the semiconductor chip 81 and the substrate 82 can be absorbed using the bending of the metal thin wire 83.

特開平９−１３９４０４号公報JP-A-9-139404 特開平９−２６０４２８号公報JP-A-9-260428

特許文献１に記載された半導体装置や、特許文献２に記載された半導体装置では、突起電極９３や金属細線８３の塑性変形を利用して半導体チップ９２，８１と、基板９１，８２との接続不良を解消している。
しかしながら、このような方法では、基板の反りが大きい場合には、接続不良が解消することが難しい。
たとえば、特許文献１において、基板９１が半導体チップ９２から離間するように、基板９１が大きく反った場合、突起電極９３が接続パッド９４や端子パッド９１Ａから離れてしまい接続不良が生じると考えられる。
特許文献２においても、基板８２が、半導体チップ８１から離間するように、大きく反ってしまった場合、金属細線８３が、基板８２や半導体チップ８１から離れてしまい、接続不良が生じると考えられる。 In the semiconductor device described in Patent Document 1 and the semiconductor device described in Patent Document 2, the connection between the semiconductor chips 92 and 81 and the substrates 91 and 82 using plastic deformation of the protruding electrodes 93 and the fine metal wires 83 is performed. The defect has been eliminated.
However, with such a method, it is difficult to eliminate the connection failure when the substrate warps.
For example, in Patent Document 1, when the substrate 91 is greatly warped so that the substrate 91 is separated from the semiconductor chip 92, it is considered that the protruding electrode 93 is separated from the connection pad 94 and the terminal pad 91 </ b> A, resulting in poor connection.
Also in Patent Document 2, when the substrate 82 is greatly warped so as to be separated from the semiconductor chip 81, it is considered that the fine metal wires 83 are separated from the substrate 82 and the semiconductor chip 81, resulting in poor connection.

本発明によれば、基材の一方の面上に一部が前記基材に固定された電極パッドを形成する第一工程と、前記電極パッドの他の一部上に電極を形成するとともに、前記電極パッドの他の一部と前記基材の一方の面との間に空隙を形成し、前記電極パッドの他の一部と前記電極とで構成される端子を形成する第二工程とを含む基板の製造方法が提供される。   According to the present invention, a first step of forming an electrode pad partly fixed to the base material on one surface of the base material, and forming an electrode on the other part of the electrode pad, A second step of forming a gap between the other part of the electrode pad and one surface of the substrate and forming a terminal constituted by the other part of the electrode pad and the electrode; A method for manufacturing a substrate is provided.

この方法によれば、電極パッドの他の一部上に電極を形成するとともに、前記電極パッドの他の一部と前記基材の一面との間に空隙を形成している。これにより、基材に対して、端子と離間あるいは接近するように動くことができる。そのため、たとえば、基板と、他の部品とを接合する際に、基板を構成する基材や、他の部品に反りが生じ、基板と他の部品との距離が離れたり、接近したりしても、端子が基材に対して動くことで、他の部品との接合不良を防止することができる。   According to this method, an electrode is formed on the other part of the electrode pad, and a gap is formed between the other part of the electrode pad and one surface of the substrate. Thereby, it can move so that it may separate or approach with respect to a terminal to a substrate. Therefore, for example, when the substrate and other components are joined, the base material constituting the substrate and other components are warped, and the distance between the substrate and the other components is increased or decreased. However, since the terminal moves with respect to the base material, it is possible to prevent bonding failure with other components.

また、本発明によれば、このような基板の製造方法を含む半導体装置の製造方法も提供できる。
すなわち、本発明によれば、第一の基板と、この第一の基板が実装される第二の基板とを備える半導体装置の製造方法であって、上述した基板の製造方法により前記第一の基板を製造する工程と、前記第一の基板の前記基材の他面上に半導体チップを搭載して、半導体素子を構成する工程と、前記半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する工程とを備える半導体装置の製造方法も提供できる。
さらには、本発明によれば基材と、一部が前記基材の一面に固定された電極パッドと、この電極パッドの他の一部上に設けられた電極とを備え、前記電極パッドの他の一部および前記電極は、前記基材から離間し、前記電極パッドの他の一部および電極パッドの他の一部上の前記電極で構成される端子が前記基材に対して離間および接近可能な基板も提供できる。
さらに、このような基板を備えた半導体素子や、この半導体素子を備えた半導体装置も提供できる。
すなわち、基板と、基板上に実装された半導体チップを備える半導体素子であって、前記基板は、上述した基板であり、前記半導体チップは、前記基板の前記基材の他面に実装されている半導体素子が提供できる。
さらに、半導体素子と、この半導体素子が実装される第二の基板とを備える半導体装置であって、前記半導体素子は、前述した半導体素子であり、前記半導体素子の前記第基板の前記電極と、前記第二の基板に形成された端子とが接合されている半導体装置も提供できる。 The present invention can also provide a method for manufacturing a semiconductor device including such a method for manufacturing a substrate.
In other words, according to the present invention, there is provided a method for manufacturing a semiconductor device comprising a first substrate and a second substrate on which the first substrate is mounted. A step of manufacturing a substrate; a step of mounting a semiconductor chip on the other surface of the base of the first substrate to form a semiconductor element; an electrode of the first substrate of the semiconductor element; It is also possible to provide a method for manufacturing a semiconductor device including a step of bonding the terminal of the second substrate.
Furthermore, according to the present invention, the substrate includes: a base; a part of the electrode pad fixed to one surface of the base; and an electrode provided on the other part of the electrode pad. The other part and the electrode are separated from the base material, and the terminal constituted by the electrode on the other part of the electrode pad and the other part of the electrode pad is spaced apart from the base material. An accessible substrate can also be provided.
Furthermore, a semiconductor element provided with such a substrate and a semiconductor device provided with this semiconductor element can also be provided.
That is, a semiconductor element comprising a substrate and a semiconductor chip mounted on the substrate, wherein the substrate is the substrate described above, and the semiconductor chip is mounted on the other surface of the base material of the substrate. A semiconductor element can be provided.
Further, a semiconductor device comprising a semiconductor element and a second substrate on which the semiconductor element is mounted, wherein the semiconductor element is the semiconductor element described above, and the electrode of the first substrate of the semiconductor element; A semiconductor device in which a terminal formed on the second substrate is bonded can also be provided.

本発明によれば、他の部品との接合不良の発生を抑制できる基板の製造方法、半導体装置の製造方法、基板、半導体素子、半導体装置が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the board | substrate which can suppress generation | occurrence | production of the joining defect with another component, the manufacturing method of a semiconductor device, a board | substrate, a semiconductor element, and a semiconductor device are provided.

本発明の第一実施形態にかかる基板を示す図である。It is a figure which shows the board | substrate concerning 1st embodiment of this invention. 基材および電極パッドを示す平面図である。It is a top view which shows a base material and an electrode pad. 基板の製造工程を示す図である。It is a figure which shows the manufacturing process of a board | substrate. 基板の製造工程を示す図である。It is a figure which shows the manufacturing process of a board | substrate. 実装基板に半導体素子を実装した状態を示す図である。It is a figure which shows the state which mounted the semiconductor element on the mounting board | substrate. 第二実施形態の基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the board | substrate of 2nd embodiment. 第二実施形態の基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the board | substrate of 2nd embodiment. 第三実施形態の基板の製造工程を示す図である。It is a figure which shows the manufacturing process of the board | substrate of 3rd embodiment. 背景技術にかかる半導体装置を示す図である。It is a figure which shows the semiconductor device concerning background art. 背景技術にかかる半導体装置を示す図である。It is a figure which shows the semiconductor device concerning background art.

以下、本発明の実施形態を図面に基づいて説明する。
なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
はじめに、図１を参照して、本発明の基板について説明する。
この基板１は、内部に多層配線が形成された基材１１と、一部１２Ａが基材１１に固定された電極パッド１２と、この電極パッド１２の他の一部１２Ｂ上に設けられた電極１３とを備える。
電極パッド１２の他の一部１２Ｂおよび電極パッド１２上の電極１３と、基材１１の一方の面（一面）との間には隙間が形成されている。すなわち、電極パッド１２の他の一部１２Ｂおよび電極パッド１２上の電極１３で構成される端子１４が基材１１に対して離間および接近する方向に可動に設けられている。
なお、この基板１は、いわゆるインターポーザ基板（配線基板）である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(First embodiment)
First, the substrate of the present invention will be described with reference to FIG.
The substrate 1 includes a base material 11 having a multilayer wiring formed therein, an electrode pad 12 having a portion 12A fixed to the base material 11, and electrodes provided on the other portion 12B of the electrode pad 12. 13.
A gap is formed between the other part 12 </ b> B of the electrode pad 12 and the electrode 13 on the electrode pad 12 and one surface (one surface) of the substrate 11. That is, the terminal 14 constituted by the other part 12 </ b> B of the electrode pad 12 and the electrode 13 on the electrode pad 12 is movably provided in a direction away from and approaching the base material 11.
The substrate 1 is a so-called interposer substrate (wiring substrate).

次に、基板１について詳細に説明する。
基材１１は、図示しないが、絶縁樹脂層と、回路層（導電層）とが交互に積層されたものである。 Next, the substrate 1 will be described in detail.
Although not shown, the substrate 11 is formed by alternately laminating insulating resin layers and circuit layers (conductive layers).

基材１１の表面（端子１４が設けられている側の一方の面）には、ソルダーレジスト膜Ｓが形成されており、ソルダーレジスト膜Ｓの開口から、端子１４が露出している。
このソルダーレジスト膜Ｓは、たとえば、ポリイミド樹脂、エポキシ樹脂を主成分として含むものである。
電極パッド１２は、金属製（たとえば、銅）のパッドであり、図２にも示すように、基材１１表面に固定された固定部１２Ａと、固定部１２Ａの一端に設けられ、固定部１２Ａよりも幅広のパッド部１２Ｂとを備える。
なお、図２は、電極パッド１２が配置された基材１１の平面図である。
パッド部１２Ｂは、たとえば、平面円形形状である。図１に示すように、このパッド部１２Ｂは、基材１１表面に接しておらず、基材１１表面に対して離間している。パッド部１２Ｂは基材１１に対して、離間および接近可能である。
このパッド部１２Ｂ上に電極１３が設けられる。 A solder resist film S is formed on the surface of the substrate 11 (one surface on which the terminals 14 are provided), and the terminals 14 are exposed from the openings of the solder resist film S.
The solder resist film S includes, for example, a polyimide resin or an epoxy resin as a main component.
The electrode pad 12 is a pad made of metal (for example, copper), and as shown in FIG. 2, the fixed portion 12A fixed to the surface of the base material 11 and one end of the fixed portion 12A are provided. And a wider pad portion 12B.
FIG. 2 is a plan view of the base material 11 on which the electrode pads 12 are arranged.
The pad portion 12B has, for example, a planar circular shape. As shown in FIG. 1, the pad portion 12 </ b> B is not in contact with the surface of the base material 11 and is separated from the surface of the base material 11. The pad portion 12B can be separated and approached with respect to the base material 11.
An electrode 13 is provided on the pad portion 12B.

電極１３は、球状の半田バンプであり、たとえば、鉛フリー半田（たとえば、Ｓｎ−Ａｇ−Ｃｕはんだ）で構成される。
電極１３は、基材１１表面に接しておらず、基材１１表面に対して離間している。電極１３は基材１１に対して、離間および接近可能である。 The electrode 13 is a spherical solder bump, and is made of, for example, lead-free solder (for example, Sn—Ag—Cu solder).
The electrode 13 is not in contact with the surface of the base material 11 and is separated from the surface of the base material 11. The electrode 13 can be separated and approached with respect to the base material 11.

このような電極１３と、パッド部１２Ｂとで他の部品に対して接続される端子１４が構成される。端子１４は、基材１１に対して、離間および接近可能である。
なお、電極１３および電極パッド１２は、それぞれ複数、基材１１上に設けられている。たとえば、図２に示すように、基材１１の平面中心に、パッド部１２Ｂ側が位置するように、電極パッド１２が、基材１１の平面中心から外方に向かって放射状に配列されている。
また、基材１１表面のうち、電極パッド１２のパッド部１２Ｂに対向する領域は、他の領域（少なくとも、電極パッド１２の固定部１２Ａが固定される領域）よりも表面粗さが小さくなっている。 Such an electrode 13 and the pad portion 12B constitute a terminal 14 connected to another component. The terminal 14 can be separated and approached with respect to the base material 11.
A plurality of electrodes 13 and electrode pads 12 are provided on the substrate 11. For example, as shown in FIG. 2, the electrode pads 12 are arranged radially from the plane center of the substrate 11 outward so that the pad portion 12 </ b> B side is located at the plane center of the substrate 11.
Further, in the surface of the substrate 11, the region facing the pad portion 12 </ b> B of the electrode pad 12 has a smaller surface roughness than the other region (at least the region where the fixing portion 12 </ b> A of the electrode pad 12 is fixed). Yes.

次に、このような基板１の製造方法について説明する。
はじめに基板１の製造方法の概要について説明する。
基板１の製造方法は、基材１１の一面（表面）上に一部１２Ａが基材１１に固定された電極パッド１２を形成する第一工程と、電極パッド１２の他の一部１２B上に電極１３を形成するとともに、電極パッドの他の一部１２Ｂおよび電極１３を基材１１から離間させることで、基材１１の前記一方の面に対して離間および接近する方向に可動する端子１４を形成する第二工程とを含む。 Next, a method for manufacturing such a substrate 1 will be described.
First, an outline of a method for manufacturing the substrate 1 will be described.
The manufacturing method of the substrate 1 includes a first step of forming an electrode pad 12 in which a part 12A is fixed to the base material 11 on one surface (front surface) of the base material 11, and on another part 12B of the electrode pad 12 While forming the electrode 13 and separating the other part 12B of the electrode pad 12 and the electrode 13 from the base material 11, the terminal 14 movable in the direction of separating and approaching the one surface of the base material 11 is provided. A second step of forming.

次に、図３〜図４を参照して基板１の製造方法について詳細に説明する。
図３（Ａ）に示すように、はじめに基材１１を用意する。図３（Ｂ）に示すように、この基材１１上にマスクＭ１を形成する。
このマスクＭ１は、電極パッド１２のパッド部１２Ｂに対向する部分を被覆し、他の領域を被覆しないものである。マスクＭ１としては、たとえば感光性ポリイミドフォトレジスト等の材料を使用できる。
次に、基材１１の表面を粗化する（図３（Ｃ））。粗化する方法としては、具体的には、酵素プラズマを使用する方法があげられる。
その後、図３（Ｄ）に示すように、マスクＭ１を除去する。マスクＭ１で覆われていた部分は、粗化されていない。
次に、図３（Ｅ）に示すように、基材１１上に、金属層１６を形成する。この金属層１６は、電極パッド１２となるものである。その後、金属層１６は、めっき法により形成してもよく、また、金属層１６となる金属箔を基材１１上にラミネートすることにより形成してもよい。
その後、図３（Ｆ）に示すように、金属層１６上にマスクＭ２を形成し、金属層１６を選択的に除去する（図４（Ａ））。これにより、電極パッド１２が形成されることとなる。金属層１６をエッチングする方法としては、塩化第二鉄等のエッチャントを使用することができる。その後、マスクＭ２をエッチングにより、除去する（図４（Ｂ））。
次に、基材１１表面上にソルダーレジスト膜Ｓを形成する。ソルダーレジスト膜Ｓは印刷により形成するため、電極パッド１２のパッド部１２Ｂ上にはマスクを形成し、パッド部１２Ｂがソルダーレジスト膜Ｓにより被覆されないようにする（図４（Ｃ））。パッド部１２Ｂ上にソルダーレジスト膜Ｓの開口が形成されるようにする。
その後、ソルダーレジスト膜Ｓの開口部分に電極１３となる半田を塗布し、リフローする。これにより、電極１３が形成されることとなる（図４（Ｄ））。
次に、電極１３およびパッド部１２Ｂで構成される端子１４をソケットピンＰで挟み、基材１１から端子１４を引きはがして、基材１１と端子１４とを離間させる（図４（Ｅ））。
これにより、基板１が完成する。 Next, a method for manufacturing the substrate 1 will be described in detail with reference to FIGS.
As shown in FIG. 3A, first, a base material 11 is prepared. As shown in FIG. 3B, a mask M1 is formed on the base material 11.
The mask M1 covers a portion of the electrode pad 12 that faces the pad portion 12B and does not cover other regions. For the mask M1, for example, a material such as a photosensitive polyimide photoresist can be used.
Next, the surface of the base material 11 is roughened (FIG. 3C). Specific examples of the roughening method include a method using enzyme plasma.
Thereafter, as shown in FIG. 3D, the mask M1 is removed. The portion covered with the mask M1 is not roughened.
Next, as illustrated in FIG. 3E, the metal layer 16 is formed over the base material 11. This metal layer 16 becomes the electrode pad 12. Thereafter, the metal layer 16 may be formed by a plating method, or may be formed by laminating a metal foil to be the metal layer 16 on the substrate 11.
Thereafter, as shown in FIG. 3F, a mask M2 is formed over the metal layer 16, and the metal layer 16 is selectively removed (FIG. 4A). Thereby, the electrode pad 12 is formed. As a method of etching the metal layer 16, an etchant such as ferric chloride can be used. After that, the mask M2 is removed by etching (FIG. 4B).
Next, a solder resist film S is formed on the surface of the substrate 11. Since the solder resist film S is formed by printing, a mask is formed on the pad portion 12B of the electrode pad 12 so that the pad portion 12B is not covered with the solder resist film S (FIG. 4C). An opening of the solder resist film S is formed on the pad portion 12B.
Thereafter, solder to be the electrode 13 is applied to the opening of the solder resist film S and reflowed. Thereby, the electrode 13 is formed (FIG. 4D).
Next, the terminal 14 composed of the electrode 13 and the pad portion 12B is sandwiched between the socket pins P, the terminal 14 is peeled off from the base material 11, and the base material 11 and the terminal 14 are separated (FIG. 4E). .
Thereby, the substrate 1 is completed.

以上のようにして製造された基板１を用いて、半導体装置２を製造する（図５（Ａ）、（Ｂ）参照）。
まず、基板１の裏面（端子１４が形成された側と反対側の面（他面））上に半導体チップ２１を搭載し、半導体素子２２を形成する。
次に、半導体素子２２を、実装基板（第二の基板）２３上に実装する。
実装基板２３には、半導体素子２２の端子１４に接続される端子（半田ペースト）２３１が形成されている。この端子２３１と半導体素子２２の端子１４とを接触させ、半導体装置２を加熱することで、端子１４，２３１同士を接合する。このとき、実装基板２３および半導体素子２２を挟圧せず、加熱のみで実装基板２３と半導体素子２２とを接合する。
ここで、実装基板２３と半導体素子２２とを接合する際に、実装基板２３および半導体素子２２は、電極１３、端子２３１の溶融温度以上に加熱されることとなる。これにより、端子２３１と電極１３とが溶け合い接合させることとなる。このとき、図５（Ａ）、（Ｂ）に示すように、実装基板２３や、半導体素子２２に反りが生じることがある。本実施形態では、端子１４が半導体素子２２の基材１１に対して駆動可能であるため、実装基板２３や半導体素子２２に反りが生じても、端子１４と、端子２３１とが接触した状態を維持することができる。
以上のようにして、半導体装置２が製造される。 The semiconductor device 2 is manufactured using the substrate 1 manufactured as described above (see FIGS. 5A and 5B).
First, the semiconductor chip 21 is mounted on the back surface (the surface (other surface) opposite to the side where the terminals 14 are formed) of the substrate 1 to form the semiconductor element 22.
Next, the semiconductor element 22 is mounted on a mounting substrate (second substrate) 23.
A terminal (solder paste) 231 connected to the terminal 14 of the semiconductor element 22 is formed on the mounting substrate 23. By bringing the terminal 231 into contact with the terminal 14 of the semiconductor element 22 and heating the semiconductor device 2, the terminals 14 and 231 are joined to each other. At this time, the mounting substrate 23 and the semiconductor element 22 are bonded to each other only by heating without sandwiching the mounting substrate 23 and the semiconductor element 22.
Here, when the mounting substrate 23 and the semiconductor element 22 are joined, the mounting substrate 23 and the semiconductor element 22 are heated to a temperature higher than the melting temperature of the electrode 13 and the terminal 231. As a result, the terminal 231 and the electrode 13 are melted and joined. At this time, as shown in FIGS. 5A and 5B, the mounting substrate 23 and the semiconductor element 22 may be warped. In this embodiment, since the terminal 14 can be driven with respect to the base 11 of the semiconductor element 22, the terminal 14 and the terminal 231 are in contact with each other even if the mounting substrate 23 or the semiconductor element 22 is warped. Can be maintained.
The semiconductor device 2 is manufactured as described above.

次に、本実施形態の作用効果ついて説明する。
基材１１には、基材１１に対して離間および接近可能な端子１４が設けられる。そのため、たとえば、基板１と、他の部品（実装基板２３）とを接合する際に、基板１を構成する基材１１や、実装基板２３に反りが生じ、基板１と実装基板２３との距離が離れたり、接近したりしても、端子１４が基材１１に対して動くことで、他の部品との接合不良を防止することができる。
このようにして製造方法で製造された基板１は、端子１４を基材１１に対して可動させることで、実装基板２３との接合不良を解消するものであるため、基板１を備えた半導体素子２２と実装基板２３とを挟圧させて接合しなくてもよい。 Next, the function and effect of this embodiment will be described.
The base material 11 is provided with a terminal 14 that can be separated from and accessible to the base material 11. Therefore, for example, when the substrate 1 and another component (mounting substrate 23) are bonded, the base material 11 and the mounting substrate 23 constituting the substrate 1 are warped, and the distance between the substrate 1 and the mounting substrate 23 is increased. Even if the terminal 14 is separated or approached, the terminal 14 moves with respect to the base material 11, thereby preventing a joint failure with other components.
Since the substrate 1 manufactured by the manufacturing method in this manner eliminates the bonding failure with the mounting substrate 23 by moving the terminal 14 with respect to the base material 11, the semiconductor element including the substrate 1 is provided. 22 and the mounting substrate 23 may be sandwiched and not joined.

また、本実施形態では、基材１１に対し、端子１４を放射状に配置している。これにより、端子１４と実装基板２３とをより確実に接合させることができる。   In the present embodiment, the terminals 14 are arranged radially with respect to the base material 11. Thereby, the terminal 14 and the mounting substrate 23 can be more reliably joined.

さらに、本実施形態では、基板１を製造する際、基材１１の電極パッド１２のパッド部１２Ｂに対向する部分を粗化せず、他の領域を粗化している。電極パッド１２のパッド部１２Ｂと基材１１との密着性を低くし、パッド部１２Ｂが基材１１から離間しやすいものとすることができる。また、基材１１の他の領域を粗化することで、電極パッド１２の固定部１２Ａと基材１１との密着性を高め、電極パッド１２を基材１１に確実に固定することができる。   Furthermore, in this embodiment, when manufacturing the board | substrate 1, the part facing the pad part 12B of the electrode pad 12 of the base material 11 is not roughened, but another area | region is roughened. The adhesiveness between the pad portion 12B of the electrode pad 12 and the base material 11 can be lowered, and the pad portion 12B can be easily separated from the base material 11. Further, by roughening the other region of the base material 11, the adhesion between the fixing portion 12 </ b> A of the electrode pad 12 and the base material 11 can be improved, and the electrode pad 12 can be reliably fixed to the base material 11.

（第二実施形態）
図６，７を参照して、本実施形態について説明する。
本実施形態は、基板１の製造方法が前記実施形態とは異なっている。
図６（Ａ）に示すように、基材１１を用意する。
次に、図６（Ｂ）に示すように、基材１１上に絶縁層としての樹脂層３１を形成する。この樹脂層３１は、基材１１表面のうち、電極パッド１２のパッド部１２Ｂが対向する部分に設ける。樹脂層３１は、ウェットエッチングにより除去できるものであり、たとえば、ＰＶＡ（ポリビニルアルコール）樹脂、アクリル樹脂、ポリスチレン樹脂等の絶縁性の樹脂で構成される。また、樹脂層３１の厚みは、たとえば５０μｍ程度とする。
その後、前記実施形態と同様、基材１１の表面を粗化する（図６（Ｃ））。さらに、基材１１および樹脂層３１上に金属層１６を形成する（図６（Ｄ））。その後、図６（Ｅ）に示すように、前記実施形態と同様にマスクＭ２を形成して、金属層１６を選択的に除去し、電極パッド１２を形成する（図６（Ｆ））。
次に、マスクＭ２を除去し（図６（Ｇ））、さらに、樹脂層３１を除去する（図７（Ａ））。樹脂層３１を除去する際には、エッチャントとして、温水、アセトン、リモネンを含んだ溶液等があげられる。
ここで、本実施形態では、樹脂層３１を設けていたため、電極パッド１２のパッド部１２Ｂは、固定部１２Ａから基材１１表面と反対側に延びる延出部１２１と、この延出部１２１先端に設けられ、基材１１表面と略平行に延びる本体部１２２で構成されることとなる。樹脂層３１を除去したことにより、本体部１２２と、基材１１との間には隙間が形成される。
その後、図７（Ｂ）に示すように、前記実施形態と同様の方法でソルダーレジスト膜Ｓを設ける。パッド部１２Ｂ上にマスクを形成し、パッド部１２Ｂ上が開口したソルダーレジスト膜Ｓを設ける。
次に、パッド部１２Ｂ上に前記実施形態と同様に電極１３を形成する。リフローを行うことで、電極１３が基材１１表面に当接する場合がある（図７（Ｃ）、（Ｄ））。
次に、電極１３およびパッド部１２Ｂで構成される端子１４をソケットピンＰで挟み、基材１１と端子１４とを確実に離間させる（図７（Ｅ））。
このような基板１は、前記実施形態と同様に半導体素子に組み込まれ、さらには、半導体装置に組み込まれて使用される。
以上のような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、樹脂層３１を基材１１上に設けているため、電極パッド１２のパッド部１２Ｂが基材１１に接触してしまうことを防止できる。これにより、パッド部１２Ｂを確実に基材１１から離間させることができる。 (Second embodiment)
The present embodiment will be described with reference to FIGS.
In the present embodiment, the method for manufacturing the substrate 1 is different from that in the previous embodiment.
As shown in FIG. 6A, a base material 11 is prepared.
Next, as illustrated in FIG. 6B, a resin layer 31 as an insulating layer is formed over the base material 11. The resin layer 31 is provided on a portion of the surface of the base material 11 where the pad portion 12B of the electrode pad 12 faces. The resin layer 31 can be removed by wet etching, and is made of, for example, an insulating resin such as a PVA (polyvinyl alcohol) resin, an acrylic resin, or a polystyrene resin. Moreover, the thickness of the resin layer 31 shall be about 50 micrometers, for example.
Then, the surface of the base material 11 is roughened like the said embodiment (FIG.6 (C)). Furthermore, the metal layer 16 is formed on the base material 11 and the resin layer 31 (FIG. 6D). Thereafter, as shown in FIG. 6E, a mask M2 is formed in the same manner as in the above embodiment, and the metal layer 16 is selectively removed to form the electrode pad 12 (FIG. 6F).
Next, the mask M2 is removed (FIG. 6G), and the resin layer 31 is further removed (FIG. 7A). When removing the resin layer 31, examples of the etchant include a solution containing warm water, acetone, and limonene.
Here, in this embodiment, since the resin layer 31 is provided, the pad portion 12B of the electrode pad 12 includes an extension portion 121 extending from the fixed portion 12A to the opposite side of the surface of the base material 11, and a tip of the extension portion 121. It is comprised by the main-body part 122 which is provided in this and extends substantially parallel to the base-material 11 surface. By removing the resin layer 31, a gap is formed between the main body portion 122 and the base material 11.
Thereafter, as shown in FIG. 7B, a solder resist film S is provided by the same method as in the above embodiment. A mask is formed on the pad portion 12B, and a solder resist film S having an opening on the pad portion 12B is provided.
Next, the electrode 13 is formed on the pad portion 12B in the same manner as in the above embodiment. By performing reflow, the electrode 13 may contact the surface of the base material 11 (FIGS. 7C and 7D).
Next, the terminal 14 composed of the electrode 13 and the pad portion 12B is sandwiched between the socket pins P, and the base material 11 and the terminal 14 are reliably separated (FIG. 7E).
Such a substrate 1 is incorporated in a semiconductor element as in the above-described embodiment, and further, incorporated in a semiconductor device.
According to this embodiment as described above, the same effects as those of the above-described embodiment can be obtained, and the following effects can be obtained.
In this embodiment, since the resin layer 31 is provided on the base material 11, it is possible to prevent the pad portion 12 </ b> B of the electrode pad 12 from contacting the base material 11. Thereby, the pad portion 12B can be reliably separated from the base material 11.

（第三実施形態）
図８を参照して、本実施形態について説明する。
本実施形態は、基板１の製造方法が前記各実施形態とは異なっている。
電極パッド１２を形成する工程までは、前記実施形態と同じである（図６（Ａ）〜（Ｇ）参照）。
電極パッド１２を形成した後、樹脂層３１を除去せずに、第二実施形態と同様の方法で、ソルダーレジスト膜Ｓを形成する（図８（Ａ））。
その後、ソルダーレジスト膜Ｓの開口から露出した電極パッド１２のパッド部１２Ｂ上に電極１３を形成する（図８（Ｂ）、図８（Ｃ））。電極１３の形成方法は前記実施形態と同様である。
次に、樹脂層３１を除去する。このとき、樹脂層３１は除去し、ソルダーレジスト膜Ｓは除去しない。エッチャントとしては、前記実施形態と同様、温水、アセトン、リモネンを含んだ溶液等を使用することができる。
ソルダーレジスト膜Ｓや、樹脂層３１の材料は前記実施形態と同様である。樹脂層３１は、前記エッチャントに対する選択比がソルダーレジスト膜Ｓとは異なっており、樹脂層３１のみを除去し、ソルダーレジスト膜Ｓをエッチングせずに残すことができる。
樹脂層３１を除去することで、端子１４と、基材１１との間に隙間が形成されることとなる（図８（Ｄ））。 (Third embodiment)
This embodiment will be described with reference to FIG.
In the present embodiment, the method for manufacturing the substrate 1 is different from those in the above embodiments.
The process up to the step of forming the electrode pad 12 is the same as that in the above-described embodiment (see FIGS. 6A to 6G).
After the electrode pad 12 is formed, the solder resist film S is formed by the same method as in the second embodiment without removing the resin layer 31 (FIG. 8A).
Thereafter, an electrode 13 is formed on the pad portion 12B of the electrode pad 12 exposed from the opening of the solder resist film S (FIGS. 8B and 8C). The formation method of the electrode 13 is the same as that of the said embodiment.
Next, the resin layer 31 is removed. At this time, the resin layer 31 is removed, and the solder resist film S is not removed. As the etchant, a solution containing warm water, acetone, limonene, or the like can be used as in the above embodiment.
The solder resist film S and the material of the resin layer 31 are the same as those in the above embodiment. The resin layer 31 is different from the solder resist film S in the selection ratio with respect to the etchant, and only the resin layer 31 can be removed and the solder resist film S can be left without being etched.
By removing the resin layer 31, a gap is formed between the terminal 14 and the base material 11 (FIG. 8D).

このような基板１は、前記実施形態と同様に半導体素子に組み込まれ、さらに、前記実施形態と同様に半導体装置に組み込まれて使用される。   Such a substrate 1 is incorporated into a semiconductor element in the same manner as in the above embodiment, and is further used in a semiconductor device as in the above embodiment.

以上のような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施形態では、電極パッド１２のパッド部１２Ｂ上に電極１３を形成した後、樹脂層３１を除去している。これにより、端子１４と基材１１との間には大きな隙間が形成されることとなるので、端子１４を基材１１から離間させる作業が不要となる。
これにより、基板１の製造工程を簡略化させることができる。 According to this embodiment as described above, the same effects as those of the above-described embodiment can be obtained, and the following effects can be obtained.
In this embodiment, after forming the electrode 13 on the pad portion 12B of the electrode pad 12, the resin layer 31 is removed. As a result, a large gap is formed between the terminal 14 and the base material 11, so that the operation of separating the terminal 14 from the base material 11 becomes unnecessary.
Thereby, the manufacturing process of the board | substrate 1 can be simplified.

なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、第一実施形態では、基材１１の表面を粗化させる際に、マスクＭ１を形成したが、マスクＭ１を形成しなくてもよい。基材１１と電極パッド１２のパッド部１２Ｂとの密着性を低下させるために、パッド部１２Ｂの下方にＡｕ膜等の膜を設けてもよい。
さらに、前記実施形態では、半導体チップが実装される基板１を端子１４を有するものであるとしたが、これに限らず、たとえば、実装基板の端子を端子１４とすることも可能である。
また、前記各実施形態では、実装基板２３上に一つの半導体素子２２を実装していたが、複数の半導体素子２２を用意し、実装基板２３上に複数の半導体素子２２を配置し、実装基板２３の端子２３１と、複数の半導体素子２２の端子１４とを接合してもよい。この際、実装基板２３および半導体素子２２を挟圧せずに、加熱して、実装基板２３の端子２３１と、複数の半導体素子２２の端子１４とを接合することが好ましい。 It should be noted that the present invention is not limited to the above-described embodiments, and modifications, improvements, and the like within the scope that can achieve the object of the present invention are included in the present invention.
For example, in the first embodiment, when the surface of the base material 11 is roughened, the mask M1 is formed, but the mask M1 may not be formed. In order to reduce the adhesion between the substrate 11 and the pad portion 12B of the electrode pad 12, a film such as an Au film may be provided below the pad portion 12B.
Furthermore, in the said embodiment, although the board | substrate 1 with which a semiconductor chip is mounted has what has the terminal 14, not only this but the terminal of a mounting board | substrate can also be used as the terminal 14, for example.
In each of the above embodiments, one semiconductor element 22 is mounted on the mounting substrate 23. However, a plurality of semiconductor elements 22 are prepared, the plurality of semiconductor elements 22 are arranged on the mounting substrate 23, and the mounting substrate is mounted. 23 terminals 231 and the terminals 14 of the plurality of semiconductor elements 22 may be joined. At this time, it is preferable that the mounting substrate 23 and the semiconductor elements 22 are heated without being sandwiched to join the terminals 231 of the mounting substrate 23 and the terminals 14 of the plurality of semiconductor elements 22.

１ 基板
２ 半導体装置
１１ 基材
１２Ｂ パッド部
１２Ａ 固定部
１２ 電極パッド
１３ 電極
１４ 端子
１６ 金属層
２１ 半導体チップ
２２ 半導体素子
２３ 実装基板
３１ 樹脂層
１２１ 延出部
１２２ 本体部
２３１ 端子
Ｍ１ マスク
Ｍ２ マスク
Ｐ ソケットピン
Ｓ ソルダーレジスト膜 DESCRIPTION OF SYMBOLS 1 Substrate 2 Semiconductor device 11 Base material 12B Pad part 12A Fixing part 12 Electrode pad 13 Electrode 14 Terminal 16 Metal layer 21 Semiconductor chip 22 Semiconductor element 23 Mounting substrate 31 Resin layer 121 Extension part 122 Body part 231 Terminal M1 Mask M2 Mask P Socket pin S Solder resist film

Claims (12)

基材の一面上に一部が前記基材に固定された電極パッドを形成する第一工程と、
前記電極パッドの他の一部に電極を設けるとともに、前記電極パッドの他の一部と前記基材の一面との間に空隙を形成し、前記電極パッドの他の一部と前記電極とで構成される端子を形成する第二工程とを含む基板の製造方法。 A first step of forming an electrode pad partially fixed to the substrate on one surface of the substrate;
An electrode is provided on the other part of the electrode pad, and a gap is formed between the other part of the electrode pad and one surface of the substrate, and the other part of the electrode pad and the electrode A method for manufacturing a substrate, comprising: a second step of forming a configured terminal. 請求項１に記載の基板の製造方法において、
前記第一工程では、
前記電極パッドの前記他の一部が前記基材に当接するように前記電極パッドを形成し、
前記第二工程では、
前記電極パッドの他の一部を、前記基材から引きはがすことで、前記電極パッドの他の一部と、前記基材とを離間させ、前記空隙を形成する基板の製造方法。 In the manufacturing method of the board | substrate of Claim 1,
In the first step,
Forming the electrode pad such that the other part of the electrode pad contacts the substrate;
In the second step,
A method for manufacturing a substrate, wherein the other part of the electrode pad and the base material are separated from each other by peeling off the other part of the electrode pad from the base material. 請求項１に記載の基板の製造方法において、
前記第一工程の前段で前記基材の一面上に絶縁層を形成し、
前記第一工程では、
前記電極パッドの他の一部を、前記絶縁層上に配置するとともに、前記電極パッドの一部を前記基材に固定し、
前記第二工程では、
前記絶縁層を除去して、前記電極パッドの他の一部と、前記基材との間に空隙を形成した後、前記電極を形成する基板の製造方法。 In the manufacturing method of the board | substrate of Claim 1,
Forming an insulating layer on one surface of the base material in the first stage of the first step;
In the first step,
While disposing another part of the electrode pad on the insulating layer, fixing a part of the electrode pad to the substrate,
In the second step,
A method of manufacturing a substrate, wherein the electrode is formed after the insulating layer is removed and a gap is formed between another part of the electrode pad and the base material. 請求項１に記載の基板の製造方法において、
前記第一工程の前段で前記基材の一面上に絶縁層を形成し、
前記第一工程では、
前記電極パッドの前記他の一部を前記絶縁層上に配置するとともに、前記電極パッドの一部を前記基材に固定し、
前記第二工程では、
前記電極を形成した後、前記絶縁層を除去して、前記電極パッドの他の一部と、前記基材との間に空隙を形成する基板の製造方法。 In the manufacturing method of the board | substrate of Claim 1,
Forming an insulating layer on one surface of the base material in the first stage of the first step;
In the first step,
While disposing the other part of the electrode pad on the insulating layer, fixing a part of the electrode pad to the base material,
In the second step,
After the said electrode is formed, the said insulating layer is removed, The manufacturing method of the board | substrate which forms a space | gap between the other part of the said electrode pad, and the said base material. 請求項２に記載の基板の製造方法において、
第一工程の前段で、
前記基板の一面のうち、前記電極パッドの前記他の一部の下方となる領域を祖化せずに、前記電極パッドの前記一部の下方となる領域を粗化させた後、前記基板の一面上に金属膜を圧着する工程を実施し、
前記第一工程では、前記金属膜を選択的に除去して、前記電極パッドを形成し、
前記第二工程では、前記電極パッドの他の一部を、前記基材から引きはがすことで、前記電極パッドの他の一部と、前記基材とを離間させ、前記空隙を形成する前記電極パッドを形成する基板の製造方法。 In the manufacturing method of the board | substrate of Claim 2,
Before the first step,
Of the one surface of the substrate, after roughening the region below the part of the electrode pad without roughening the region below the other part of the electrode pad, The process of crimping a metal film on one surface is carried out,
In the first step, the metal film is selectively removed to form the electrode pad,
In the second step, the electrode that separates the other part of the electrode pad from the base material by peeling off the other part of the electrode pad from the base material to form the gap. A method of manufacturing a substrate for forming a pad. 第一の基板と、この第一の基板が実装される第二の基板とを備える半導体装置の製造方法であって、
請求項１乃至５のいずれかに記載の基板の製造方法により前記第一の基板を製造する工程と、
前記第一の基板の前記基材の他面上に半導体チップを搭載して、半導体素子を構成する工程と、
前記半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する工程とを備える半導体装置の製造方法。 A method for manufacturing a semiconductor device comprising a first substrate and a second substrate on which the first substrate is mounted,
Producing the first substrate by the method for producing a substrate according to any one of claims 1 to 5,
Mounting a semiconductor chip on the other surface of the base of the first substrate to form a semiconductor element;
A method for manufacturing a semiconductor device, comprising: bonding an electrode of the first substrate of the semiconductor element to a terminal of the second substrate. 請求項６に記載の半導体装置の製造方法において、
第一の基板を製造する前記工程において複数の前記第一の基板を製造し、
半導体素子を構成する工程において、前記複数の第一の基板の前記基材の他面上にそれぞれ半導体チップを搭載し、複数の半導体素子を形成し、
半導体素子の前記第一の基板の前記電極と、前記第二の基板の端子とを接合する前記工程では、
複数の半導体素子を前記第二の基板上に載せた後、前記複数の半導体素子および第二の基板を挟圧せずに、加熱して、各半導体素子の前記第一の基板の電極と、前記第二の基板の端子とを接合する半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 6,
Producing a plurality of the first substrates in the step of producing a first substrate;
In the step of configuring a semiconductor element, a semiconductor chip is mounted on the other surface of the base of the plurality of first substrates, respectively, and a plurality of semiconductor elements are formed.
In the step of bonding the electrode of the first substrate of the semiconductor element and the terminal of the second substrate,
After placing a plurality of semiconductor elements on the second substrate, heating without sandwiching the plurality of semiconductor elements and the second substrate, the electrodes of the first substrate of each semiconductor element, A method of manufacturing a semiconductor device for joining the terminals of the second substrate. 基材と、
一部が前記基材の一面に固定された電極パッドと、
この電極パッドの他の一部上に設けられた電極とを備え、
前記電極パッドの他の一部および前記電極は、前記基材から離間し、
前記電極パッドの他の一部および電極パッドの他の一部上の前記電極で構成される端子が前記基材に対して離間および接近可能な基板。 A substrate;
An electrode pad partially fixed to one surface of the substrate;
An electrode provided on another part of the electrode pad,
The other part of the electrode pad and the electrode are spaced apart from the substrate;
The board | substrate which the terminal comprised with the said electrode on the other part of the said electrode pad and the other part of an electrode pad can space apart and approach with respect to the said base material. 請求項８に記載の基板において、
前記基材の前記一面において、前記電極パッドの一部が固定された領域の表面粗さが、
前記電極パッドの他の一部と対向する他の領域の表面粗さよりも粗い基板。 The substrate according to claim 8, wherein
In the one surface of the substrate, the surface roughness of the region where a part of the electrode pad is fixed,
A substrate rougher than the surface roughness of another region facing the other part of the electrode pad. 請求項８または９に記載の基板において、
前記電極は、鉛フリーの半田ボールである基板。 The substrate according to claim 8 or 9,
The substrate is a substrate that is a lead-free solder ball. 基板と、基板上に実装された半導体チップを備える半導体素子であって、
前記基板は、請求項８乃至１０のいずれかに記載の基板であり、
前記半導体チップは、前記基板の前記基材の他面に実装されている半導体素子。 A semiconductor element comprising a substrate and a semiconductor chip mounted on the substrate,
The substrate is a substrate according to any one of claims 8 to 10,
The semiconductor chip is a semiconductor element mounted on the other surface of the substrate of the substrate. 半導体素子と、この半導体素子が実装される第二の基板とを備える半導体装置であって、
前記半導体素子は、請求項１１に記載の半導体素子であり、
前記半導体素子の前記基板の前記電極と、前記第二の基板に形成された端子とが接合されている半導体装置。 A semiconductor device comprising a semiconductor element and a second substrate on which the semiconductor element is mounted,
The semiconductor element is a semiconductor element according to claim 11,
A semiconductor device in which the electrode of the substrate of the semiconductor element is bonded to a terminal formed on the second substrate.
JP2009200011A 2009-08-31 2009-08-31 Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device Pending JP2011054633A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009200011A JP2011054633A (en) 2009-08-31 2009-08-31 Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009200011A JP2011054633A (en) 2009-08-31 2009-08-31 Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device

Publications (1)

Publication Number Publication Date
JP2011054633A true JP2011054633A (en) 2011-03-17

Family

ID=43943381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009200011A Pending JP2011054633A (en) 2009-08-31 2009-08-31 Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device

Country Status (1)

Country Link
JP (1) JP2011054633A (en)

Similar Documents

Publication Publication Date Title
JP4980295B2 (en) Wiring substrate manufacturing method and semiconductor device manufacturing method
JP2009158593A (en) Bump structure and method of manufacturing the same
JP2004343030A (en) Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board
JP2008300507A (en) Wiring substrate and manufacturing process of the same
JP2011501410A (en) Robust multilayer wiring elements and assembly with embedded microelectronic elements
JP2007013092A (en) Method for manufacturing wiring substrate and semiconductor device
JP2007115774A (en) Method of manufacturing semiconductor device
JP2008060573A (en) Manufacturing method of electronic element built-in printed circuit board
US9021690B2 (en) Method of manufacturing printed circuit board having buried solder bump
JP2016021534A (en) Printed wiring board and manufacturing method of the same
JP2008181977A (en) Package, manufacturing method thereof, semiconductor device using the same, and manufacturing method of semiconductor device using the same
JP2011187912A (en) Electro device-embedded printed circuit board and manufacturing method thereof
JP5006252B2 (en) Wiring board manufacturing method and wiring board
JP2018032659A (en) Printed wiring board and method for manufacturing the same
JP2002151853A (en) Multilayer printed wiring board and manufacturing method thereof
JP2007220873A (en) Semiconductor device and its manufacturing method
JP2011054633A (en) Method for manufacturing substrate, method for manufacturing semiconductor device, substrate, semiconductor element, and semiconductor device
KR20170041161A (en) Method of fabricating circuit board
JP4696140B2 (en) Wiring board manufacturing method
JP4359067B2 (en) Spiral contactor and manufacturing method thereof
US9974166B2 (en) Circuit board and manufacturing method thereof
JP2016100352A (en) Printed wiring board and manufacturing method of the same
KR100997880B1 (en) Method of interconnection between bonding pad and substrate conducting layer and multi-functional printed circuit board manufactured thereof
TWI404482B (en) Circuit board and method for forming the same
KR101257457B1 (en) Method for manufacturing printed circuit board having embedded integrated circuit chip