JP2011053492A - シャッタ駆動装置および３次元映像表示システム。 - Google Patents

シャッタ駆動装置および３次元映像表示システム。 Download PDF

Info

Publication number
JP2011053492A
JP2011053492A JP2009203130A JP2009203130A JP2011053492A JP 2011053492 A JP2011053492 A JP 2011053492A JP 2009203130 A JP2009203130 A JP 2009203130A JP 2009203130 A JP2009203130 A JP 2009203130A JP 2011053492 A JP2011053492 A JP 2011053492A
Authority
JP
Japan
Prior art keywords
capacitive load
drive
inductor
shutter
target capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009203130A
Other languages
English (en)
Inventor
Nobuhiko Shigyo
信彦 執行
Toshio Suzuki
登志生 鈴木
Koichi Hashigaki
光一 橋柿
Masatake Sakai
正剛 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009203130A priority Critical patent/JP2011053492A/ja
Priority to US12/805,465 priority patent/US8564649B2/en
Priority to KR1020100078204A priority patent/KR101821812B1/ko
Priority to CN2010102660582A priority patent/CN102006490B/zh
Publication of JP2011053492A publication Critical patent/JP2011053492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/24—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type involving temporal multiplexing, e.g. using sequentially activated left and right shutters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/25—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type using polarisation techniques
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2213/00—Details of stereoscopic systems
    • H04N2213/008—Aspects relating to glasses for viewing stereoscopic images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Shutters For Cameras (AREA)
  • Stereoscopic And Panoramic Photography (AREA)

Abstract

【課題】低消費電力化を図ることができ、バッテリであっても３次元メガネの十分な使用時間を得ることが可能なシャッタ駆動装置および３次元映像表示システムを提供する。
【解決手段】第１の駆動経路Ｐ１０１を通して第１の駆動対象容量性負荷ＬＣ１０１を電源電位または基準電位にクランプする第１のクランプ回路１０１と、第２の駆動経路Ｐ１０２を通して第２の駆動対象容量性負荷ＬＣ１０２を電源電位または基準電位にクランプする第２のクランプ回路１０２と、インダクタＬ１０１と第１の駆動対象容量性負荷との接続、非接続状態を切り替える第１のスイッチ１０３と、インダクタと第２の駆動対象容量性負荷との接続、非接続状態を切り替える第２のスイッチ１０４と、インダクタに電源電位と基準電位の間の中間電圧を印加する機能、およびインダクタが電力を回収するための電力回収機能を含む電力回収部１０５とを有する。
【選択図】図１

Description

本発明は、３次元（３Ｄ）メガネのシャッタを駆動して３次元の立体視映像を表出させるシャッタ駆動装置および３次元映像表示システムに関するものである。
図１は、３Ｄメガネの概念を示す図である。
図１に示すように、３Ｄメガネ１は、一般的なメガネの左右レンズに相当する部分に液晶シャッタ２，３が配置されている。
そして、シャッタ駆動装置により、液晶（ＬＣ）シャッタ２，３を映像表示に同期させてオン（ＯＮ）、オフ（ＯＦＦ）することにより、３次元の立体視映像を表出させる。
図２は、一般的なシャッタ駆動装置の構成例を示す回路図である。
シャッタ駆動装置４は、ドライバＩＣとして集積化されている。
シャッタ駆動装置４は、液晶シャッタ２の容量性負荷２ａを駆動するドライバ５、液晶シャッタ３の容量性負荷３ａを駆動するドライバ６、ドライバ５用のドライブ端子Ｔ１、およびドライバ６用のドライブ端子Ｔ２を有する。
ドライバ５は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴ１およびｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ１により形成されている。
ＰＭＯＳトランジスタＰＴ１のソースが電源Ｖｄｄに接続され、ドレインがドライブ端子Ｔ１に接続されている。
ＮＭＯＳトランジスタＮＴ１のソースが基準電位Ｖｓｓに接続され、ドレインがドライブ端子Ｔ１に接続されている。
ＰＭＯＳトランジスタＰＴ１は、ゲートに供給される信号ＳＷＲ１の反転信号／ＳＷＲ１（／は反転を示す）によりＯＮ、ＯＦＦされる。
ＮＭＯＳトランジスタＮＴ１、ゲートに供給される信号ＳＷＲ２によりＯＮ、ＯＦＦされる。
ドライバ６は、ＰＭＯＳトランジスタＰＴ２およびｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴ２により形成されている。
ＰＭＯＳトランジスタＰＴ２のソースが電源Ｖｄｄに接続され、ドレインがドライブ端子Ｔ２に接続されている。
ＮＭＯＳトランジスタＮＴ２のソースが基準電源Ｖｓｓに接続され、ドレインがドライブ端子Ｔ２に接続されている。
ＰＭＯＳトランジスタＰＴ２は、ゲートに供給される信号ＳＷＬ１の反転信号／ＳＷＬ１によりＯＮ、ＯＦＦされる。
ＮＭＯＳトランジスタＮＴ２は、ゲートに供給される信号ＳＷＬ１によりＯＮ、ＯＦＦされる。
シャッタ駆動装置４は、液晶シャッタ２，３の駆動対象である容量性負荷２ａ，３ａに対して、ドライバ５、６により電源Ｖｄｄレベルの電圧および基準電源Ｖｓｓレベルの電圧を印加することでシャッタのＯＮ、ＯＦＦを行う。
ところで、３Ｄメガネは操作性等の観点からバッテリ駆動される場合がある。
３Ｄメガネの液晶シャッタ駆動装置においては、その用途から小型電池での長時間連続動作を可能とするために低消費電力駆動が必須事項である。
しかしながら、上述したシャッタ駆動装置では、電源Ｖｄｄおよび基準電位Ｖｓｓに接続されたトランジスタで液晶シャッタ２，３を直接駆動するため、消費電力が大きく、低消費電力化は困難であり、小型バッテリでは十分な使用時間が得られない懸念がある。
本発明は、低消費電力化を図ることが可能で、小型バッテリによる駆動であっても３次元メガネの十分な使用時間を得ることが可能なシャッタ駆動装置および３次元映像表示システムを提供することにある。
本発明の第１の観点のシャッタ駆動装置は、少なくとも一つのインダクタと、上記インダクタと接続される第１の駆動経路と、上記インダクタと接続される第２の駆動経路と、第１の駆動対象容量性負荷を含む第１のシャッタと、第２の駆動対象容量性負荷を含む第２のシャッタと、上記第１の駆動経路を通して、上記第１の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第１のクランプ回路と、上記第２の駆動経路を通して、上記第２の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第２のクランプ回路と、上記第１のクランプ回路の上記第１の駆動経路への電位接続位置と上記インダクタとの間の上記第１の駆動経路に配置され、上記インダクタと上記第１の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第１のスイッチと、上記第２のクランプ回路の上記第２の駆動経路への電位接続位置と上記インダクタとの間の上記第２の駆動経路に配置され、上記インダクタと上記第２の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第２のスイッチと、上記インダクタに上記電源電位と上記基準電位の間の中間電圧を印加する機能、および当該インダクタが電力を回収するための電力回収機能を含む電力回収部とを有する。
本発明の第２の観点の３次元映像表示システムは、表示デバイスを含む表映像表示装置と、第１のシャッタと第２のシャッタを駆動するシャッタ駆動装置を含み、上記表示デバイスを視認して３次元立体視映像を得る３次元メガネと、上記映像表示装置は、映像の同期信号を上記３次元メガネに送信可能な通信部を含み、上記３次元メガネは、上記映像表示装置の通信部から送信された同期信号を受信可能な通信部と、上記受信した同期信号に同期したタイミングで上記シャッタ駆動装置の駆動制御を行う制御と、を含み、上記シャッタ駆動装置は、少なくとも一つのインダクタと、上記インダクタと接続される第１の駆動経路と、上記インダクタと接続される第２の駆動経路と、上記第１のシャッタの第１の駆動対象容量性負荷と、上記第２のシャッタの第２の駆動対象容量性負荷と、上記第１の駆動経路を通して、上記第１の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第１のクランプ回路と、上記第２の駆動経路を通して、上記第２の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第２のクランプ回路と、上記第１のクランプ回路の上記第１の駆動経路への電圧供給位置と上記インダクタとの間の上記第１の駆動経路に配置され、上記インダクタと上記第１の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第１のスイッチと、上記第２のクランプ回路の上記第２の駆動経路への電圧供給位置と上記インダクタとの間の上記第２の駆動経路に配置され、上記インダクタと上記第２の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第２のスイッチと、上記インダクタに上記電源電位と上記基準電位の間の中間電圧を印加する機能、および当該インダクタが電力を回収するための電力回収機能を含む電力回収部と、を含む。
本発明によれば、低消費電力化を図ることが可能で、小型バッテリによる駆動であっても３次元メガネの十分な使用時間を得ることができる。
３Ｄメガネの概念を示す図である。 一般的なシャッタ駆動装置の構成例を示す回路図である。 本発明の実施形態に係る３次元映像表示システムの外観の概要を示す図である。 本発明の実施形態に係る３次元映像表示システムの構成例を示すブロック図である。 本発明の第１の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。 第１の実施形態に係るシャッタ駆動装置の動作を説明するためのタイミングチャートである。 第１の実施形態に係るシャッタ駆動装置の第１フェーズでの第１のシャッタに対する動作概要を示す図である。 本発明の第２の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。 第２の実施形態に係るシャッタ駆動装置の動作を説明するためのタイミングチャートである。 本発明の第３の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。 第３の実施形態に係るコモン電位の反転駆動を想定した場合のシャッタ駆動装置の動作を説明するためのタイミングチャートである。
以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．第１の実施形態（シャッタ駆動装置の第１の構成例）
２．第２の実施形態（シャッタ駆動装置の第２の構成例）
３．第３の実施形態（シャッタ駆動装置の第３の構成例）
図３は、本発明の実施形態に係る３次元映像表示システムの外観の概要を示す図である。
図４は、本発明の実施形態に係る３次元映像表示システムの構成例を示すブロック図である。
本次元（３Ｄ）映像表示システム１０は、映像表示装置２０および３Ｄメガネ本体３０により形成される。
映像表示装置２０は、表示デバイス２１、および通信部２２を有する。
表示デバイス２１は、たとえば液晶テレビジョン（ＴＶ）機器などにより構成され、３Ｄメガネ本体３０の駆動に伴って立体視される映像を表示する。
通信部２２は、表示デバイス２１の表示と同期をとって３Ｄメガネ本体３０がシャッタ駆動を行うために、映像表示の同期信号等の送信や３Ｄメガネ本体３０からの情報を受信する機能を有する。
通信部２２が３Ｄメガネ本体３に送信する映像表示の同期信号としては、たとえば垂直同期信号ＶＳＹＮＣが含まれる。
通信部２２は、３Ｄメガネ本体３との通信を無線により行う。この無線通信には、たとえば赤外線（ＩＲ）通信が用いられる。
３Ｄメガネ本体３０は、通常メガネと同様に、リム３１Ｒ，３１Ｌ、リム間に形成されたブリッジ３２、およびテンプル３３Ｒ，３３Ｌを有する。
そして、３Ｄメガネ本体３０は、通信部３４、液晶（ＬＣ）シャッタ３５Ｒ，３５Ｌ、シャッタ駆動装置（ドライバＩＣ）３６、および小型バッテリ３７を含んで形成されている。
ＬＣシャッタ３５Ｒが第１のシャッタを形成し、ＬＣシャッタ３５Ｌが第２のシャッタを形成する。
ＬＣシャッタ３５Ｒはリム３１Ｒに固定され、ＬＣシャッタ３５Ｌはリム３１Ｌに固定されている。
ブリッジ３２の内面側（顔側）には、通信部３４、シャッタ駆動装置３６、および小型バッテリ３７が配置されている。
通信部３４は、映像表示装置２０の通信部２２が送信する表示デバイス２１の表示と同期をとって３Ｄメガネ本体３０がシャッタ駆動を行うための、映像表示の垂直同期信号ＶＳＹＮＣ等を受信する機能を有する。
通信部３４は、受信した垂直同期信号ＶＳＹＮＣをシャッタ駆動装置３６に供給する。
シャッタ駆動装置３６は、通信部３４で受信した垂直同期信号ＶＳＹＮＣに同期してＬＣシャッタ３５Ｒおよび３５Ｌの駆動タイミングを制御し、この駆動タイミングに従ってＬＣシャッタ３５Ｒ，３５Ｌを駆動する。
シャッタ駆動装置３６は、ＬＣシャッタ３５Ｒおよび３５Ｌの駆動タイミングを制御するタイミング制御回路３６１、およびタイミング制御回路３６１の制御に従ってＬＣシャッタ３５Ｒ，３５Ｌを駆動するドライバ３６２がＩＣ化されて構成されている。
シャッタ駆動装置３６のドライバＩＣは、ＬＣシャッタ３５Ｒ，３５Ｌに電源電位Ｖｄｄレベルおよび基準電位Ｖｓｓレベル、たとえばグランドＧＮＤレベルの電位を印加することでＬＣシャッタ３５Ｒ，３５ＬのＯＮ／ＯＦＦを制御する機能を有する。
このようにしてシャッタ駆動装置３６は、左右のＬＣシャッタ３５Ｒ，３５Ｌを映像表示に合わせて交互に開閉することで立体視映像を得る。
シャッタ駆動装置３６は、ＬＣシャッタ３５Ｒ，３５Ｌの駆動対象容量性負荷への出力には、電力回収用の電源（電力回収容量）と、電源電位Ｖｄｄ、および基準電位Ｖｓｓ、たとえばＧＮＤ電位へのクランプ回路が使われる。
そして、シャッタ駆動装置３６は、低消費電力化のために、少なくとも一つのインダクタＬを用いた駆動対象容量性負荷とのＬＣ共振による電力回収機能を有している。
本実施形態に係るシャッタ駆動装置３６は、電力回収機能により大幅な低消費電力化を実現する。そして、シャッタ駆動装置３６は、端子数を削減し、また電力回収経路のインピーダンスを低減することにより、電力回収効率の向上を実現させる。
以下、シャッタ駆動装置３６の具体的な３つの構成例を、第１の実施形態、第２の実施形態、第３の実施形態として説明する。
なお、以下の説明ではシャッタ駆動装置３６を、符号１００をもって表す。
＜１．第１の実施形態＞
図５は、本発明の第１の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。
図５のシャッタ駆動装置１００は、第１のインダクタＬ１０１、第２のインダクタＬ１０２、第１のインダクタＬ１０１の一端に接続された第１の駆動経路Ｐ１０１、および第２のインダクタＬ１０２の一端に接続された第２の駆動経路Ｐ１０２を有する。
シャッタ駆動装置１００は、第１のシャッタであるＬＣシャッタ３５Ｒに含まれる第１の駆動対象容量性負荷ＬＣ１０１、および第２のシャッタであるＬＣシャッタ３５Ｌ含まれる第２の駆動対象容量性負荷ＬＣ１０２を有する。
シャッタ駆動装置１００は、第１のクランプ回路１０１、第２のクランプ回路１０２、第１のスイッチ１０３、および第２のスイッチ１０４を有する。
シャッタ駆動装置１００は、第１のインダクタＬ１０１と第２のインダクタＬ１０２の他端側が共通に接続された電力回収容量部として電源１０５を有する。
本第１の実施形態においては、高効率での電力回収が必要となるため、インダクタは接続する駆動対象容量性負荷毎に接続し、それぞれの容量性負荷から電力を回収する。
第１の駆動経路Ｐ１０１には、第１の駆動対象容量性負荷ＬＣ１０１との接続端側から順に、接続ノードＮＤ１０１，ＮＤ１０２，ＮＤ１０３が形成されている。
第２の駆動経路Ｐ１０２には、第２の駆動対象容量性負荷ＬＣ１０２との接続端側から順に、接続ノードＮＤ１０４，ＮＤ１０５，ＮＤ１０６が形成されている。
シャッタ駆動装置１００は、第１の駆動経路Ｐ１０１の一部、第２の駆動経路Ｐ１０２の一部、第１のクランプ回路１０１、第２のクランプ回路１０２、第１のスイッチ１０３、および第２のスイッチ１０４がＩＣ化されドライバＩＣ１１０として形成されている。
ドライバＩＣ１１０は、接続端子Ｔ１１１，Ｔ１１２，Ｔ１１３，Ｔ１１４を有する。
接続端子Ｔ１１１は、接続ノードＮＤ１０１，ＮＤ１０２を含む第１の駆動経路Ｐ１０１およびＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１の一端が接続されている。第１の駆動対象容量性負荷ＬＣ１０１の他端はコモン電圧ＶＣＯＭの供給ラインに接続されている。
接続端子Ｔ１１２は、接続ノードＮＤ１０４，ＮＤ１０５を含む第２の駆動経路Ｐ１０２およびＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２の一端が接続されている。第１の駆動対象容量性負荷ＬＣ１０１の他端はコモン電圧ＶＣＯＭの供給ラインに接続されている。
接続端子Ｔ１１３は、接続ノードＮＤ１０３を含む第１の駆動経路Ｐ１０１および第１のインダクタＬ１０１の一端側が接続されている。
接続端子Ｔ１１４は、接続ノードＮＤ１０６を含む第２の駆動経路Ｐ１０２および第２のインダクタＬ１０２の一端側が接続されている。
なお、本第１の実施形態において、コモン電圧ＶＣＯＭは固定であり、たとえば基準電位（たとえばグランドレベル）に設定される。
なお、コモン電圧ＶＣＯＭの反転駆動も可能である。
第１のクランプ回路１０１は、接続ノードＮＤ１０１に接続され、第１の駆動経路Ｐ１０１を通して、第１の駆動対象容量性負荷ＬＣ１０１を電源電位Ｖｄｄまたは基準電位Ｖｓｓレベルにクランプ可能に制御される。
第１のクランプ回路１０１は、スイッチとしてのＰＭＯＳトランジスタＰＴ１０１およびＮＭＯＳトランジスタＮＴ１０１により形成されている。
ＰＭＯＳトランジスタＰＴ１０１のソースが電源Ｖｄｄに接続され、ドレインが第１の駆動経路Ｐ１０１の接続ノードＮＤ１０１に接続されている。
ＮＭＯＳトランジスタＮＴ１０１のソースが基準電位Ｖｓｓに接続され、ドレインが第１の駆動経路Ｐ１０１の接続ノードＮＤ１０１に接続されている。
ＰＭＯＳトランジスタＰＴ１０１は、ゲートに供給される信号ＳＲ１の反転信号／ＳＲ１（／は反転を示す）によりＯＮ、ＯＦＦされる。
ＮＭＯＳトランジスタＮＴ１０１は、ゲートに供給される信号ＳＲ２によりＯＮ、ＯＦＦされる。
第２のクランプ回路１０２は、接続ノードＮＤ１０２に接続され、第２の駆動経路Ｐ１０２を通して、第２の駆動対象容量性負荷ＬＣ１０２を電源電位Ｖｄｄまたは基準電位Ｖｓｓレベルにクランプ可能に制御される。
第２のクランプ回路１０２は、スイッチとしてのＰＭＯＳトランジスタＰＴ１０２およびＮＭＯＳトランジスタＮＴ１０２により形成されている。
ＰＭＯＳトランジスタＰＴ１０２のソースが電源Ｖｄｄに接続され、ドレインが第２の駆動経路Ｐ１０２の接続ノードＮＤ１０４に接続されている。
ＮＭＯＳトランジスタＮＴ１０２のソースが基準電位Ｖｓｓに接続され、ドレインが第２の駆動経路Ｐ１０２の接続ノードＮＤ１０２に接続されている。
ＰＭＯＳトランジスタＰＴ１０２は、ゲートに供給される信号ＳＬ１の反転信号／ＳＬ１（／は反転を示す）によりＯＮ、ＯＦＦされる。
ＮＭＯＳトランジスタＮＴ１０２は、ゲートに供給される信号ＳＬ２によりＯＮ、ＯＦＦされる。
第１のスイッチ１０３は、第１のクランプ回路１０１の第１の駆動経路Ｐ１０１への電位接続位置とインダクタＬ１０１の一端との間の第１の駆動経路Ｐ１０１に配置されている。
すなわち、第１のスイッチ１０３は、第１の駆動経路Ｐ１０１のノードＮＤ１０２とノードＮＤ１０３間に接続され、インダクタＬ１０１と第１の駆動対象容量性負荷ＬＣ１０１との接続、非接続状態を切り替え可能にＯＮ，ＯＦＦが制御される。
第１のスイッチ１０３は、ＰＭＯＳトランジスタＰＴ１０３とＮＭＯＳトランジスタＮＴ１０３のソースドレイン同士が接続されたトランスミッションゲートにより形成される。
ＰＭＯＳトランジスタＰＴ１０３のドレインとＮＭＯＳトランジスタＮＴ１０３のソースが接続ノードＮＤ１０２に接続され、ＰＭＯＳトランジスタＰＴ１０３のソースとＮＭＯＳトランジスタＮＴ１０３のドレインが接続ノードＮＤ１０３に接続されている。
そして、ＰＭＯＳトランジスタＰＴ１０３のゲートが信号ＳＲ３の反転信号／ＳＲ３の供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１０３のゲートが信号ＳＲ３の供給ラインに接続されている。
第２のスイッチ１０４は、第２のクランプ回路１０２の第２の駆動経路Ｐ１０２への電位接続位置とインダクタＬ１０２の一端との間の第２の駆動経路Ｐ１０２に配置されている。
すなわち、第２のスイッチ１０４は、第２の駆動経路Ｐ１０２のノードＮＤ１０５とノードＮＤ１０６間に接続され、インダクタＬ１０２と第２の駆動対象容量性負荷ＬＣ１０２との接続、非接続状態を切り替え可能にＯＮ，ＯＦＦが制御される。
第２のスイッチ１０４は、ＰＭＯＳトランジスタＰＴ１０４とＮＭＯＳトランジスタＮＴ１０４のソースドレイン同士が接続されたトランスミッションゲートにより形成される。
ＰＭＯＳトランジスタＰＴ１０４のドレインとＮＭＯＳトランジスタＮＴ１０４のソースが接続ノードＮＤ１０５に接続され、ＰＭＯＳトランジスタＰＴ１０４のソースとＮＭＯＳトランジスタＮＴ１０４のドレインが接続ノードＮＤ１０６に接続されている。
そして、ＰＭＯＳトランジスタＰＴ１０４のゲートが信号ＳＬ３の反転信号／ＳＬ３の供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１０４のゲートが信号ＳＬ３の供給ラインに接続されている。
電力回収容量部として電源１０５は、第１のインダクタＬ１０１と第２のインダクタＬ１０２の他端側が接続され、その接続ノードＣＮＤに電源電位Ｖｄｄと基準電位Ｖｓｓの間の中間電圧を印加する機能、および電力を回収するための電力回収機能を含む。
電源１０５は、接続ノードＣＮＤに対して印加する中間電圧Ｖ１は、電力回収効率を考慮して、たとえば両電位の半値（Ｖｄｄ＋Ｖｓｓ）／２に設定する。
ただし、この中間電圧Ｖ１は、電源電位Ｖｄｄ、基準電位Ｖｓｓを除く両電位間のいずれかの値に設定することが可能であり、半値の場合より電力回収効率が落ちるものの、電力回収を実現して、低消費電力化を実現可能である。
このような構成を有するシャッタ駆動装置１００は、中間電圧Ｖ１の印加タイミングや、各信号／ＳＲ１，ＳＲ２、／ＳＲ３，ＳＲ３、／ＳＬ１，ＳＬ２、／ＳＬ３，ＳＬ３のレベル制御がタイミング制御回路３６１により行われる。
タイミング制御回路３６１は、第１のＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１と第２のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２の電源電位Ｖｄｄおよび基準電位Ｖｓｓへのクランプを相補的に行うように制御する。
すなわち、タイミング制御回路３６１は、第１の駆動対象容量性負荷ＬＣ１０１を電源電位Ｖｄｄにクランプするときは、第２の駆動対象容量性負荷ＬＣ１０２を基準電位Ｖｓｓにクランプするように制御する。
一方、第１の駆動対象容量性負荷ＬＣ１０１を基準電位Ｖｓｓにクランプするときは、タイミング制御回路３６１は、第２の駆動対象容量性負荷ＬＣ１０２を電源電位Ｖｄｄにクランプするように制御する。
なお、タイミング制御回路３６１は、Ｖｄｄクンラプ、Ｖｓｓクランプ、ハイインピーダンス（Ｈｉ−Ｚ）状態の３値をとれるように制御する。
タイミング制御回路３６１は、垂直同期信号ＶＳＹＮＣに同期して、１フィールド期間において、この相補的クランプを交互に１回ずつ行うように、第１のクランプ回路１０１および第２のクランプ回路１０２を制御する。
タイミング制御回路３６１は、電源（電力回収容量部）１０５から電荷を第１の駆動対象容量性負荷ＬＣ１０１または第２の駆動対象容量性負荷ＬＣ１０２に供給する第１のフェーズＰＨ１を含むように制御する。
タイミング制御回路３６１は、第１の駆動対象容量性負荷ＬＣ１０１または第２の駆動対象容量性負荷ＬＣ１０２の電荷を、電源（電力回収容量部）１０５に回収する第２のフェーズＰＨ２を含むように制御する。
タイミング制御回路３６１は、第１のフェーズＰＨ１および第２のフェーズＰＨ２において、第１のスイッチ１０３および第２のスイッチ１０４がＯＮするように信号／ＳＲ３，ＳＲ３、／ＳＬ３，ＳＬ３のレベルを制御する。
具体的には、タイミング制御回路３６１は、第１のフェーズＰＨ１および第２のフェーズＰＨ２において、信号ＳＲ３およびＳＬ３がハイレベル（Ｖｄｄレベル）となるように制御する。
本第１の実施形態においては、上述したように、相補的クランプを交互に１回ずつ行うように、第１のクランプ回路１０１および第２のクランプ回路１０２が制御される。
したがって、本第１の実施形態においては、第１の駆動対象容量性負荷ＬＣ１０１と第２の駆動対象容量性負荷ＬＣ１０２に対する第１のフェーズＰＨ１と第２のフェーズＰＨ２の機能が重なることとなる。
より具体的には、第１の駆動対象容量性負荷ＬＣ１０１に対して第１のフェーズＰＨ１の機能が発現されているときは、これと並行して第２の駆動対象容量性負荷ＬＣ１０２に対して第２のフェーズＰＨ２の機能が発現される。
一方、第２の駆動対象容量性負荷ＬＣ１０２に対して第１のフェーズＰＨ１の機能が発現されているときは、これと並行して第１の駆動対象容量性負荷ＬＣ１０１に対して第２のフェーズＰＨ２の機能が発現される。
タイミング制御回路３６１は、第１のフェーズＰＨ１と第２のフェーズＰＨ２との間のシャッタＯＮ，ＯＦＦ期間ＴＯＦは、第１のスイッチ１０３および第２のスイッチ１０４がＯＦＦするように信号／ＳＲ３，ＳＲ３、／ＳＬ３，ＳＬ３のレベルを制御する。
具体的には、タイミング制御回路３６１は、第１のフェーズＰＨ１および第２のフェーズＰＨ２の間のシャッタＯＮ，ＯＦＦ期間ＴＯＦにおいて、信号ＳＲ３およびＳＬ３がローレベル（Ｖｓｓレベル）となるように制御する。
タイミング制御回路３６１は、第１のフェーズＰＨ１に入る前に基準電位Ｖｓｓにクランプされ、期間ＴＯＦでＯＮさせる側の駆動対象容量性負荷を電源電位Ｖｄｄにクランプするように第１のクランプ回路１０１または第２のクランプ回路１０２を制御する。
タイミング制御回路３６１は、第１のフェーズＰＨ１に入る前に電源電位Ｖｄｄにクランプされ、期間ＴＯＦでＯＦＦさせる側の駆動対象容量性負荷を基準電位Ｖｓｓにクランプするように第２のクランプ回路１０２または第１のクランプ回路１０１を制御する。
タイミング制御回路３６１は、期間ＴＯＦにおいて、第１の駆動対象容量性負荷ＬＣ１０１を電源電位Ｖｄｄにクランプするときは、信号ＳＲ１をハイレベル（／ＳＲ１をローレベル）、ＳＲ２をローレベルに制御する。
このとき、タイミング制御回路３６１は、第２の駆動対象容量性負荷ＬＣ１０１を基準電位Ｖｓｓにクランプするために、信号ＳＬ１をローレベル（／ＳＬ１をハイレベル）、ＳＬ２をハイレベルに制御する。
タイミング制御回路３６１は、期間ＴＯＦにおいて、第２の駆動対象容量性負荷ＬＣ１０２を電源電位Ｖｄｄにクランプするときは、信号ＳＬ１をハイレベル（／ＳＬ１をローレベル）、ＳＬ２をローレベルに制御する。
このとき、タイミング制御回路３６１は、第１の駆動対象容量性負荷ＬＣ１０２を基準電位Ｖｓｓにクランプするために、信号ＳＲ１をローレベル（／ＳＲ１をハイレベル）、ＳＲ２をハイレベルに制御する。
以上のタイミング制御回路３６１の制御により、基準電位Ｖｓｓから第１のフェーズＰＨ１において中間電圧Ｖ１を超える時点から、第２のフェーズＰＨ２において中間電圧Ｖ１より低くなる時点までがＬＣシャッタ３５Ｒまたは３５ＬのＯＮ期間となる。
図６は、第１の実施形態に係るシャッタ駆動装置の動作を説明するためのタイミングチャートである。
図７は、第１の実施形態に係るシャッタ駆動装置の第１フェーズＰＨ１での第１のシャッタであるＬＣシャッタ３５Ｒに対する動作概要を示す図である。
図６には、上記したタイミング制御回路３６１の制御に基づく駆動タイミングが示されている。
すなわち、図６は、第１のクランプ回路１０１、第２のクランプ回路１０２、第１のスイッチ１０３、および第２のスイッチ１０４を制御する各ＳＲ１〜ＳＲ３、ＳＬ１〜ＳＬ３のレベル制御タイミングを示している。
さらに、図６は、ＬＣシャッタ３５Ｒ，３５Ｌの第１の駆動対象容量性負荷ＬＣ１０１と第２の駆動対象容量性負荷ＬＣ１０２における動作電圧を示している。
さらに、図６は、電源（電力回収容量部１０５）〜第１の駆動対象容量性負荷ＬＣ１０１間の動作電流、電源Ｖｄｄ、中間電圧Ｖ１を印加する電源（電力回収容量部）１０５からの電流を示している。
まず、第１のフェーズＰＨ１区間中のＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１に対する動作概要を説明する。
第１のインダクタＬ１０１および第２のインダクタＬ１０２には、電源１０５により中間電圧Ｖ１が印加されている。
そして、ＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１に基準電位ＶｓｓであるグランドＧＮＤ電位が印加されている状態から、信号ＳＲ３がハイレベルに切り替えられる。
これにより、第１のスイッチ１０３がＯＮし、電源（電力回収容量部）１０５から第１のインダクタＬ１０１、第１の駆動経路Ｐ１０１を介して第１の駆動対象容量性負荷ＬＣ１０１に電荷が移動し、第１の駆動対象容量性負荷ＬＣ１０１の電位が上昇する。
このとき、インダクタＬ１０１のインダクタンスＬと第１の駆動対象容量性負荷ＬＣ１０１のキャパシタンスＣによるＬＣ共振動作により、第１の駆動対象容量性負荷ＬＣ１０１の電位は中間電圧Ｖ１を超えて電源電位Ｖｄｄ付近まで上昇する。
これは、前述の電圧遷移において流れる電流により、第１のインダクタＬ１０１に起電力が生じるためである。
第１の駆動対象容量性負荷ＬＣ１０１の電位が電源電位Ｖｄｄ付近まで上昇した後、信号ＳＲ３がローレベルに切り替えられる。これにより、第１のスイッチ１０３がＯＦＦする。
そして、信号ＳＲ１がハイレベル、信号ＳＲ２がローレベルに切り替えられる。
なお、信号ＳＲ２は、信号ＳＲ３をハイレベルに切り替える前にローレベルに切り替える必要がある。
これにより、第１のクランプ回路１０１のＰＭＯＳトランジスタＰＴ１がＯＮし、ＮＭＯＳトランジスタＮＴ１がＯＦＦし、第１の駆動対象容量性負荷ＬＣ１０１の電位が電源電位Ｖｄｄにクランプされる。
なお、ＮＭＯＳトランジスタＮＴ１は、信号ＳＲ３をハイレベルに切り替える前にＯＦＦにしておく必要がある。
第１の駆動対象容量性負荷ＬＣ１０１を電源電位Ｖｄｄにクランプする際に、電源Ｖｄｄから流れる電流、および電源（電力回収容量部）１０５から第１のインダクタＬ１０１、第１のスイッチ１０３を経由して第１の駆動対象容量性負荷ＬＣ１０１に電流が流れる。
このため、図７に示すように、第１のスイッチ１０３のＯＮ抵抗に加え、基板、パッケージ（ＰＫＧ）、チップ内配線などの寄生抵抗により電力損失が発生する。
この寄生抵抗を下げることで電力損失を低減し、さらなる低消費電力化が可能となる。
第２のフェーズＰＨ２区間中の動作は、基本的に上述した第１のフェーズＰＨ１区間中の動作とは逆になる。
第２のフェーズＰＨ２区間中は、ＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１に電源電位Ｖｄｄが印加されている状態から、信号ＳＲ３がハイレベルに切り替えられる。
これにより、第１のスイッチ１０３がＯＮし、第１の駆動対象容量性負荷ＬＣ１０１から電源（電力回収容量部）１０５に電荷が移動し、第１の駆動対象容量性負荷ＬＣ１０１の電位が降下する。
この場合も同様に、ＬＣ共振動作により第１の駆動対象容量性負荷ＬＣ１０１の電位は中間電圧Ｖ１を超えグランドＧＮＤレベル付近まで下降する。
第１の駆動対象容量性負荷ＬＣ１０１の電位がグランドＧＮＤレベル付近まで下降した後、信号ＳＲ３がローレベルに切り替えられる。これにより、第１のスイッチ１０３がＯＦＦする。
そして、信号ＳＲ１がローレベル、信号ＳＲ２がハイレベルに切り替えられる。
なお、信号ＳＲ２は、信号ＳＲ３をハイレベルに切り替え前にローレベルに切り替える必要がある。
これにより、第１のクランプ回路１０１のＰＭＯＳトランジスタＰＴ１がＯＦＦし、ＮＭＯＳトランジスタＮＴ１がＯＮし、第１の駆動対象容量性負荷ＬＣ１０１の電位が基準電位ＶｓｓであるグランドＧＮＤ電位にクランプされる。
なお、ＰＭＯＳトランジスタＰＴ１は、信号ＳＲ３をハイレベルに切り替える前にＯＦＦにしておく必要がある。
一方、第１のフェーズＰＨ１区間中のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に対する動作は、第１の駆動対象容量性負荷ＬＣ１０１に対する第２のフェーズ期間ＰＨ２の動作と同様となる。
第１のインダクタＬ１０１および第２のインダクタＬ１０２には、電源１０５により中間電圧Ｖ１が印加されている。
そして、ＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に電源電位Ｖｄｄが印加されている状態から、信号ＳＬ３がハイレベルに切り替えられる。
これにより、第２のスイッチ１０４がＯＮし、第２の駆動対象容量性負荷ＬＣ１０２から電源（電力回収容量部）１０５に電荷が移動し、第２の駆動対象容量性負荷ＬＣ１０２の電位が降下する。
この場合も同様に、ＬＣ共振動作により第２の駆動対象容量性負荷ＬＣ１０２の電位は中間電圧Ｖ１を超えグランドＧＮＤレベル付近まで下降する。
第２の駆動対象容量性負荷ＬＣ１０２の電位がグランドＧＮＤレベル付近まで下降した後、信号ＳＬ３がローレベルに切り替えられる。これにより、第２のスイッチ１０４がＯＦＦする。
そして、信号ＳＬ１がローレベル、信号ＳＬ２がハイレベルに切り替えられる。
なお、信号ＳＲ２は、信号ＳＲ３をハイレベルに切り替える前にローレベルに切り替える必要がある。
これにより、第２のクランプ回路１０２のＰＭＯＳトランジスタＰＴ２がＯＦＦし、ＮＭＯＳトランジスタＮＴ２がＯＮし、第２の駆動対象容量性負荷ＬＣ１０２の電位が基準電位ＶｓｓであるグランドＧＮＤ電位にクランプされる。
なお、ＰＭＯＳトランジスタＰＴ２は、信号ＳＲ３をハイレベルに切り替える前にＯＦＦにしておく必要がある。
一方、第２のフェーズＰＨ２区間中のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に対する動作は、第１の駆動対象容量性負荷ＬＣ１０１に対する第１のフェーズ期間ＰＨ１の動作と同様となる。
すなわち、ＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に基準電位ＶｓｓであるグランドＧＮＤ電位が印加されている状態から、信号ＳＬ３がハイレベルに切り替えられる。
これにより、第２のスイッチ１０４がＯＮし、電源（電力回収容量部）１０５から第２のインダクタＬ１０２、第２の駆動経路Ｐ１０２を介して第２の駆動対象容量性負荷ＬＣ１０２に電荷が移動し、第２の駆動対象容量性負荷ＬＣ１０２の電位が上昇する。
このとき、インダクタＬ１０２のインダクタンスＬと第２の駆動対象容量性負荷ＬＣ１０２のキャパシタンスＣによるＬＣ共振動作により、第２の駆動対象容量性負荷ＬＣ１０２の電位は中間電圧Ｖ１を超えて電源電位Ｖｄｄ付近まで上昇する。
これは、前述の電圧遷移において流れる電流により、第２のインダクタＬ１０２に起電力が生じるためである。
第２の駆動対象容量性負荷ＬＣ１０２の電位が電源電位Ｖｄｄ付近まで上昇した後、信号ＳＬ３がローレベルに切り替えられる。これにより、第２のスイッチ１０４がＯＦＦする。
そして、信号ＳＬ１がハイレベル、信号ＳＬ２がローレベルに切り替えられる。
なお、信号ＳＲ２は、信号ＳＲ３をハイレベルに切り替え前にローレベルに切り替える必要がある。
これにより、第２のクランプ回路１０２のＰＭＯＳトランジスタＰＴ２がＯＮし、ＮＭＯＳトランジスタＮＴ２がＯＦＦし、第２の駆動対象容量性負荷ＬＣ１０２の電位が電源電位Ｖｄｄにクランプされる。
なお、ＮＭＯＳトランジスタＮＴ２は、信号ＳＲ３をハイレベルに切り替える前にＯＦＦにしておく必要がある。
第２の駆動対象容量性負荷ＬＣ１０２を電源電位Ｖｄｄにクランプする際に、電源Ｖｄｄから流れる電流、および電源（電力回収容量部）１０５から第２のインダクタＬ１０２、第２のスイッチ１０４を経由して第２の駆動対象容量性負荷ＬＣ１０２に電流が流れる。
このため、第２のスイッチ１０４のＯＮ抵抗に加え、基板、パッケージ（ＰＫＧ）、チップ内配線などの寄生抵抗により電力損失が発生する。
この寄生抵抗を下げることで電力損失を低減し、さらなる低消費電力化が可能となる。
次に、第２のフェーズＰＨ２区間中の動作に移行する。
第２のフェーズＰＨ２区間中は、ＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に電源電位Ｖｄｄが印加されている状態から、信号ＳＬ３がハイレベルに切り替えられる。
これにより、第２のスイッチ１０４がＯＮし、第２の駆動対象容量性負荷ＬＣ１０２から電源（電力回収容量部）１０５に電荷が移動し、第２の駆動対象容量性負荷ＬＣ１０２の電位が降下する。
この場合も同様に、ＬＣ共振動作により第２の駆動対象容量性負荷ＬＣ１０２の電位は中間電圧Ｖ１を超えグランドＧＮＤレベル付近まで下降する。
第２の駆動対象容量性負荷ＬＣ１０２の電位がグランドＧＮＤレベル付近まで下降した後、信号ＳＬ３がローレベルに切り替えられる。これにより、第２のスイッチ１０４がＯＦＦする。
そして、信号ＳＬ１がローレベル、信号ＳＬ２がハイレベルに切り替えられる。
これにより、第２のクランプ回路１０２のＰＭＯＳトランジスタＰＴ２がＯＦＦし、ＮＭＯＳトランジスタＮＴ２がＯＮし、第２の駆動対象容量性負荷ＬＣ１０２の電位が基準電位ＶｓｓであるグランドＧＮＤ電位にクランプされる。
この、第２のフェーズＰＨ２区間中のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２に対する動作と並行して、第１の駆動対象容量性負荷ＬＣ１０１に対する第１のフェーズ期間ＰＨ１の動作が行われる。
本第１の実施形態においては、インダクタが電力を回収するための電源（電力回収容量部１０５）に直接接続される形態である。
インダクタＬ１０１、Ｌ１０２と電源（電力回収容量部）１０５とはドライバＩＣ１１０の外部（基板上）で接続するため、余分な経路を削減することができる。
クランプ回路のスイッチ素子、各スイッチ１０３，１０４の切り替えタイミング、容量性負荷への電圧印加は、上述した例に限定されない。
ただし、整流ダイオードを取り除いている。
このため、容量性負荷と電源（電力回収容量）を接続する第１のスイッチ１０３、第２のスイッチ１０４と最終電位（電源、およびＧＮＤ）にクランプするための第１のクランプ回路１０１、第２のクランプ回路１０２のスイッチの同時オンは行わないものとする。
＜２．第２の実施形態＞
図８は、本発明の第２の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。
図９は、第２の実施形態に係るシャッタ駆動装置の動作を説明するためのタイミングチャートである。
本第２の実施形態に係るシャッタ駆動装置１００Ａが上述した第１の実施形態に係るシャッタ駆動装置１００と異なる点は、インダクタを共通化したことにある。
図８の例では、インダクタＬ１０１の一端側に第１の駆動経路Ｐ１０１と第２の駆動経路Ｐ１０２が接続されている。
また、第２の実施形態のシャッタ駆動装置１００Ａにおいて、第１の駆動経路Ｐ１０１、および第２の駆動経路Ｐ１０２と、電源電位Ｖｄｄおよび基準電位Ｖｓｓ間にＥＳＤ保護素子としてのダイオードが接続されている。
第１の駆動経路Ｐ１０１には、ダイオードＤ１０１，Ｄ１０２が接続されている。
ダイオードＤ１０１は、アノードが第１の駆動経路Ｐ１０１に接続され、カソードが電源電位Ｖｄｄに接続されている。
ダイオードＤ１０２は、カソードが第１の駆動経路Ｐ１０１に接続され、アノードが基準電位Ｖｓｓに接続されている。
第２の駆動経路Ｐ１０２には、ダイオードＤ１０３，Ｄ１０４が接続されている。
ダイオードＤ１０３は、アノードが第２の駆動経路Ｐ１０２に接続され、カソードが電源電位Ｖｄｄに接続されている。
ダイオードＤ１０４は、カソードが第２の駆動経路Ｐ１０Ｗに接続され、アノードが基準電位Ｖｓｓに接続されている。
本第２の実施形態に係るシャッタ駆動装置１００Ａは、インダクタを共通化しているが、インダクタを共通化する場合の課題として以下の点をあげることができる。
２つの負荷を同時に駆動するタイミングが存在する動作では容量性負荷間でチャージシェア動作（電荷共有）を行うため、電力の回収効率が低減してしまうという点が考えられる。
回収の効率が低下するおそれがあるが、その低下が許容範囲である場合にはそのまま使用可能であるし、効率を改善する必要がある場合には、図９に示すように、各容量性負荷の駆動タイミングをずらすことで電力回収を効率的に行うことができる。
タイミング制御回路３６１は、第１のＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１と第２のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２の電源電位Ｖｄｄおよび基準電位Ｖｓｓへのクランプを相補的でなく個別に行うように制御する。
そして、図９に示すように、第１のＬＣシャッタ３５Ｒの第１の駆動対象容量性負荷ＬＣ１０１と第２のＬＣシャッタ３５Ｌの第２の駆動対象容量性負荷ＬＣ１０２の駆動タイミングがずれている場合は、インダクタを共通化できる。
本第２の実施形態において、タイミング制御回路３６１は、垂直同期信号ＶＳＹＮＣに同期して、１フィールド期間において、個別に第１のクランプ回路１０１および第２のクランプ回路１０２を制御する。
タイミング制御回路３６１は、電源（電力回収容量部）１０５から電荷を第１の駆動対象容量性負荷ＬＣ１０１に供給する第１のフェーズＰＨ１−１を含むように制御する。
タイミング制御回路３６１は、第１の駆動対象容量性負荷ＬＣ１０１の電荷を、電源（電力回収容量部）１０５に回収する第２のフェーズＰＨ２−１を含むように制御する。
タイミング制御回路３６１は、電源（電力回収容量部）１０５から電荷を第２の駆動対象容量性負荷ＬＣ１０２に供給する第１のフェーズＰＨ１−２を含むように制御する。
タイミング制御回路３６１は、第２の駆動対象容量性負荷ＬＣ１０２の電荷を、電源（電力回収容量部）１０５に回収する第２のフェーズＰＨ２−２を含むように制御する。
その他の基本的な動作は、第１の実施形態の場合と同様であることから、ここでは、その詳細な説明を省略する。
＜３．第３の実施形態＞
図１０は、本発明の第３の実施形態に係るシャッタ駆動装置の構成例を示す回路図である。
図１１は、第３の実施形態に係るコモン電位の反転駆動を想定した場合のシャッタ駆動装置の動作を説明するためのタイミングチャートである。
本第３の実施形態に係るシャッタ駆動装置１００Ｂが上述した第１の実施形態に係るシャッタ駆動装置１００と異なる点は、以下のとおりである。
すなわち、本第３の実施形態のシャッタ駆動装置１００Ｂにおいては、液晶駆動で低消費電力化のために行われるコモン電圧ＶＣＯＭの１フィールド期間ごとの反転駆動を採用している。
そして、本第３の実施形態に係るシャッタ駆動装置１００Ｂは、コモン電圧の反転駆動においても、第１の実施形態と同様の電力回収構成を用いることで、消費電力を大幅に削減することを可能にしている。
これに対応して、シャッタ駆動装置１００Ｂにおいては、第１の実施形態のシャッタ駆動装置１００の構成に加えて、次の構成が追加されている。
すなわち、シャッタ駆動装置１００Ｂには、第３のインダクタＬ１０３、第３の駆動経路Ｐ１０３、第３のクランプ回路１０６、および第３のスイッチ１０７が新たに追加されている。
第３の駆動経路Ｐ１０３には、第１の駆動対象容量性負荷ＬＣ１０１および第２の駆動対象容量性負荷ＬＣ１０２の他端との接続端側から順に、接続ノードＮＤ１０７，ＮＤ１０８，ＮＤ１０９が形成されている。
シャッタ駆動装置１００Ｂは、図５の構成に加えて，第３の駆動経路Ｐ１０３の一部、第３のクランプ回路１０６、および第３のスイッチ１０７がＩＣ化されドライバＩＣ１１０Ｂとして形成されている。
ドライバＩＣ１１０Ｂは、接続端子Ｔ１１１，Ｔ１１２，Ｔ１１３，Ｔ１１４に加えて接続端子Ｔ１１５，Ｔ１１６を有する。
接続端子Ｔ１１５は、フィールドごとに反転するコモン電圧ＶＣＯＭの供給端子として機能し、第１の駆動対象容量性負荷ＬＣ１０１の他端および第２の駆動対象容量性負荷ＬＣ１０２の他端に接続されている。
接続端子Ｔ１１６は、接続ノードＮＤ１０９を含む第３の駆動経路Ｐ１０３および第３のインダクタＬ１０３の一端側が接続されている。
なお、本第３の実施形態において、コモン電圧ＶＣＯＭは１フィールドごとに基準電位Ｖｓｓ（たとえばＧＮＤレベル）および電源電位Ｖｄｄレベルに交互に設定される。
第３のクランプ回路１０６は、接続ノードＮＤ１０７に接続され、第３の駆動経路Ｐ１０３を通して、第１および第２の駆動対象容量性負荷ＬＣ１０１，ＬＣ１０２の他端を電源電位Ｖｄｄまたは基準電位Ｖｓｓレベルにクランプ可能に制御される。
第３のクランプ回路１０６は、スイッチとしてのＰＭＯＳトランジスタＰＴ１０５およびＮＭＯＳトランジスタＮＴ１０５により形成されている。
ＰＭＯＳトランジスタＰＴ１０５のソースが電源Ｖｄｄに接続され、ドレインが第３の駆動経路Ｐ１０３の接続ノードＮＤ１０７に接続されている。
ＮＭＯＳトランジスタＮＴ１０３のソースが基準電位Ｖｓｓに接続され、ドレインが第３の駆動経路Ｐ１０３の接続ノードＮＤ１０７に接続されている。
ＰＭＯＳトランジスタＰＴ１０３は、ゲートに供給される信号ＳＣ１の反転信号／ＳＣ１（／は反転を示す）によりＯＮ、ＯＦＦされる。
ＮＭＯＳトランジスタＮＴ１０３は、ゲートに供給される信号ＳＣ２によりＯＮ、ＯＦＦされる。
第３のスイッチ１０７は、第３のクランプ回路１０６の第３の駆動経路Ｐ１０３への電位接続位置とインダクタＬ１０３の一端との間の第３の駆動経路Ｐ１０３に配置されている。
すなわち、第３のスイッチ１０７は、第３の駆動経路Ｐ１０３のノードＮＤ１０８とノードＮＤ１０９間に接続されている。
第３のスイッチ１０７は、インダクタＬ１０３と第１および第２の駆動対象容量性負荷ＬＣ１０１，ＬＣ１０２の他端との接続、非接続状態を切り替え可能にＯＮ，ＯＦＦが制御される。
第３のスイッチ１０７は、ＰＭＯＳトランジスタＰＴ１０６とＮＭＯＳトランジスタＮＴ１０６のソースドレイン同士が接続されたトランスミッションゲートにより形成される。
ＰＭＯＳトランジスタＰＴ１０６のドレインとＮＭＯＳトランジスタＮＴ１０６のソースが接続ノードＮＤ１０８に接続され、ＰＭＯＳトランジスタＰＴ１０６のソースとＮＭＯＳトランジスタＮＴ１０６のドレインが接続ノードＮＤ１０９に接続されている。
そして、ＰＭＯＳトランジスタＰＴ１０６のゲートが信号ＳＣ３の反転信号／ＳＣ３の供給ラインに接続され、ＮＭＯＳトランジスタＮＴ１０６のゲートが信号ＳＣ３の供給ラインに接続されている。
また、シャッタ駆動装置１００Ｂは、第２の実施形態のシャッタ駆動装置１００Ａと同様に、第１の駆動経路Ｐ１０１、第２の駆動経路Ｐ１０２、および第３の駆動経路Ｐ１０３と、電源電位Ｖｄｄおよび基準電位Ｖｓｓ間にダイオードが接続されている。
第１の駆動経路Ｐ１０１には、ダイオードＤ１０１，Ｄ１０２が接続されている。
ダイオードＤ１０１は、アノードが第１の駆動経路Ｐ１０１に接続され、カソードが電源電位Ｖｄｄに接続されている。
ダイオードＤ１０２は、カソードが第１の駆動経路Ｐ１０１に接続され、アノードが基準電位Ｖｓｓに接続されている。
第２の駆動経路Ｐ１０２には、ダイオードＤ１０３，Ｄ１０４が接続されている。
ダイオードＤ１０３は、アノードが第２の駆動経路Ｐ１０２に接続され、カソードが電源電位Ｖｄｄに接続されている。
ダイオードＤ１０４は、カソードが第２の駆動経路Ｐ１０２に接続され、アノードが基準電位Ｖｓｓに接続されている。
第３の駆動経路Ｐ１０３には、ダイオードＤ１０５，Ｄ１０６が接続されている。
ダイオードＤ１０５は、アノードが第３の駆動経路Ｐ１０３に接続され、カソードが電源電位Ｖｄｄに接続されている。
ダイオードＤ１０６は、カソードが第３の駆動経路Ｐ１０３に接続され、アノードが基準電位Ｖｓｓに接続されている。
この場合も、液晶駆動で低消費電力化のために行われるコモン電圧ＶＣＯＭの１フィールド期間ごとの反転駆動する以外は、基本的な動作は、第１の実施形態の場合と同様であることから、ここでは、その詳細な説明を省略する。
ただし、コモン電圧ＶＣＯＭを切り替えるときに、第３のフェーズＰＨ３として第３のスイッチ１０７がオンして、第３の駆動経路Ｐ１０３を介した電荷の移動制御（電荷の注入、または回収制御）が行われる。
また、切り替え期間を除く期間に第３のクランプ回路１０６により第１の駆動対象容量性負荷ＬＣ１０１の他端および第２の駆動対象容量性負荷ＬＣ１０２の他端を基準電位または電源電位にクランプするように制御される。
以上説明したように、本実施形態によれば、以下の効果を得ることができる。
３Ｄメガネの液晶駆動用ドライバに電力回収機能を付加することで低消費電力化を実現でき、セットとして使用時間を大幅に向上することができる。
端子数を削減することにより、コストの削減（ＰＫＧ）を図ることができる。
外部部品であるインダクタを共通化することで、部品点数の削減、コストの削減（セット）が可能となる。
インピーダンスを低減することにより、電力回収効率を向上させ、セットとして使用時間を向上させることができる。
チップサイズ増大を抑制し、チップコストの削減を図ることができる。
１０・・・３次元映像表示システム、２０・・・映像表示装置、２１・・・表示デバイス、２２・・・通信部、３０・・・３Ｄメガネ本体、３４・・・通信部、３５Ｒ，３５Ｌ・・・液晶（ＬＣ）シャッタ、３６・・・シャッタ駆動装置、３７・・・バッテリ、１００，１００Ａ，１００Ｂ・・・シャッタ駆動装置、１０１・・・第１のクランプ回路、１０２・・・第２のクランプ回路、１０３・・・第１のスイッチ、１０４・・・第２のスイッチ、１０５・・・電源（電力回収容量部）、１０６・・・第３のクランプ回路、１０７・・・第３のスイッチ、Ｌ１０１・・・第１のインダクタ、Ｌ１０２・・・第２のインダクタ、Ｌ１０３・・・第３のインダクタ、ＬＣ１０１・・・第１の駆動対象容量性負荷、ＬＣ１０２・・・第２の駆動対象容量性負荷。

Claims (14)

  1. 少なくとも一つのインダクタと、
    上記インダクタと接続される第１の駆動経路と、
    上記インダクタと接続される第２の駆動経路と、
    第１の駆動対象容量性負荷を含む第１のシャッタと、
    第２の駆動対象容量性負荷を含む第２のシャッタと、
    上記第１の駆動経路を通して、上記第１の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第１のクランプ回路と、
    上記第２の駆動経路を通して、上記第２の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第２のクランプ回路と、
    上記第１のクランプ回路の上記第１の駆動経路への電位接続位置と上記インダクタとの間の上記第１の駆動経路に配置され、上記インダクタと上記第１の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第１のスイッチと、
    上記第２のクランプ回路の上記第２の駆動経路への電位接続供給位置と上記インダクタとの間の上記第２の駆動経路に配置され、上記インダクタと上記第２の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第２のスイッチと、
    上記インダクタに上記電源電位と上記基準電位の間の中間電圧を印加する機能、および当該インダクタが電力を回収するための電力回収機能を含む電力回収部と
    を有するシャッタ駆動装置。
  2. 上記第１のクランプ回路および上記第２のクランプ回路のクランプ動作、並びに上記第１のスイッチおよび上記第２のスイッチの切り替え動作を制御する制御部を有し、
    上記制御部は、
    上記電力回収部から電荷を上記第１の駆動対象容量性負荷または上記第２の駆動対象容量性負荷に供給する第１のフェーズと、
    上記第１の駆動対象容量性負荷または上記第２の駆動対象容量性負荷の電荷を、上記電力回収部に回収する第２のフェーズと、
    上記第１のフェーズと上記２のフェーズ間で上記第１のシャッタおよび第２のシャッタをオン、オフするオン・オフ期間を含み、
    上記第１のフェーズと上記第２のフェーズでは、上記第１のスイッチおよび上記第２のスイッチをオン状態に制御し、
    上記オン・オフ期間では、上記第１のスイッチおよび上記第２のスイッチをオフ状態とし、上記第１のクランプ回路または上記第２のクランプ回路による電源電位または基準電位へのクランプ動作を行うように制御する
    請求項１記載のシャッタ駆動装置。
  3. 上記制御部は、
    映像の１フィールド期間において、上記第１の駆動対象容量性負荷および上記第２の駆動対象容量性負荷に対する上記第１のフェーズにおける制御、上記オン・オフ期間における制御、並びに上記第２のフェーズ期間における制御を行う
    請求項２記載のシャッタ駆動装置。
  4. 上記制御部は、
    上記第１の駆動対象容量性負荷および上記第２の駆動対象容量性負荷に対する上記第１のフェーズにおける制御、上記オン・オフ期間における制御、並びに上記第２のフェーズ期間における制御を個別に行う
    請求項３記載のシャッタ駆動装置。
  5. 第１のインダクタと、
    第２のインダクタと、を有し、
    上記第１のインダクタは、上記第１のスイッチと上記電力回収部との間に接続され、
    上記第２のインダクタは、上記第２のスイッチと上記電力回収部との間に接続され、
    上記制御部は、
    上記第１の駆動対象容量性負荷に対して第１のフェーズの機能が発現されているときは、これと並行して上記第２の駆動対象容量性負荷に対して第２のフェーズの機能が発現されるように制御し、
    上記第２の駆動対象容量性負荷に対して第１のフェーズの機能が発現されているときは、これと並行して上記第１の駆動対象容量性負荷に対して第２のフェーズの機能が発現されるように制御する
    請求項３記載のシャッタ駆動装置。
  6. 上記制御部は、
    上記オン・オフ期間において、上記第１の駆動対象容量性負荷と上記第２の駆動対象容量性負荷の電源電位および基準電位へのクランプを相補的に行うように上記第１のクランプ回路および上記第２のクランプ回路を制御する
    請求項５記載のシャッタ駆動装置。
  7. 上記制御部は、
    上記第１の駆動対象容量性負荷を電源電位にクランプするときは、上記第２の駆動対象容量性負荷を基準電位にクランプするように上記第１のクランプ回路および上記第２のクランプ回路を制御し、
    上記第１の駆動対象容量性負荷を基準電位にクランプするときは、上記第２の駆動対象容量性負荷を電源電位にクランプするように上記第１のクランプ回路および上記第２のクランプ回路を制御する。
    請求項６記載のシャッタ駆動装置。
  8. 上記第１の駆動対象容量性負荷は、一端が上記第１の駆動経路側に接続され、
    上記第２の駆動対象容量性負荷は、一端が上記第２の駆動経路側に接続され、
    上記第１の駆動対象容量性負荷の他端および第２の駆動対象容量性負荷の他端は、１フィールドごとの基準電位と電源電位とに交互に切り替えられコモン電圧が供給される
    請求項２から７のいずれか一に記載にシャッタ駆動装置。
  9. 上記インダクタと接続される第３の駆動経路と、
    上記第３の駆動経路を通して、上記第１の駆動対象容量性負荷の他端および上記第２の駆動対象容量性負荷の他端を基準電位または電源電位にクランプ可能な第３のクランプ回路と、
    上記第３のクランプ回路の上記第３の駆動経路への電位接続位置と上記インダクタとの間の上記第３の駆動経路に配置され、上記インダクタと上記第３の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第３のスイッチと、を含む
    請求項８記載のシャッタ駆動装置。
  10. 上記制御部は、
    １フィールドごとに上記コモン電圧を切り替えるときに、上記第３のスイッチをオンにして、電荷の移動制御を行い、切り替え期間を除く期間に上記第３のクランプ回路により上記第１の駆動対象容量性負荷の他端および上記第２の駆動対象容量性負荷の他端を基準電位または電源電位にクランプするように制御する
    請求項９記載のシャッタ駆動装置。
  11. 第１のインダクタと、
    第２のインダクタと、
    第３のインダクタと、を有し、
    上記第１のインダクタは、上記第１のスイッチと上記電力回収部との間に接続され、
    上記第２のインダクタは、上記第２のスイッチと上記電力回収部との間に接続され、
    上記第３のインダクタは、上記第３のスイッチと上記電力回収部との間に接続される
    請求項９または１０記載のシャッタ駆動装置。
  12. 表示デバイスを含む映像表示装置と、
    第１のシャッタと第２のシャッタを駆動するシャッタ駆動装置を含み、上記表示デバイスを視認して３次元立体視映像を得る３次元メガネと、
    上記映像表示装置は、
    映像の同期信号を上記３次元メガネに送信可能な通信部を含み、
    上記３次元メガネは、
    上記映像表示装置の通信部から送信された同期信号を受信可能な通信部と、
    上記受信した同期信号に同期したタイミングで上記シャッタ駆動装置の駆動制御を行う制御と、を含み、
    上記シャッタ駆動装置は、
    少なくとも一つのインダクタと、
    上記インダクタと接続される第１の駆動経路と、
    上記インダクタと接続される第２の駆動経路と、
    上記第１のシャッタの第１の駆動対象容量性負荷と、
    上記第２のシャッタの第２の駆動対象容量性負荷と、
    上記第１の駆動経路を通して、上記第１の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第１のクランプ回路と、
    上記第２の駆動経路を通して、上記第２の駆動対象容量性負荷を電源電位または基準電位にクランプ可能な第２のクランプ回路と、
    上記第１のクランプ回路の上記第１の駆動経路への電圧供給位置と上記インダクタとの間の上記第１の駆動経路に配置され、上記インダクタと上記第１の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第１のスイッチと、
    上記第２のクランプ回路の上記第２の駆動経路への電圧供給位置と上記インダクタとの間の上記第２の駆動経路に配置され、上記インダクタと上記第２の駆動対象容量性負荷との接続、非接続状態を切り替え可能な第２のスイッチと、
    上記インダクタに上記電源電位と上記基準電位の間の中間電圧を印加する機能、および当該インダクタが電力を回収するための電力回収機能を含む電力回収部と、を含む
    ３次元映像表示システム。
  13. 上記制御部は、
    上記第１のクランプ回路および上記第２のクランプ回路のクランプ動作、並びに上記第１のスイッチおよび上記第２のスイッチの切り替え動作を制御する機能を有し、
    上記電力回収部から電荷を上記第１の駆動対象容量性負荷または上記第２の駆動対象容量性負荷に供給する第１のフェーズと、
    上記第１の駆動対象容量性負荷または上記第２の駆動対象容量性負荷の電荷を、上記電力回収部に回収する第２のフェーズと、
    上記第１のフェーズと上記２のフェーズ間で上記第１のシャッタおよび第２のシャッタをオン、オフするオン・オフ期間を含み、
    上記第１のフェーズと上記第２のフェーズでは、上記第１のスイッチおよび上記第２のスイッチをオン状態に制御し、
    上記オン・オフ期間では、上記第１のスイッチおよび上記スイッチをオフ状態とし、上記第１のクランプ回路または上記第２のクランプ回路による電源電位または基準電位へのクランプ動作を行うように制御する
    請求項１２記載の３次元映像表示システム。
  14. 上記制御部は、
    映像の１フィールド期間において、上記第１の駆動対象容量性負荷および上記第２の駆動対象容量性負荷に対する上記第１のフェーズにおける制御、上記オン・オフ期間における制御、並びに上記第２のフェーズ期間における制御を行う
    請求項１３記載の３次元映像表示システム。
JP2009203130A 2009-09-02 2009-09-02 シャッタ駆動装置および３次元映像表示システム。 Pending JP2011053492A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009203130A JP2011053492A (ja) 2009-09-02 2009-09-02 シャッタ駆動装置および３次元映像表示システム。
US12/805,465 US8564649B2 (en) 2009-09-02 2010-08-02 Shutter drive unit and three dimensional image display system
KR1020100078204A KR101821812B1 (ko) 2009-09-02 2010-08-13 셔터 구동 장치 및 3차원 영상 표시 시스템
CN2010102660582A CN102006490B (zh) 2009-09-02 2010-08-26 快门驱动单元和三维图像显示系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009203130A JP2011053492A (ja) 2009-09-02 2009-09-02 シャッタ駆動装置および３次元映像表示システム。

Publications (1)

Publication Number Publication Date
JP2011053492A true JP2011053492A (ja) 2011-03-17

Family

ID=43624299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009203130A Pending JP2011053492A (ja) 2009-09-02 2009-09-02 シャッタ駆動装置および３次元映像表示システム。

Country Status (4)

Country Link
US (1) US8564649B2 (ja)
JP (1) JP2011053492A (ja)
KR (1) KR101821812B1 (ja)
CN (1) CN102006490B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165392A1 (ja) * 2011-06-03 2012-12-06 株式会社ソニー・コンピュータエンタテインメント シャッター眼鏡

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237478A (ja) * 2010-05-06 2011-11-24 Sony Corp シャッタ駆動装置および３次元映像表示システム
TWI439756B (zh) * 2010-11-17 2014-06-01 Chunghwa Picture Tubes Ltd 面板導電膜配置系統及其方法
JP5598281B2 (ja) * 2010-11-19 2014-10-01 ソニー株式会社 投射型表示システム
KR20130003139A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 입체 영상 표시 방법 및 입체 영상 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821989A (en) * 1990-06-11 1998-10-13 Vrex, Inc. Stereoscopic 3-D viewing system and glasses having electrooptical shutters controlled by control signals produced using horizontal pulse detection within the vertical synchronization pulse period of computer generated video signals
US6529175B2 (en) * 2000-01-27 2003-03-04 Vrex, Inc. Stereoscopic LCD shutter glass driver system
KR100723267B1 (ko) * 2006-05-03 2007-05-30 소프트픽셀(주) 입체영상 고글용 무선통신장치 및 그 방법
CA2684513A1 (en) * 2008-11-17 2010-05-17 X6D Limited Improved performance 3d glasses

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012165392A1 (ja) * 2011-06-03 2012-12-06 株式会社ソニー・コンピュータエンタテインメント シャッター眼鏡
JP2012253633A (ja) * 2011-06-03 2012-12-20 Sony Computer Entertainment Inc シャッター眼鏡

Also Published As

Publication number Publication date
KR20110025078A (ko) 2011-03-09
CN102006490B (zh) 2013-12-18
US8564649B2 (en) 2013-10-22
KR101821812B1 (ko) 2018-01-24
CN102006490A (zh) 2011-04-06
US20110050868A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN103500550B (zh) 电压拉升电路、移位寄存器和栅极驱动模块
KR101821812B1 (ko) 셔터 구동 장치 및 3차원 영상 표시 시스템
WO2015176347A1 (zh) 一种扫描驱动电路和一种液晶显示装置
CN1523670B (zh) 半导体器件及其驱动方法
JP2004226787A (ja) 表示装置
CN102118130A (zh) 用于驱动马达桥接电路的不具有静态dc电流的自举式高侧驱动器控制
TW201440513A (zh) 經由單組接腳驅動多種協定的資料
CN103684412A (zh) 电平移位装置
TW201228234A (en) Shift register and driving method thereof
KR20180035696A (ko) 반도체 장치
CN104347028A (zh) 级和使用级的有机发光显示装置
TW201246167A (en) Latch circuit and display device using the latch circuit
TWI469116B (zh) 負載驅動裝置及其驅動方法
US20130235021A1 (en) Organic el display device and method of driving the same
CN100367337C (zh) 图像显示设备和图像显示面板
CN208889306U (zh) 一种驱动电路及二维/三维可切换显示设备
JP2010164877A (ja) 表示パネルドライバ、表示装置、及び表示パネルドライバの動作方法
JP2011237478A (ja) シャッタ駆動装置および３次元映像表示システム
KR101332039B1 (ko) 전원발생회로 및 전원발생회로가 구비된 스위칭회로
KR102065471B1 (ko) 백라이트 유닛 및 그것을 포함하는 표시 장치
CN108766348B (zh) 一种驱动电路、驱动方法及二维/三维可切换显示设备
KR102034045B1 (ko) 쉬프트 레지스터
CN100403389C (zh) 锁存器、锁存器驱动方法和平板显示装置
CN102710247B (zh) 具有减小的阈值电流的缓冲器系统
CN104952403A (zh) 驱动器、光电装置以及电子设备