CN102006490B - 快门驱动单元和三维图像显示系统 - Google Patents

快门驱动单元和三维图像显示系统 Download PDF

Info

Publication number
CN102006490B
CN102006490B CN2010102660582A CN201010266058A CN102006490B CN 102006490 B CN102006490 B CN 102006490B CN 2010102660582 A CN2010102660582 A CN 2010102660582A CN 201010266058 A CN201010266058 A CN 201010266058A CN 102006490 B CN102006490 B CN 102006490B
Authority
CN
China
Prior art keywords
driven object
capacity load
object capacity
inductor
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102660582A
Other languages
English (en)
Other versions
CN102006490A (zh
Inventor
执行信彦
铃木登志生
桥柿光一
酒井正刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102006490A publication Critical patent/CN102006490A/zh
Application granted granted Critical
Publication of CN102006490B publication Critical patent/CN102006490B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/24—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type involving temporal multiplexing, e.g. using sequentially activated left and right shutters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/25—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type using polarisation techniques
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/398—Synchronisation thereof; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2213/00—Details of stereoscopic systems
    • H04N2213/008—Aspects relating to glasses for viewing stereoscopic images

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Stereoscopic And Panoramic Photography (AREA)
  • Shutters For Cameras (AREA)

Abstract

这里公开了一种快门驱动单元，包括：至少一个电感器；第一和第二驱动路径；分别包括第一和第二驱动对象电容性负载的第一和第二快门；第一和第二箝位电路，分别适于将所述第一和第二驱动对象电容性负载通过所述第一和第二驱动路径箝位到电源电势或参考电势；第一开关，适于彼此切换电感器和第一驱动对象电容性负载之间的连接和不连接；第二开关，适于彼此切换电感器和第二驱动对象电容性负载之间的连接和不连接；以及功率收集部分，具有将电源电势和参考电势之间的中间电压施加到电感器的功能、以及通过电感器收集功率的功率收集功能。

Description

快门驱动单元和三维图像显示系统
技术领域
本发明涉及快门驱动单元和包括其的三维(3D)图像显示系统，该快门驱动单元用于通过驱动3D眼镜的快门使得表现3D立体图像。
背景技术
图1是示出3D眼镜的概念的视图。
如图1所示，在3D眼镜1中，液晶快门2和3布置在分别对应于通常眼镜的右和左透镜的部分中。
此外，通过快门驱动单元，液晶(LC)快门2和3与图像显示同步接通或关断，从而表现3D立体图像。
图2是示出通常快门驱动单元的配置的电路图。
快门驱动单元4以驱动器IC(集成电路)的形式集成。
快门驱动单元4包括驱动器5、驱动器6、驱动器5的驱动端T1和驱动器6的驱动端T2。在此情况下，驱动器5驱动液晶快门2的电容性负载2a。此外，驱动器6驱动液晶快门3的电容性负载3a。
驱动器5由p沟道MOS(PMOS)晶体管PT1和n沟道MOS(NMOS)晶体管NT1组成。
PMOS晶体管PT1的源极端连接到电源Vdd，并且其漏极端连接到驱动端T1。
NMOS晶体管NT1的源极端连接到参考电势Vss，并且其漏极端连接到驱动端T1。
PMOS晶体管PT1根据提供到PMOS晶体管PT1的栅极端的信号SWR1的反向信号/SWR1(标记“/”表示反向)接通或关断。
NMOS晶体管NT1根据提供到NMOS晶体管NT1的栅极端的信号SWR2接通或关断。
驱动器6由PMOS晶体管PT2和n沟道MOS(NMOS)晶体管NT2组成。
PMOS晶体管PT2的源极端连接到电源Vdd，并且其漏极端连接到驱动端T2。
NMOS晶体管NT2的源极端连接到参考电势Vss，并且其漏极端连接到驱动端T2。
PMOS晶体管PT2根据提供到其栅极的信号SWL1的反向信号/SWL1接通或关断。
NMOS晶体管NT2根据提供到其栅极端的信号SWL2接通或关断。
利用快门驱动单元4，驱动器5和6将处于电源Vdd电平的电压、以及处于参考电势Vss电平的电压提供到作为液晶快门2和3的驱动对象的电容性负载2a和3a，从而分别接通或关断液晶快门2和3。
发明内容
现在，在一些情况下，从可操作性等的角度，3D眼镜由电池驱动。
在3D眼镜的液晶快门驱动单元中，低功耗驱动是必要项，以便允许以小电池执行长时间连续操作。
然而，在上述快门驱动单元中，分别通过连接到电源Vdd或参考电势Vss的晶体管直接驱动液晶快门2和3。因此，功耗大，因此担心难以降低功耗，因此不能用小电池获得充分操作时间。
做出本发明以便解决上述问题，因此期望提供一种快门驱动单元和包括该快门驱动单元的3D图像显示系统，其中可以降低功耗，并且即使在通过小电池驱动的情况下，也可对3D眼镜获得充分操作时间。
为了达到上述期望，根据本发明实施例，提供了一种快门驱动单元，包括：
至少一个电感器；
连接到所述至少一个电感器的第一驱动路径；
连接到所述至少一个电感器的第二驱动路径；
包括第一驱动对象电容性负载的第一快门；
包括第二驱动对象电容性负载的第二快门；
第一箝位电路，适于将所述第一驱动对象电容性负载通过所述第一驱动路径箝位到电源电势或参考电势；
第二箝位电路，适于将所述第二驱动对象电容性负载通过所述第二驱动路径箝位到电源电势或参考电势；
第一开关，适于彼此切换所述至少一个电感器和所述第一驱动对象电容性负载之间的连接和不连接，所述第一开关布置在所述第一箝位电路中用于电势连接到所述第一驱动路径的位置和所述至少一个电感器之间的所述第一驱动路径中；
第二开关，适于彼此切换所述至少一个电感器和所述第二驱动对象电容性负载之间的连接和不连接，所述第二开关布置在所述第二箝位电路中用于电势连接到所述第二驱动路径的位置和所述至少一个电感器之间的所述第二驱动路径中；以及
功率收集部分，具有将电源电势和参考电势之间的中间电压施加到所述至少一个电感器的功能、以及通过所述至少一个电感器收集功率的功率收集功能。
根据本发明另一实施例，提供了一种三维图像显示系统，包括：
包括显示设备的图像显示装置；以及
三维眼镜，包括快门驱动单元，配置为驱动第一快门和第二快门，所述三维眼镜视觉识别所述显示设备，从而获得三维立体图像；
所述图像显示装置包括通信部分，适于将图像的同步信号传输到所述三维眼镜；
所述三维眼镜包括：
通信部分，适于接收从所述图像显示装置的所述通信部分传输至此的同步信号；以及
控制部分，配置为以与接收的同步信号同步的定时控制所述快门驱动单元的驱动；并且
所述快门驱动单元包括：
至少一个电感器；
连接到所述至少一个电感器的第一驱动路径；
连接到所述至少一个电感器的第二驱动路径；
包括第一驱动对象电容性负载的第一快门；
包括第二驱动对象电容性负载的第二快门；
第一箝位电路，适于将所述第一驱动对象电容性负载通过所述第一驱动路径箝位到电源电势或参考电势；
第二箝位电路，适于将所述第二驱动对象电容性负载通过所述第二驱动路径箝位到电源电势或参考电势；
第一开关，适于彼此切换所述至少一个电感器和所述第一驱动对象电容性负载之间的连接和不连接，所述第一开关布置在所述第一箝位电路中用于电势连接到所述第一驱动路径的位置和所述至少一个电感器之间的所述第一驱动路径中；
第二开关，适于彼此切换所述至少一个电感器和所述第二驱动对象电容性负载之间的连接和不连接，所述第二开关布置在所述第二箝位电路中用于电势连接到所述第二驱动路径的位置和所述至少一个电感器之间的所述第二驱动路径中；以及
功率收集部分，具有将电源电势和参考电势之间的中间电压施加到所述至少一个电感器的功能、以及通过所述至少一个电感器收集功率的功率收集功能。
如上所述，根据本发明实施例，可以降低功耗，因此可以通过小电池驱动，可以对于3D眼镜获得充分操作时间。
附图说明
图1是示出3D眼镜的概念的视图；
图2是示出通常快门驱动单元的配置的电路图；
图3是示出根据本发明第一实施例的3D图像显示系统的外观的概要的视图；
图4是示出根据本发明第一实施例的3D图像显示系统的配置的框图；
图5是示出根据本发明第二实施例的快门驱动单元的配置的电路图；
图6是说明根据本发明第二实施例的快门驱动单元的操作的时序图；
图7是部分以块示出根据本发明第二实施例的快门驱动单元的第一阶段中的第一快门的操作的概要的电路图；
图8是示出根据本发明第三实施例的快门驱动单元的配置的电路图；
图9是说明根据本发明第三实施例的快门驱动单元的操作的时序图；
图10是示出根据本发明第四实施例的快门驱动单元的配置的电路图；及
图11是说明当假设公共电势的反向驱动时、根据本发明第四实施例的快门驱动单元的操作的时序图。
具体实施方式
以下，将参照附图详细描述本发明的优选实施例。
注意，将按照以下顺序给出描述。
1.第一实施例(3D图像显示系统)
2.第二实施例(快门驱动单元的第一配置)
3.第三实施例(快门驱动单元的第二配置)
4.第四实施例(快门驱动单元的第三配置)
1.第一实施例
图3示出根据本发明第一实施例的三维图像显示系统的外观的概要的视图。
图4是示出根据本发明第一实施例的三维图像显示系统的配置的框图。
该三维(3D)图像显示系统10由图像显示装置20和3D眼镜主体30组成。
图像显示装置20包括显示设备21和通信部分22。
显示设备21例如由液晶电视(TV)装置等组成，并且其上显示被立体观看的图像以便跟随3D眼镜主体30的驱动。
通信部分22具有传输用于图像显示的同步信号等、并且从3D眼镜主体30接收信息使得3D眼镜主体30可与显示设备21的显示操作同步执行快门驱动的功能。
在从通信部分22传输到3D眼镜主体30的用于图像显示的同步信号中，例如包含垂直同步信号VSYNC。
通信部分22以无线方式执行与3D眼镜主体30的通信。例如，红外(IR)通信用在该无线通信中。
类似于通常眼镜的情况，3D眼镜主体30具有镜框31R和31L、在镜框31R和31L之间形成的鼻梁架32、以及镜腿33R和33L。
此外，3D眼镜主体30包括通信部分34、液晶(LC)快门35R和35L、快门驱动单元(驱动器IC)36和小电池37。
LC快门35R形成第一快门，并且LC快门35L形成第二快门。
LC快门35R固定到镜框31R，并且LC快门35L固定到镜框31L。
通信部分34、快门驱动单元36和小电池37布置在鼻梁架32的内表面侧(面部侧)。
通信部分34具有接收用于图像显示的垂直同步信号VSYNC等的功能。在此情况下，图像显示装置20的通信部分22将用于图像显示的垂直同步信号VSYNC等传输到3D眼镜主体30。此外，3D眼镜主体30根据垂直同步信号VSYNC等，与显示设备21的显示操作同步地执行快门驱动操作。
通信部分34将由此接收的垂直同步信号VSYNC提供到快门驱动单元36。
快门驱动单元36与通过通信部分34接收的垂直同步信号VSYNC同步地，控制LC快门35R和35L的驱动定时，并且根据驱动定时驱动LC快门35R和35L。
快门驱动单元36由以IC形式配置的定时控制电路361和驱动器362组成。在此情况下，定时控制电路361控制LC快门35R和35L的驱动定时。此外，驱动器362根据由定时控制电路361进行的控制，驱动LC快门35R和35L。
快门驱动单元36的驱动器IC具有将处于电源电势Vdd电平的电势和处于参考电势Vss电平(例如，GND电平)的电势施加到LC快门35R和35L的每个、从而分别控制LC快门35R和35L的每个的通/断的功能。
快门驱动单元36交替打开和关闭右左LC快门35R和35L，以便对应于以上述方式的图像显示，从而获得立体图像。
在快门驱动单元36中，用于箝位到用于功率收集的电源(功率收集电容)、电源电势Vdd和参考电势Vss(例如，GND电势)的箝位电路用于输出以驱动LC快门35R和35L的驱动对象电容性负载。
此外，为降低功耗的目的，快门驱动单元36具有使用至少一个电感器L、基于与驱动对象电容性负载的LC谐振的功率收集功能。
在第二到第四实施例的任何的快门驱动单元36中，基于功率收集功能实现功耗的大幅降低。此外，在快门驱动单元36中，降低端子数，并且降低功率收集路径的阻抗，从而实现功率收集效率的提高。
以下，将分别描述快门驱动单元36的三个具体配置，作为本发明的第二实施例、第三实施例和第四实施例。
注意，在下面的描述中，快门驱动单元36参照参考标号100指定。
2.第二实施例
图5是示出根据本发明第二实施例的快门驱动单元的配置的电路图。
图5所示的快门驱动单元100具有第一电感器L101、第二电感器L102、连接到第一电感器L101的一端的第一驱动路径P101、以及连接到第二电感器L102的一端的第二驱动路径P102。
快门驱动单元100具有包括在作为第一快门的LC快门35R中的第一驱动对象电容性负载LC101、以及包括在作为第二快门的LC快门35L中的第二驱动对象电容性负载LC102。
快门驱动单元100具有第一箝位电路101、第二箝位电路102、第一开关103和第二开关104。
快门驱动单元100具有作为功率收集电容部分的电源105，其中第一电感器L101和第二电感器L102的另一端侧彼此共同连接。
由于在本发明第二实施例中需要高效收集功率，因此对用于连接的每个驱动对象电容性负载连接电感器，并且从各个驱动对象电容性负载收集功率。
连接节点ND101、连接节点ND102和连接节点ND103以从连接端侧到第一驱动对象电容性负载LC101的顺序在第一驱动路径P101中形成。
连接节点ND104、连接节点ND105和连接节点ND106以从连接端侧到第二驱动对象电容性负载LC102的顺序在第二驱动路径P102中形成。
在快门驱动单元100中，第一驱动路径P101的一部分、第二驱动路径P102的一部分、第一箝位电路101、第二箝位电路102、第一开关103和第二开关104以IC的形式配置，并且形成为驱动器IC110。
驱动器IC 110具有连接端T111、T112、T113和T114。
包括连接节点ND101和ND102的第一驱动路径P101的一端、和LC快门35R的第一驱动对象电容性负载LC101的一端连接到连接端T111。第一驱动对象电容性负载LC101的另一端连接到公共电压Vcom的供应线。
包括连接节点ND104和ND105的第二驱动路径P102的一端、以及LC快门35L的第二驱动对象电容性负载LC102的一端连接到连接端T112。第二驱动对象电容性负载LC102的另一端连接到公共电压Vcom的供应线。
包括连接节点ND103的第一驱动路径P101的另一端、以及电感器L101的一端侧的每个连接到连接端T113。
包括连接节点ND106的第二驱动路径P102的另一端、以及电感器L102的一端侧的每个连接到连接端T114。
注意，在本发明第二实施例中，公共电压VCOM是固定的，并且例如设置为参考电势(例如，设置为GND电平)。
注意，公共电压VCOM的反向驱动也是可能的。
第一箝位电路101连接到连接节点ND101，并且以这样的方式控制，使得第一驱动对象电容性负载LC101可通过第一驱动路径P101箝位到电源电势Vdd或参考电势Vss。
第一箝位电路101由每个用作开关的PMOS晶体管PT101和NMOS晶体管NT101组成。
PMOS晶体管PT101的源极端连接到电源Vdd，并且其漏极端连接到第一驱动路径P101的连接节点ND101。
NMOS晶体管NT101的源极端连接到参考电势Vss，并且其漏极端连接到第一驱动路径P101的连接节点ND101。
PMOS晶体管PT101根据提供到其栅极端的信号SR1的反向信号/SR1(标记“/”表示反向)接通或关断。
NMOS晶体管NT101根据提供到其栅极端的信号SR2接通或关断。
第二箝位电路102连接到连接节点ND104，并且以这样的方式控制，使得第二驱动对象电容性负载LC102可通过第二驱动路径P102箝位到电源电势Vdd或参考电势Vss。
第二箝位电路102由每个用作开关的PMOS晶体管PT102和NMOS晶体管NT102组成。
PMOS晶体管PT102的源极端连接到电源Vdd，并且其漏极端连接到第二驱动路径P102的连接节点ND104。
NMOS晶体管NT102的源极端连接到参考电势Vss，并且其漏极端连接到第二驱动路径P102的连接节点ND104。
PMOS晶体管PT102根据提供到其栅极的信号SL1的反向信号/SL1(标记“/”表示反向)接通或关断。
NMOS晶体管NT102根据提供到其栅极的信号SL2接通或关断。
第一开关103布置为在第一箝位电路101中用于电势连接到第一驱动路径P101的位置和电感器L101的一端之间延伸的第一驱动路径P101中。
也就是说，第一开关103连接在第一驱动路径P101的节点ND102和节点ND103之间。因此，第一开关103的通/断以这样的方式控制，使得可彼此切换第一电感器L101和第一驱动对象电容性负载LC101之间的连接和不连接。
第一开关103以传输栅极的形式配置，其中PMOS晶体管PT103的漏极端和NMOS晶体管NT103的源极端彼此连接，并且PMOS晶体管PT103的源极端和NMOS晶体管NT103的漏极端彼此连接。
也就是说，PMOS晶体管PT103的漏极端和NMOS晶体管NT103的源极端都连接到连接节点ND102，并且PMOS晶体管PT103的源极端和NMOS晶体管NT103的漏极端都连接到连接节点ND103。
此外，PMOS晶体管PT103的栅极端连接到信号SR3的反向信号/SR3的供应线，并且NMOS晶体管NT103的栅极端连接到信号SR3的供应线。
第二开关104布置为在第二箝位电路102中用于电势连接到第二驱动路径P102的位置和电感器L102的一端之间延伸的第二驱动路径P102中。
也就是说，第二开关104连接在第二驱动路径P102的节点ND105和节点ND106之间。因此，第二开关104的通/断以这样的方式控制，使得可彼此切换电感器L102和第二驱动对象电容性负载LC102之间的连接和不连接。
第二开关104以传输栅极的形式配置，其中PMOS晶体管PT104的漏极端和NMOS晶体管NT104的源极端彼此连接，并且PMOS晶体管PT104的源极端和NMOS晶体管NT104的漏极端彼此连接。
也就是说，PMOS晶体管PT104的漏极端和NMOS晶体管NT104的源极端都连接到连接节点ND105，并且PMOS晶体管PT104的源极端和NMOS晶体管NT104的漏极端都连接到连接节点ND106。
此外，PMOS晶体管PT104的栅极端连接到信号SL3的反向信号/SL3的供应线，并且NMOS晶体管NT104的栅极端连接到信号SL3的供应线。
第一电感器L101和第二电感器L102的另一端侧通过连接节点CND，都连接到作为功率收集电容部分的电源105。因此，电源105包括将电源电势Vdd和参考电势Vss之间的中间电压施加到连接节点CND的功能以及收集功率的功率收集功能。
对于电源105，考虑到功率收集效率，施加到连接节点CND的中间电压V1例如设为电源电势Vdd和参考电势Vss之间的一半的值(Vdd+Vss)/2。
然而，中间电压V1可设为电源电势Vdd和参考电势Vss之间的任何值，除了电源电势Vdd和参考电势Vss两者。尽管在此情况下的功率收集效率不如半值情况下的功率收集效率，但是可实现功率收集，并可实现功耗的降低。
在具有这种配置的快门驱动单元100的情况下，定时控制电路361执行中间电压V1的施加、以及信号/SR1、SR2、/SR3、SR3、/SL1、SL2、/SL3和SL3的电平控制。
定时控制电路361以这样的方式执行控制，使得以互补方式执行用于将第一LC快门35R的第一驱动对象电容性负载LC101和第二LC快门35L的第二驱动对象电容性负载LC102箝位到电源电势Vdd和参考电势Vss的对应的一个的操作。
也就是说，当第一驱动对象电容性负载LC101箝位到电源电势Vdd时，定时控制电路361以这样的方式执行控制，使得第二驱动对象电容性负载LC102箝位到参考电势Vss。
另一方面，当第一驱动对象电容性负载LC101箝位到参考电势Vss时，定时控制电路361以这样的方式执行控制使得第二驱动对象电容性负载LC102箝位到电源电势Vdd。
注意，定时控制电路361执行控制，以便获得Vdd箝位、Vss箝位和高阻抗(Hi-Z)的状态下的三个值。
定时控制电路361以这样的方式控制第一箝位电路101和第二箝位电路102，使得对于与垂直同步信号VSYNC同步的一场时间段，以逐个为基础交替执行互补箝位操作。
定时控制电路361执行控制以便包括第一阶段PH1，其中电荷从电源(功率收集电容部分)105提供到第一驱动对象电容性负载LC101或第二驱动对象电容性负载LC102。
定时控制电路361执行控制，以便包括第二阶段PH2，其中第一驱动对象电容性负载LC101或第二驱动对象电容性负载LC102中的电荷收集到电源(功率收集电容部分)105。
定时控制电路361以这样的方式控制信号/SR3、SR3、/SL3和SL3的电平，使得第一开关103和第二开关104在第一阶段PH1和第二阶段PH2的每个中接通。
具体地，定时控制电路361以这样的方式控制信号/SR3、SR3、/SL3和SL3的电平，使得信号SR3和SL3的每个在第一阶段PH1和第二阶段PH2的每个中变为高电平(Vdd电平)。
在本发明第二实施例中，第一箝位电路101和第二箝位电路102以如上所述的方式被控制，以逐个为基础交替执行互补箝位操作。
因此，在本发明第二实施例中，对于第一驱动对象电容性负载LC101和第二驱动对象电容性负载LC102的第一阶段PH1和第二阶段PH2的功能彼此重叠。
更具体地，当对于第一驱动对象电容性负载LC101表现第一阶段PH1的功能时，与此并行地对于第二驱动对象电容性负载LC102表现第二阶段PH2的功能。
另一方面，当对于第二驱动对象电容性负载LC102表现第一阶段PH1的功能时，与此并行地对于第一驱动对象电容性负载LC101表现第二阶段PH2的功能。
定时控制电路361以这样的方式控制信号/SR3、SR3、/SL3和SL3的电平，使得对于第一阶段PH1和第二阶段PH2之间的快门通/断时间段，第一开关103和第二开关104的每个保持在关状态。
具体地，定时控制电路361以这样的方式控制信号/SR3、SR3、/SL3和SL3的电平，使得对于第一阶段PH1和第二阶段PH2之间的快门通/断时间段，信号SR3和SL3的每个变为低电平(Vss电平)。
定时控制电路361以这样的方式控制第一箝位电路101或第二箝位电路102，使得在进入第一阶段PH1之前箝位到参考电势Vss、并且对于时间段TOF保持在通状态的驱动对象电容性负载箝位到电源电势Vdd。
定时控制电路361以这样的方式控制第一箝位电路101或第二箝位电路102，使得在进入第一阶段PH1之前箝位到电源电势Vdd、并且对于时间段TOF保持在断状态的驱动对象电容性负载箝位到参考电势Vss。
当对于时间段TOF第一驱动对象电容性负载LC101箝位到电源电势Vdd时，定时控制电路361以这样的方式执行控制，使得信号SR1变为高电平(信号/SR1变为低电平)，并且信号SR2变为低电平。
此时，为了将第二驱动对象电容性负载LC102箝位到参考电势Vss的目的，定时控制电路361以这样的方式执行控制，使得信号SL1变为低电平(信号/SL1变为高电平)，并且信号SL2变为高电平。
当对于时间段TOF第二驱动对象电容性负载LC102箝位到电源电势Vdd时，定时控制电路361以这样的方式执行控制，使得信号SL1变为高电平(信号/SL1变为低电平)，并且信号SL2变为低电平。
此时，为了将第一驱动对象电容性负载LC101箝位到参考电势Vss的目的，定时控制电路361以这样的方式执行控制，使得信号SR1变为低电平(信号/SR1变为高电平)，并且信号SR2变为高电平。
根据由定时控制电路361进行的上述控制，范围从第一阶段PH1中从参考电势Vss超过中间电压V1的时间点到第二阶段PH2中变为低于中间电压V1的时间点的时间段变为LC快门35R或35L的通时间段。
图6是说明根据本发明第二实施例的快门驱动单元的操作的时序图。
图7是部分以电路示出在第一阶段PH1中对于作为第一快门的LC快门35R执行的、根据本发明第二实施例的快门驱动单元的操作的概要的电路图。
图6示出根据由上述定时控制电路361进行的控制设置的驱动定时。
也就是说，图6示出根据其控制第一箝位电路101、第二箝位电路102、第一开关103和第二开关104的信号SR1到SR3以及SL1到SL3的电平的控制的定时。
此外，图6示出LC快门35R的第一驱动对象电容性负载LC101和LC快门35L的第二驱动对象电容性负载LC102的操作电压。
此外，图6示出电源(功率收集电容部分)105和第一驱动对象电容性负载LC101之间的操作电流、来自电源Vdd的电流、以及来自用于施加中间电压V1到连接节点CND的电源(功率收集电容部分)105的电流。
首先，将关于在第一阶段PH1的间隔期间的LC快门35R的第一驱动对象电容性负载LC101的操作的概要给出描述。
中间电压V1从电源105施加到第一电感器L101和第二电感器L102的每个。
此外，从作为参考电势Vss的GND电势施加到第一LC快门35R的第一驱动对象电容性负载LC101的状态起，信号SR3切换到高电平。
结果，第一开关103接通，电荷通过第一电感器L101和第一驱动路径P101从电源(功率收集电容部分)105移动到第一驱动对象电容性负载LC101，并且第一驱动对象电容性负载LC101处的电势上升。
此时，由于由第一电感器L101的电感L以及第一驱动对象电容性负载LC101的电容C进行的LC谐振操作，第一驱动对象电容性负载LC101处的电势超过中间电压V1以上升到接近电源电势Vdd。
其原因是因为由于在上述电压转换中导致流动的电流，在第一电感器L101中生成电动势。
在第一驱动对象电容性负载LC101处的电势上升到接近电源电势Vdd之后，信号SR3切换到低电平。结果，第一开关103关断。
此外，信号SR1和信号SR2分别切换到高电平和低电平。
注意，信号SR2需要在信号SR3切换到高电平之前切换到低电平。
结果，第一箝位电路101的PMOS晶体管PT101、第一箝位电路101的NMOS晶体管NT101关断，并且第一驱动对象电容性负载LC101处的电势箝位到电源电势Vdd。
注意，NMOS晶体管NT101需要在信号SR3切换到高电平之前关断。
当第一驱动对象电容性负载LC101箝位到电源电势Vdd时，使得来自电源Vdd的电流流入第一驱动对象电容性负载LC101，并且还使得该电流通过第一电感器L101和第一开关103，从电源(功率收集电容部分)105流入第一驱动对象电容性负载LC101。
为此，如图7所示，除了第一开关103的导通电阻外，由于基底、封装(PKG)、芯片内布线等中寄生的寄生电阻，导致功率损耗。
功率损耗可通过降低寄生电阻而降低，因此可进一步降低功耗。
在第二阶段PH2的间隔期间的操作基本与在第一阶段PH1的间隔期间的操作相反。
在第二阶段PH2的间隔期间，从电源电势Vdd施加到第一LC开关35R的第一驱动对象电容性负载LC101的状态起，信号SR3切换到高电平。
结果，第一开关103接通，电荷从第一驱动对象电容性负载LC101移动到电源(功率收集电容部分)105，并且第一驱动对象电容性负载LC101处的电势下降。
同样在此情况下，类似地，由于LC谐振操作，第一驱动对象电容性负载LC101处的电势超过中间电压V1以下降到接近GND电平。
在第一驱动对象电容性负载LC101处的电势下降到接近GND电平之后，信号SR3切换到低电平。结果，第一开关103关断。
此外，信号SR1和信号SR2分别切换到低电平和高电平。
注意，信号SR1需要在信号SR3切换到高电平之前切换到低电平。
结果，第一箝位电路101的PMOS晶体管PT101关断，第一箝位电路101的NMOS晶体管NT101接通，并且第一驱动对象电容性负载LC101处的电势箝位到作为参考电势Vss的GND电势。
注意，PMOS晶体管PT101需要在信号SR3切换到高电平之前关断。
另一方面，第一阶段PH1的间隔期间的第二LC快门35L的第二驱动对象电容性负载LC102的操作变为与第二阶段PH2的间隔期间的第一LC快门35R的第一驱动对象电容性负载LC101的操作相同。
中间电压V1从电源105施加到第一电感器L101和第二电感器L102的每个。
此外，从电源电势Vdd施加到第二LC快门35L的第二驱动对象电容性负载LC102的状态起，信号SL3切换到高电平。
结果，第二开关104接通，电荷从第二驱动对象电容性负载LC102移动到电源(功率收集电容部分)105，并且第二驱动对象电容性负载LC102处的电势下降。
同样在此情况下，类似地，由于LC谐振操作，第二驱动对象电容性负载LC102处的电势超过中间电压V1以下降到接近GND电平。
在第二驱动对象电容性负载LC102处的电势下降到接近GND电平之后，信号SL3切换到低电平。结果，第二开关104关断。
此外，信号SL1和信号SL2分别切换到低电平和高电平。
注意，信号SL1需要在信号SL3切换到高电平之前切换到低电平。
结果，第二箝位电路102的PMOS晶体管PT102关断，第二箝位电路102的NMOS晶体管NT102接通，并且第二驱动对象电容性负载LC102处的电势箝位到作为参考电势Vss的GND电势。
注意，PMOS晶体管PT102需要在信号SL3切换到高电平之前关断。
另一方面，第二阶段PH2的间隔期间的第二LC快门35L的第二驱动对象电容性负载LC102的操作与第一阶段PH1的间隔期间的第一LC快门35R的第一驱动对象电容性负载LC101的操作相同。
也就是说，从作为参考电势Vss的GND电势施加到第二LC快门35L的第二驱动对象电容性负载LC102的状态起，信号SL3切换到高电平。
结果，第二开关104接通，电荷通过第二电感器L102和第二驱动路径P102，从电源(功率收集电容部分)105移动到第二驱动对象电容性负载LC102，并且第二驱动对象电容性负载LC102处的电势上升。
此时，由于由第二电感器L102的电感L以及第二驱动对象电容性负载LC102的电容C进行的LC谐振操作，第二驱动对象电容性负载LC102处的电势超过中间电压V1以上升到接近电源电势Vdd。
其原因是因为由于在上述电压转换中导致流动的电流，在第二电感器L102中生成电动势。
在第二驱动对象电容性负载LC102处的电势上升到接近电源电势Vdd之后，信号SL3切换到低电平。结果，第二开关104关断。
此外，信号SL1和信号SL2分别切换到高电平和低电平。
注意，信号SL2需要在信号SL3切换到高电平之前切换到低电平。
结果，第二箝位电路102的PMOS晶体管PT102接通，第二箝位电路102的NMOS晶体管NT102关断，并且第二驱动对象电容性负载LC102处的电势箝位到电源电势Vdd。
注意，NMOS晶体管NT102需要在信号SL3切换到高电平之前关断。
当第二驱动对象电容性负载LC102箝位到电源电势Vdd时，使得来自电源Vdd的电流流入第二驱动对象电容性负载LC102，并且还使得电流从电源(功率收集电容部分)105通过第二电感器L102和第二开关104流入第二驱动对象电容性负载LC102。
为此，除了第二开关104的通电阻外，还由于基底、封装(PKG)、芯片内布线等中的寄生电阻，导致功率损耗。
功率损耗可通过降低寄生电阻而降低，因此可进一步降低功耗。
接下来，操作进行到第二阶段PH2的间隔期间的操作。
在第二阶段PH2的间隔期间，从电源电势Vdd施加到第二LC快门35L的第二驱动对象电容性负载LC102的状态起，信号SL3切换到高电平。
结果，第二开关104接通，电荷从第二驱动对象电容性负载LC102移动到电源(功率收集电容部分)105，并且第二驱动对象电容性负载LC102处的电势下降。
同样在此情况下，类似地，由于LC谐振操作，第二驱动对象电容性负载LC102处的电势超过中间电压V1以下降到接近GND电平。
在第二驱动对象电容性负载LC102处的电势下降到接近GND电平之后，信号SL3切换到低电平。结果第二开关104关断。
此外，信号SL1和信号SL2分别切换到低电平和高电平。
结果，箝位电路102的PMOS晶体管PT102关断，箝位电路102的NMOS晶体管NT102接通，并且第二驱动对象电容性负载LC102处的电势箝位到作为参考电势Vss的GND电势。
对于第一阶段PH1的时间段的第一驱动对象电容性负载LC101的操作与第二阶段PH2的间隔期间的第二LC快门35L的第二驱动对象电容性负载LC102的操作并行执行。
本发明第二实施例采用这样的形式，使得电感器的每个直接连接到用于收集功率的电源(功率收集电容部分)105。
由于第一和第二电感器L101和L102、以及电源(功率收集电容部分)105在驱动器IC 110的外侧(基底上)彼此连接，因此可能降低任何额外路径。
箝位电路的开关元件以及开关103和104的切换定时、和电压到电容性负载的施加绝不限于上述情况。
然而，这里省略了整流二极管。
为此，通过其驱动对象电容性负载连接到电源(功率收集电容部分)的第一和第二开关103和104、以及用于箝位到最终电势(电源和GND)的第一和第二箝位电路101和102的开关元件不同时接通。
3.第三实施例
图8是示出根据本发明第三实施例的快门驱动单元的配置的电路图。
图9是说明根据本发明第三实施例的快门驱动单元的操作的时序图。
根据本发明第三实施例的快门驱动单元100A与根据本发明第二实施例的快门驱动单元100的不同在于，在驱动对象电容性负载之间共享电感器。
参照图8，第一驱动路径P101和第二驱动路径P102的每个连接到电感器L101的一端侧。
此外，在第三实施例的快门驱动单元100A中，每个用作ESD(静电放电)保护元件的二极管分别连接在第一驱动路径P101和第二驱动路径P102的每个以及电源电势Vdd之间，并且在第一驱动路径P101和第二驱动路径P102的每个以及参考电势Vss之间。
二极管D101和D102的每个连接到第一驱动路径P101。
二极管D101的阳极端连接到第一驱动路径P101，并且其阴极端连接到电源电势Vdd。
二极管D102的阴极端连接到第一驱动路径P101，并且其阳极端连接到参考电势Vss。
二极管D103和D104的每个连接到第二驱动路径P102。
二极管D103的阳极端连接到第二驱动路径P102，并且其阴极连接到电源电势Vdd。
二极管D104的阴极端连接到第二驱动路径P102，并且其阳极端连接到参考电势Vss。
尽管在第三实施例的快门驱动单元100A中在第一和第二驱动对象电容性负载LC101和LC102之间共享电感器L101，但是当共享电感器L101时，可能给出下面几点作为问题。
认识到，因为在同时驱动两个负载的定时存在的操作中在电容性负载之间执行电荷共享操作，所以收集功率的效率降低。
当尽管担心功率收集效率降低时，如果功率收集效率的降低落入可允许范围内，则可按原样使用功率收集效率。另一方面，当需要改进功率收集效率时，如图9所示，两个电容性负载的驱动定时彼此偏移，从而使得可能有效地执行功率收集。
定时控制电路361以这样的方式执行控制，使得用于将第一LC快门35R的第一驱动对象电容性负载LC101和第二LC快门35L的第二驱动对象电容性负载LC102箝位到电源电势Vdd和参考电势Vss的对应一个的操作不以互补方式执行，而是单独执行。
此外，当如图9所示用于第一LC快门35R的第一驱动对象电容性负载LC101和用于第二LC快门35L的第二驱动对象电容性负载LC102彼此偏移时，可在驱动对象电容性负载之间共享电感器。
在本发明第三实施例中，对于与垂直同步信号VSYNC同步的一场时间段，定时控制电路361单独控制第一箝位电路101和第二箝位电路102。
定时控制电路361执行控制以便包括第一阶段PH1-1，其中电荷从电源(功率收集电容部分)105提供到第一驱动对象电容性负载LC101。
定时控制电路361执行控制以便包括第二阶段PH2-1，其中第一驱动对象电容性负载LC101中的电荷收集到电源(功率收集电容部分)105。
定时控制电路361执行控制以便包括第一阶段PH1-2，其中电荷从电源(功率收集电容部分)105提供到第二驱动对象电容性负载LC102。
定时控制电路361执行控制以便包括第二阶段PH2-2，其中第二驱动对象电容性负载LC102中的电荷收集到电源(功率收集电容部分)105。
由于其他基本操作与第二实施例的情况下的操作相同，因此为了简化起见，这里省略其详细描述。
4.第四实施例
图10是示出根据本发明第四实施例的快门驱动单元的配置的电路图。
图11是说明当假设公共电势的反向驱动时的根据本发明第四实施例的快门驱动单元的操作的时序图。
根据本发明第四实施例的快门驱动单元100B与根据第二实施例的快门驱动单元100的不同在于以下各点。
也就是说，根据本发明第四实施例的快门驱动单元100B对于公共电压VCOM的每一场时间段采用反向驱动，其被执行以降低用液晶驱动的功耗。
此外，在根据本发明第四实施例的快门驱动单元100B的情况下，即使在公共电压的反向驱动中，与第二实施例中的功率收集配置相同的功率收集配置的使用也使得可以极大降低功耗。
响应于此，除了第二实施例的快门驱动单元100的配置外，增加以下配置到第四实施例的快门驱动单元100B。
也就是说，第三电感器L103、第三驱动路径P103、第三箝位电路106以及第三开关107新增加到快门驱动单元100B。
在第三驱动路径P103中，在第一驱动对象电容性负载LC101的另一端和第二驱动对象电容性负载LC102的另一端之间，从连接端侧起按顺序形成连接节点ND107、ND108和ND109。
在快门驱动单元100B中，除了图5所示的快门驱动单元100的配置外，第三驱动路径P103的一部分、第三箝位电路106和第三开关107以IC的形式配置，并形成为驱动器IC 110B。
驱动器IC 110B除了连接端T111、T112、T113和T114外，具有连接端T115和T116。
连接端T115用作每场反转极性的公共电压VCOM的供应端，并连接到第一驱动对象电容性负载LC101的另一端和第二驱动对象电容性负载LC102的另一端的每个。
包括连接节点ND109的第三驱动路径P103的一端侧、和第三电感器L103的一端侧的每个连接到连接端T116。
注意，在本发明第四实施例中，参考电势Vss(例如，GND电平)和电源电势Vdd在每一场交替设为公共电压VCOM。
第三箝位电路106连接到连接节点ND107。因此，第三箝位电路106以这样的方式控制，使得第一驱动对象电容性负载LC101和第二驱动对象电容性负载LC102的另一端可箝位到电源电势Vdd电平或参考电势Vss电平。
第三箝位电路106由每个用作开关的PMOS晶体管PT105和NMOS晶体管NT105组成。
PMOS晶体管PT105的源极端连接到电源Vdd，并且其漏极端连接到第三驱动路径P103的连接节点ND107。
NMOS晶体管NT105的源极端连接到参考电势Vss，并且其漏极端连接到第三驱动路径P103的连接节点ND107。
PMOS晶体管PT105根据提供到其栅极端的信号SC1的反向信号/SC1(标记“/”表示反向)接通或关断。
NMOS晶体管NT105根据提供到其栅极端的信号SC2接通或关断。
第三开关107布置为在第三箝位电路106中用于电势连接到第三驱动路径P103的位置和第三电感器L103的一端之间延伸的第三驱动路径P103中。
也就是说，第三开关107连接在第三驱动路径P103的节点ND108和节点ND109之间。
以这样的方式控制第三开关107的通/断，使得第三电感器L103以及第一和第二驱动对象电容性负载LC101和LC102的另一端的每个之间的连接和不连接可彼此切换。
第三开关107以传输栅极的形式配置，其中PMOS晶体管PT106的漏极端和NMOS晶体管NT106的源极端彼此连接，并且PMOS晶体管PT106的源极端和NMOS晶体管NT106的漏极端彼此连接。
也就是说，PMOS晶体管PT106的漏极端和NMOS晶体管NT106的源极端连接到连接节点ND108，并且PMOS晶体管PT106的源极端和NMOS晶体管NT106的漏极端的每个连接到连接节点ND109。
此外，PMOS晶体管PT106的栅极端连接到信号SC3的反向信号/SC3的供应线，并且NMOS晶体管NT106的栅极端连接到信号SC3的供应线。
此外，在第四实施例的快门驱动单元100B中，类似于第三实施例的快门驱动单元100A的情况，在第一驱动路径P101和电源电势Vdd和参考电势Vss的每个之间、第二驱动路径P102和电源电势Vdd和参考电势Vss的每个之间、以及第三驱动路径P103和电源电势Vdd和参考电势Vss的每个之间分别连接二极管。
二极管D101和D102的每个连接到第一驱动路径P101。
二极管D101的阳极端连接到第一驱动路径P101，并且其阴极端连接到电源电势Vdd。
二极管D102的阴极端连接到第一驱动路径P101，并且其阳极端连接到参考电势Vss。
二极管D103和D104的每个连接到第二驱动路径P102。
二极管D103的阳极端连接到第二驱动路径P102，并且其阴极端连接到电源电势Vdd。
二极管D104的阴极端连接到第二驱动路径P102，并且其阳极端连接到参考电势Vss。
二极管D105和D106的每个连接到第三驱动路径P103。
二极管D105的阳极端连接到第三驱动路径P103，并且二极管D105的阴极端连接到电源电势Vdd。
二极管D106的阴极端连接到第三驱动路径P103，并且二极管D106的阳极端连接到参考电势Vss。
由于在此情况下的基本操作与第二实施例的情况下的操作也相同，除了对公共电压VCOM的每一场时间段执行反向驱动，其被执行来降低液晶驱动的情况下的功耗，因此为了简化起见，这里省略其详细描述。
然而，当切换公共电压VCOM时，在第三阶段PH3方面接通第三开关107，因此执行通过第三驱动路径P103的电荷的运动的控制(电荷的注入或收集的控制)。
此外，对于除切换时间段外的时间段，以这样的方式执行控制，使得第三箝位电路106将第一驱动对象电容性负载LC101的另一端和第二驱动对象电容性负载LC102的另一端的每个箝位到参考电势或电源电势。
如上所述，根据上述实施例，获得以下效果。
将功率收集功能增加到用于驱动3D眼镜的液晶的驱动器使得实现功耗的降低，因此在机器方面极大增加的操作时间。
端子数量的降低导致可实现成本的降低(PKG)。
共享作为外部组件的电感器，从而组件或部件的数量的降低、以及成本的降低(设置)变为可能。
阻抗的降低导致可以提高功率收集效率，因此在机器方面可以增加操作时间。
可以抑制芯片尺寸的增加，因此可以降低芯片成本。
本申请包含涉及于2009年9月2日向日本专利局提交的日本优先权专利申请JP 2009-203130中公开的主题，在此通过引用并入其全部内容。
本领域技术人员应当理解，依赖于设计需求和其他因素可以出现各种修改、组合、子组合和更改，只要它们在权利要求或其等效物的范围内。

Claims (10)

1.一种快门驱动单元，包括：
至少一个电感器；
连接到所述至少一个电感器的第一驱动路径；
连接到所述至少一个电感器的第二驱动路径；
包括第一驱动对象电容性负载的第一快门；
包括第二驱动对象电容性负载的第二快门；
第一箝位电路，适于将所述第一驱动对象电容性负载通过所述第一驱动路径箝位到电源电势或参考电势；
第二箝位电路，适于将所述第二驱动对象电容性负载通过所述第二驱动路径箝位到电源电势或参考电势；
第一开关，适于彼此切换所述至少一个电感器和所述第一驱动对象电容性负载之间的连接和不连接，所述第一开关布置在所述第一箝位电路中用于电势连接到所述第一驱动路径的位置和所述至少一个电感器之间的所述第一驱动路径中；
第二开关，适于彼此切换所述至少一个电感器和所述第二驱动对象电容性负载之间的连接和不连接，所述第二开关布置在所述第二箝位电路中用于电势连接到所述第二驱动路径的位置和所述至少一个电感器之间的所述第二驱动路径中；以及
功率收集部分，具有将电源电势和参考电势之间的中间电压施加到所述至少一个电感器的功能、以及通过所述至少一个电感器收集功率的功率收集功能，
并且所述的快门驱动单元还包括：
控制部分，配置为控制所述第一箝位电路和所述第二箝位电路的箝位操作、以及所述第一开关和所述第二开关的切换操作，其中
所述控制部分包括：
第一阶段，其中电荷从所述功率收集部分提供到所述第一驱动对象电容性负载或所述第二驱动对象电容性负载，
第二阶段，其中所述第一驱动对象电容性负载或所述第二驱动对象电容性负载中的电荷被收集到所述功率收集部分，以及
通/断时间段，对于该时间段，所述第一快门和所述第二快门在第一阶段和第二阶段之间接通或关断，
所述控制部分以这样的方式执行控制，使得所述第一开关和所述第二开关的每个在第一阶段和第二阶段的每个中保持在通状态；以及
所述控制部分以这样的方式执行控制，使得对于该通/断时间段，所述第一开关和所述第二开关的每个保持在断状态，并且所述第一箝位电路和所述第二箝位电路执行分别将所述第一驱动对象电容性负载和所述第二驱动对象电容性负载箝位到电源电势或参考电势的箝位操作，
其中所述控制部分对于图像的一场时间段，执行在第一阶段中的所述第一驱动对象电容性负载和所述第二驱动对象电容性负载的控制、通/断时间段的控制、以及第二阶段中的控制。
2.如权利要求1所述的快门驱动单元，其中所述控制部分分别执行第一阶段中的所述第一驱动对象电容性负载和所述第二驱动对象电容性负载的控制、通/断时间段的控制、和第二阶段的控制。
3.如权利要求1所述的快门驱动单元，还包括：
第一电感器；以及
第二电感器；其中
所述第一电感器连接在所述第一开关和所述功率收集部分之间，
所述第二电感器连接在所述第二开关和所述功率收集部分之间，
所述控制部分以这样的方式执行控制，使得当对于所述第一驱动对象电容性负载表现第一阶段的功能时，与此并行地对所述第二驱动对象电容性负载表现第二阶段的功能，以及
所述控制部分以这样的方式执行控制，使得当对于所述第二驱动对象电容性负载表现第一阶段的功能时，与此并行地对所述第一驱动对象电容性负载表现第二阶段的功能。
4.如权利要求3所述的快门驱动单元，其中所述控制部分以这样的方式控制所述第一箝位电路和所述第二箝位电路，使得所述第一箝位电路和所述第二箝位电路执行用于以互补方式将所述第一驱动对象电容性负载和所述第二驱动对象电容性负载箝位到电源电势和参考电势的对应一个的箝位操作。
5.如权利要求4所述的快门驱动单元，其中
当所述第一驱动对象电容性负载被箝位到电源电势时，所述控制部分控制所述第一箝位电路和所述第二箝位电路，以便将所述第二驱动对象电容性负载箝位到参考电势；以及
当所述第一驱动对象电容性负载被箝位到参考电势时，所述控制部分控制所述第一箝位电路和所述第二箝位电路，以便将所述第二驱动对象电容性负载箝位到电源电势。
6.如权利要求1所述的快门驱动单元，其中
所述第一驱动对象电容性负载的一端连接到所述第一驱动路径侧；
所述第二驱动对象电容性负载的一端连接到所述第二驱动路径侧；以及
公共电压提供到所述第一驱动对象电容性负载的另一端和所述第二驱动对象电容性负载的另一端，所述公共电压中，在每一场彼此交替切换参考电势和电源电势。
7.如权利要求6所述的快门驱动单元，还包括：
连接到所述至少一个电感器的第三驱动路径；
第三箝位电路，适于将所述第一驱动对象电容性负载的另一端和所述第二驱动对象电容性负载的另一端的每个箝位到参考电势或电源电势；以及
第三开关，适于彼此切换所述至少一个电感器以及所述第一驱动对象电容性负载和所述第二驱动对象电容性负载的每个之间的连接和不连接，所述第三开关布置在所述第三箝位电路中用于电势连接到所述第三驱动路径的位置和所述至少一个电感器之间的所述第三驱动路径中。
8.如权利要求7所述的快门驱动单元，其中当在每一场切换公共电压时，所述控制部分接通所述第三开关，从而执行电荷运动的控制，并且以这样的方式执行控制，使得对于除切换时间段以外的时间段，所述第三箝位电路将所述第一驱动对象电容性负载的另一端和所述第二驱动对象电容性负载的另一端的每个箝位到参考电势或电源电势。
9.如权利要求7所述的快门驱动单元，还包括：
第一电感器；
第二电感器；以及
第三电感器，其中
所述第一电感器连接在所述第一开关和所述功率收集部分之间；
所述第二电感器连接在所述第二开关和所述功率收集部分之间；以及
所述第三电感器连接在所述第三开关和所述功率收集部分之间。
10.一种三维图像显示系统，包括：
包括显示设备的图像显示装置；以及
三维眼镜，包括快门驱动单元，配置为驱动第一快门和第二快门，所述三维眼镜视觉识别所述显示设备，从而获得三维立体图像；
所述图像显示装置包括通信部分，适于将图像的同步信号传输到所述三维眼镜；
所述三维眼镜包括：
通信部分，适于接收从所述图像显示装置的所述通信部分传输至此的同步信号；以及
控制部分，配置为以与接收的同步信号同步的定时控制所述快门驱动单元的驱动；并且
所述快门驱动单元包括：
至少一个电感器；
连接到所述至少一个电感器的第一驱动路径；
连接到所述至少一个电感器的第二驱动路径；
包括第一驱动对象电容性负载的第一快门；
包括第二驱动对象电容性负载的第二快门；
第一箝位电路，适于将所述第一驱动对象电容性负载通过所述第一驱动路径箝位到电源电势或参考电势；
第二箝位电路，适于将所述第二驱动对象电容性负载通过所述第二驱动路径箝位到电源电势或参考电势；
第一开关，适于彼此切换所述至少一个电感器和所述第一驱动对象电容性负载之间的连接和不连接，所述第一开关布置在所述第一箝位电路中用于电势连接到所述第一驱动路径的位置和所述至少一个电感器之间的所述第一驱动路径中；
第二开关，适于彼此切换所述至少一个电感器和所述第二驱动对象电容性负载之间的连接和不连接，所述第二开关布置在所述第二箝位电路中用于电势连接到所述第二驱动路径的位置和所述至少一个电感器之间的所述第二驱动路径中；以及
功率收集部分，具有将电源电势和参考电势之间的中间电压施加到所述至少一个电感器的功能、以及通过所述至少一个电感器收集功率的功率收集功能，
其中
所述控制部分具有控制所述第一箝位电路和所述第二箝位电路的箝位操作、以及所述第一开关和所述第二开关的切换操作的功能；
所述控制部分包括：
第一阶段，其中电荷从所述功率收集部分提供到所述第一驱动对象电容性负载或所述第二驱动对象电容性负载，
第二阶段，其中所述第一驱动对象电容性负载或所述第二驱动对象电容性负载中的电荷收集到所述功率收集部分；以及
通/断时间段，对于该时间段所述第一快门和所述第二快门在第一阶段和第二阶段之间接通或关断；
所述控制部分以这样的方式执行控制，使得所述第一开关和所述第二开关的每个在第一阶段和第二阶段的每个中保持在通状态；以及
所述控制部分以这样的方式执行控制，使得对于通/断时间段，所述第一开关和所述第二开关的每个保持在断状态，并且所述第一箝位电路和所述第二箝位电路执行分别将所述第一驱动对象电容性负载和所述第二驱动对象电容性负载箝位到电源电势或参考电势的箝位操作，
其中所述控制部分对于图像的一场时间段，执行在第一阶段中的所述第一驱动对象电容性负载和所述第二驱动对象电容性负载的控制、通/断时间段的控制、以及第二阶段中的控制。
CN2010102660582A 2009-09-02 2010-08-26 快门驱动单元和三维图像显示系统 Expired - Fee Related CN102006490B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009203130A JP2011053492A (ja) 2009-09-02 2009-09-02 シャッタ駆動装置および３次元映像表示システム。
JP203130/09 2009-09-02

Publications (2)

Publication Number Publication Date
CN102006490A CN102006490A (zh) 2011-04-06
CN102006490B true CN102006490B (zh) 2013-12-18

Family

ID=43624299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102660582A Expired - Fee Related CN102006490B (zh) 2009-09-02 2010-08-26 快门驱动单元和三维图像显示系统

Country Status (4)

Country Link
US (1) US8564649B2 (zh)
JP (1) JP2011053492A (zh)
KR (1) KR101821812B1 (zh)
CN (1) CN102006490B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011237478A (ja) * 2010-05-06 2011-11-24 Sony Corp シャッタ駆動装置および３次元映像表示システム
TWI439756B (zh) * 2010-11-17 2014-06-01 Chunghwa Picture Tubes Ltd 面板導電膜配置系統及其方法
JP5598281B2 (ja) 2010-11-19 2014-10-01 ソニー株式会社 投射型表示システム
JP2012253633A (ja) * 2011-06-03 2012-12-20 Sony Computer Entertainment Inc シャッター眼鏡
KR20130003139A (ko) * 2011-06-30 2013-01-09 삼성디스플레이 주식회사 입체 영상 표시 방법 및 입체 영상 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529175B2 (en) * 2000-01-27 2003-03-04 Vrex, Inc. Stereoscopic LCD shutter glass driver system
KR100723267B1 (ko) * 2006-05-03 2007-05-30 소프트픽셀(주) 입체영상 고글용 무선통신장치 및 그 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821989A (en) * 1990-06-11 1998-10-13 Vrex, Inc. Stereoscopic 3-D viewing system and glasses having electrooptical shutters controlled by control signals produced using horizontal pulse detection within the vertical synchronization pulse period of computer generated video signals
CA2684513A1 (en) * 2008-11-17 2010-05-17 X6D Limited Improved performance 3d glasses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6529175B2 (en) * 2000-01-27 2003-03-04 Vrex, Inc. Stereoscopic LCD shutter glass driver system
KR100723267B1 (ko) * 2006-05-03 2007-05-30 소프트픽셀(주) 입체영상 고글용 무선통신장치 및 그 방법

Also Published As

Publication number Publication date
CN102006490A (zh) 2011-04-06
US8564649B2 (en) 2013-10-22
JP2011053492A (ja) 2011-03-17
KR20110025078A (ko) 2011-03-09
KR101821812B1 (ko) 2018-01-24
US20110050868A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN102006490B (zh) 快门驱动单元和三维图像显示系统
US20070279021A1 (en) Power Supply Circuit, Charge Pump Circuit, and Portable Appliance Therewith
CN104092277A (zh) 包含双向直流变换器的电源电路及其控制方法
CN102184704A (zh) 移位缓存器及其驱动方法
CN105099173A (zh) 充电泵
CN110199238A (zh) 输出电路和用于提供输出电流的方法
CN105656176A (zh) 一种高可靠电源切换电路和电子设备
US20150349759A1 (en) Level shift circuit
CN103124174B (zh) Ic电路
CN101471601A (zh) 增加功率效率与输出电压的电荷帮浦
EP2536010B1 (en) Power generating circuit and switching circuit
JP4697338B1 (ja) 空調機
CN208739028U (zh) 一种控制负压输出的电路
CN101662233B (zh) 一种用于驱动单路或多路容性负载的电路
CN104952403A (zh) 驱动器、光电装置以及电子设备
CN107688847B (zh) 一种天线开关电路及智能卡
US20110273544A1 (en) Shutter driving device and three-dimensional video display system
CN1288842C (zh) 高频信号开关
US20220221739A1 (en) Contact lens power supply with movable generator
CN219893484U (zh) 一种led的恒流驱动芯片及恒流驱动电路
CN217642884U (zh) 一种无线充电电路及无线充电设备
CN101441343B (zh) 源极跟随器
CN118843223A (zh) 一种led的恒流驱动芯片及恒流驱动电路
CN104795990A (zh) 电荷泵级和电荷泵
CN101610041B (zh) 一种简化的电容性负载驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20200826

CF01 Termination of patent right due to non-payment of annual fee