JP2011040801A - 電子カメラ - Google Patents

Abstract

【課題】
従来、複数の画像処理エンジンがそれぞれ用いる複数のメモリのサイズが異なる場合、各画像処理エンジンが必ずしもそれぞれのメモリを効率良く利用しているとは言えなかった。
【解決手段】
本発明では、静止画または動画を撮影して画像データを出力する撮像部と、画像データを一時的に記憶する第１記憶部と、画像データを一時的に記憶する前記第１記憶部とは異なる容量の第２記憶部と、前記撮像部が出力する画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じて分配する分配制御部と、前記第１記憶部に記憶された画像データを処理する第１画像処理部と、前記第２記憶部に記憶された画像データを処理する第２画像処理部と、前記第１画像処理部および前記第２画像処理部が処理した画像データを記憶媒体に保存する画像記録部とを有することを特徴とする。
【選択図】図４

Description

本発明は、複数の画像処理エンジンを有する電子カメラに関する。

近年、電子カメラの高解像度化や高機能化に伴い、撮影時に複雑な画像処理を高速に行わなければならなくなってきた。そこで、画像処理を高速化するために１枚の撮影画像を複数の領域に分割して複数の画像処理エンジンで並列処理する技術が考えられている（例えば、特許文献１参照）。

特開２００４−２８９６３１号公報

ところが、従来技術では、複数の画像処理エンジンがそれぞれの処理に用いるメモリのサイズが異なる場合、各画像処理エンジンが必ずしもそれぞれのメモリを効率良く利用しているとは言えなかった。例えば、２つの画像処理エンジンがサイズの異なるメモリで、同じアルゴリズムの処理を行う場合、メモリサイズが大きい方の画像処理エンジンはメモリサイズが小さい方の画像処理エンジンの処理速度に合わせて動作させる必要があり、メモリの使い方に無駄が生じるという課題があった。

本発明の目的は、異なるメモリサイズを有する複数の画像処理エンジンを搭載する場合でも、それぞれのメモリを効率よく利用することができる電子カメラを提供することである。

本発明に係る電子カメラは、静止画または動画を撮影して画像データを出力する撮像部と、画像データを一時的に記憶する第１記憶部と、画像データを一時的に記憶する前記第１記憶部とは異なる容量の第２記憶部と、前記撮像部が出力する画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じて分配する分配制御部と、前記第１記憶部に記憶された画像データを処理する第１画像処理部と、前記第２記憶部に記憶された画像データを処理する第２画像処理部と、前記第１画像処理部および前記第２画像処理部が処理した画像データを記憶媒体に保存する画像記録部とを有することを特徴とする。

また、好ましくは、前記分配制御部は、前記撮像部が撮影した１枚の画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じて分割して、それぞれ前記第１記憶部と前記第２記憶部とに記憶することを特徴とする。

また、好ましくは、前記分配制御部は、前記撮像部が時間的に連続して撮影した複数の画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じた枚数比率になるように画像データ単位で分割して、それぞれ前記第１記憶部と前記第２記憶部とに記憶することを特徴とする。

また、好ましくは、動画の撮影中に静止画を撮影してそれぞれの画像データを出力する撮像部と、動画像データを一時的に記憶する第１記憶部と、静止画像データを一時的に記憶する前記第１記憶部とは異なる容量の第２記憶部と、前記第１記憶部に記憶された動画像データを処理する第１画像処理部と、前記第２記憶部に記憶された静止画像データを処理する第２画像処理部と、前記第１画像処理部および前記第２画像処理部が処理した画像データを記憶媒体に保存する画像記録部とを有することを特徴とする。

また、好ましくは、前記第１記憶部は、前記第２記憶部より記憶容量が少ないことを特徴とする。

また、好ましくは、前記第１記憶部は、前記第２記憶部より記憶容量が多いことを特徴とする。

また、好ましくは、前記第１画像処理部の処理速度は、前記第２画像処理部の処理速度と異なることを特徴とする。

また、好ましくは、前記第１記憶部または前記第２記憶部のうち記憶容量の大きい方を処理する前記第１画像処理部または前記第２画像処理部の処理速度が速いことを特徴とする。

本発明に係る電子カメラは、異なるメモリサイズを有する複数の画像処理エンジンを搭載する場合でも、それぞれのメモリを効率よく利用することができる。

本実施形態に係る電子カメラ１０１の外観を示す説明図である。 本実施形態に係る電子カメラ１０１の構成を示すブロック図である。 画像データの処理の流れを説明する機能ブロック図である。 第１ＡＳＩＣ２５１，第２ＡＳＩＣ２５２，第１メモリ２５３，第２メモリ２５４およびフラッシュメモリ１１６の接続関係を示すブロック図である。 静止画像の分割例を示す説明図である。 現像処理，圧縮処理および記録処理の流れを示す説明図である。 実際の静止画像の分割範囲を示す説明図である。 静止画連写撮影モード時の分割例を示す説明図である。 動画撮影中の静止画撮影時の様子を示す説明図である。 帯域が確保できない場合の処理の流れを示す説明図である。 帯域が確保できる場合の処理の流れを示す説明図である。

以下、本発明に係る電子カメラ１０１の実施形態について説明する。図１は、本実施形態に係る電子カメラ１０１の構成を示すブロック図である。図１において、電子カメラ１０１はレンズ交換式の電子カメラで、レンズ鏡筒１０２と、カメラボディ１０３とで構成される。カメラボディ１０３は、電源をオンオフするためのメインＳＷ（スイッチ）１０４と、撮影者が撮影指示するためのレリーズＳＷ（スイッチ）１０５などの操作部材や、これらの操作部材の操作に応じて電子カメラ１０１全体の動作を制御するＣＰＵ（カメラマイコン）１０６などで構成される。

次に、カメラボディ１０３のハードウェア構成について、図２を用いて詳しく説明する。図２において、カメラボディ１０３は、メインＳＷ１０４と、レリーズＳＷ１０５と、ＣＰＵ１０６と、ＣＣＤ（撮像素子）１０７と、アナログ信号処理回路１０８と、Ａ／Ｄ変換部１０９と、ドライバ１１０と、ＴＧ（タイミングジェネレータ）１１１と、ＡＳＩＣ１１２と、圧縮処理ＩＣ１１３と、メモリ１１４と、メモリバッファ１１５と、フラッシュメモリ１１６と、表示装置１１７と、測光装置１１８と、焦点検出装置１１９と、ストロボ通信回路１２０と、レンズ通信回路１２１と、半押しＳＷ（スイッチ）１２２と、その他の操作ボタン１２３とで構成される。尚、図１と同符号のものは同じものを示す。

ここで、図２において、ＣＣＤ１０７と、アナログ信号処理回路１０８と、Ａ／Ｄ変換部１０９と、ドライバ１１０と、ＴＧ１１１とで構成されるブロックを撮像ブロック２００とする。また、ＡＳＩＣ１１２と、圧縮処理ＩＣ１１３と、ＣＰＵ１０６とで構成されるブロックを画像処理ブロック２０１とする。同様に、メモリ１１４と、メモリバッファ１１５とで構成されるブロックをメモリブロック２０２とし、メインＳＷ１０４と、レリーズＳＷ１０５と、半押しＳＷ１２２と、その他の操作ボタン１２３とで構成されるブロックを操作ブロック２０３とする。尚、メモリブロック２０２において、メモリ１１４とメモリバッファ１１５は、１つのメモリで構成しても構わない。但し、後に説明するように、複数の画像処理ブロックに対してそれぞれ物理的に異なるメモリが配置されるものとする。

図２の撮像ブロック２００において、レリーズＳＷ１０５が押下されると、ＣＣＤ１０７に入射された被写体光は、ＣＣＤ１０７の受光面に二次元状に配置された光電変換部で光量に応じたアナログの電気信号に変換される。そして、ＣＣＤ１０７が出力するアナログの電気信号は、アナログ信号処理部１０８でノイズ除去やゲインコントロールなどが行われ、Ａ／Ｄ変換部１０９に出力される。Ａ／Ｄ変換部１０９は、アナログの電気信号をデジタル信号に変換し、画像処理ブロック２０１のＡＳＩＣ１１２に出力する。ここで、ドライバ１１０はＣＣＤ１０７から撮影された画像データを読み出すための制御信号をＣＣＤ１０７に与える。また、ＴＧ１１１は、ＣＰＵ１０６の指令に応じて、ドライバ１１０，アナログ信号処理回路１０８およびＡ／Ｄ変換部１０９が動作するためのタイミング信号を発生する。また、ＴＧ１１１やＡ／Ｄ変換部１０９は、画像処理ブロック２０１のＣＰＵ１０６にも接続され、ＣＰＵ１０６の指令に応じてＣＣＤ１０７から読み出す解像度などを可変する。

次に、図２の画像処理ブロック２０１において、撮像ブロック２００から出力される画像データは、ＡＳＩＣ１１２で所定の画像処理（例えば、色補間処理，ホワイトバランス処理，ガンマ特性変換処理，輪郭補償処理，色変換処理などの画像前処理）が行われる。この時、メモリブロック２０２を処理用のバッファとして用いる。その後、圧縮処理ＩＣ１１３は、ＡＳＩＣ１１２で画像前処理された画像データに対して所定の画像圧縮処理（画像後処理）を行い、メモリブロック２０２に一時的に記憶する。尚、所定の画像圧縮処理は、例えば、静止画であればＪＰＥＧ規格に準拠した画像圧縮処理などに対応し、動画であればＭＰＥＧ規格に準拠した画像圧縮処理などに対応する。その後、ＣＰＵ１０６は、メモリブロック２０２に作成された圧縮画像データを最終的な撮影画像としてフラッシュメモリ１１６（例えば、メモリカードなど）に記録する。

このようにして、撮像ブロック２００のＣＣＤ１０７で撮影される静止画データあるいは動画データは、所定の画像処理や圧縮処理が施されてフラッシュメモリ１１６に保存される。尚、ＡＳＩＣ１１２，圧縮処理ＩＣ１１３およびＣＰＵ１０６は、メモリブロック２０２を構成するメモリ１１４やメモリバッファ１１５にデータを書き込んだり読み出すことができるようになっている。また、メモリバッファ１１５は、ＣＰＵ１０６が撮影画像を表示装置１１７に表示する際のバッファとしても利用される。尚、表示装置１１７は、液晶モニタなどで構成され、メモリバッファ１１５に記憶されている画像データを液晶モニタに表示可能な画像信号に変換する表示画像作成回路の機能を含んでいる。

ここで、ＣＰＵ１０６について説明する。ＣＰＵ１０６は、内部に記憶されたプログラムに従って動作し、電子カメラ１０１全体の動作を制御する。例えば、操作ブロック２０３のメインＳＷ１０４の操作によって、電源のオン／オフを制御し、レリーズＳＷ１０５の押下（全押しを検出するスイッチ）で撮影を行い、半押しＳＷ１２２（レリーズＳＷ１０５と同じボタンの半押し状態を検出するスイッチ）でフォーカス制御や測光などを行う。或いは、その他の操作ボタン１２３で撮影モード（静止画撮影，静止画連写撮影，動画撮影および動画と静止画の両方の撮影など）の選択、或いはシャッタ優先や絞り優先の設定、ストロボ使用の有無の設定、撮影モード／再生モードの切り替えなどを行う。そして、再生モード時は、フラッシュメモリ１１６に記憶されている撮影済みの画像データをメモリバッファ１１５に読み出して表示装置１１７に表示する。また、ＣＰＵ１０６は、レリーズＳＷ１０５と同じボタンの半押し状態を検出するための半押しＳＷ１２２の半押し状態を検出すると、測光装置１１８で被写体の明るさを測定して、撮影時の露出制御を行う。そして、露出不足の場合や強制発光に設定されている場合は、ストロボ通信回路１２０を介して接続されているストロボ装置を発光させる。さらに、ＣＰＵ１０６は、半押しＳＷ１２２が半押し状態にある場合、焦点検出装置１１９で焦点位置を求め、レンズ通信回路１２１を介してレンズ鏡筒１０２側の制御回路またはフォーカスレンズ駆動回路に指令し、フォーカスレンズ位置を合焦位置に移動する。このようにして、ＣＰＵ１０６は、内部に記憶されたプログラムに従って動作し、電子カメラ１０１全体の動作を制御する。

次に、撮像ブロック２００で撮影した画像データの処理の流れについて詳しく説明する。図３は、撮像ブロック２００と、画像処理ブロック２０１と、メモリブロック２０２とを中心とする画像データの処理の流れを説明するための図である。尚、図３の中で図２と同符号のものは同じものを示す。

図３において、撮像ブロック２００で撮影された画像データは、先ずメモリブロック２０２に入力画像（例えばＲＡＷ画像データ）３０１として取り込まれる。これを受けて、画像処理ブロック２０１の画像処理部３０４は、メモリブロック２０２に取り込まれた入力画像３０１に対して所定の画像処理（例えば、色補間処理，ホワイトバランス処理，ガンマ特性変換処理，輪郭補償処理，色変換処理などの画像前処理）を行って現像画像３０２（例えばＹＣｂＣｒデータ（輝度色差データ）など）を作成し、再びメモリブロック２０２に一時的に保持する。この後、画像処理ブロック２０１の圧縮モジュール３０５は、メモリブロック２０２に作成された現像画像３０２に対して所定の画像圧縮処理を行って圧縮画像３０３を作成しメモリブロック２０２に一時的に保持する。そして、画像処理ブロック２０１の記録モジュール３０６は、メモリブロック２０２に作成された圧縮画像３０３の画像データを撮影画像としてフラッシュメモリ１１６に保存する。

ここで、図３に示した画像処理部３０４，圧縮モジュール３０５および記録モジュール３０６は、基本的にはそれぞれ図２のＡＳＩＣ１１２，圧縮処理ＩＣ１１３およびＣＰＵ１０６に対応するが、実際にはＣＰＵ１０６が処理パラメータの指定やデータの入出力などを制御するので、画像処理ブロック２０１を構成するＡＳＩＣ１１２，圧縮処理ＩＣ１１３およびＣＰＵ１０６の複合処理によって実現される。尚、本実施形態では、処理の高速化のためにこのような複合処理を２つの画像処理ブロックで分担して処理することが特徴である。

次に、本実施形態の特徴が分かり易いように、図３に示した画像処理部３０４，圧縮モジュール３０５および記録モジュール３０６が行う処理を２つの画像処理ブロックで分担して処理する場合について詳しく説明する。図４は、撮像ブロック２００で撮影した画像データを２つの画像処理ブロック（第１ＡＳＩＣ２５１（画像処理部１）と第２ＡＳＩＣ２５２（画像処理部２））で分担して処理し、画像圧縮処理後の最終的な画像データが第１ＡＳＩＣ２５１からフラッシュメモリ１１６に保存する構成を描いた図である。尚、図４において、第１ＡＳＩＣ２５１は第１ＡＳＩＣ２５１用の第１メモリ２５３を有し、第２ＡＳＩＣ２５２は第２ＡＳＩＣ２５２用の第２メモリ２５４を有している。特に、第１メモリ２５３の記憶容量と第２メモリ２５４の記憶容量とは異なり、例えば、第１メモリ２５３の記憶容量は第２メモリ２５４の記憶容量の２倍の記憶容量があるものとする。また、第１ＡＳＩＣ２５１の処理速度と第２ＡＳＩＣ２５２の処理速度とは異なり、例えば、第１ＡＳＩＣ２５１の処理速度は第２ＡＳＩＣ２５２の処理速度の２倍の処理速度があるものとする。

尚、図４において、第１ＡＳＩＣ２５１は、図３の画像処理部３０４，圧縮モジュール３０５および記録モジュール３０６の処理の一部分を担当し、第２ＡＳＩＣ２５２は、図３の画像処理部３０４，圧縮モジュール３０５および記録モジュール３０６の残りの処理を担当するものとする。そして、第１ＡＳＩＣ２５１および第２ＡＳＩＣ２５２への処理の割り当ては、ＣＰＵ１０６が行うものとする。例えば、ＣＰＵ１０６は、その他の操作ボタン１２３で選択された撮影モード（静止画撮影，静止画連写撮影，動画／静止画の両方の撮影など）に応じて、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２とに処理を分割して割り当てる。ここで、第１ＡＳＩＣ２５１に接続される第１メモリ２５３と、第２ＡＳＩＣ２５２に接続される第２メモリ２５４とは、ハード的に別の回路で構成されるものとする。また、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２は、先に説明した物理的なＡＳＩＣ１１２に対応するわけではなく、ＡＳＩＣ１１２と圧縮処理ＩＣ１１３とＣＰＵ１０６とで構成される概念的な第１画像処理部と第２画像処理部に対応する。
［静止画撮影モード（１枚の静止画を撮影するモード）の場合］
例えば、静止画撮影モードが選択されている場合は、図５に示すように、１枚の静止画の入力画像を２分割して２／３の画像データを第１メモリ２５３に取り込み、１／３の画像データを第２メモリ２５４に取り込む。例えば、第１メモリ２５３の記憶容量が第２メモリ２５４の記憶容量の２倍で、第１ＡＳＩＣ２５１の処理速度は第２ＡＳＩＣ２５２の処理速度の２倍である場合、１つの静止画像を処理する時間は図６のように考えることができる。図６は、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２が行う処理と処理時間の関係を示した図で、横軸は時間の流れを示し、左の処理ブロックから順に現像処理、圧縮処理、記録処理が行われる。また、各ブロックの面積は処理量を視覚的に示したもので、面積が大きいブロック（縦幅の広いブロック）は面積が小さいブロック（縦幅の狭いブロック）よりも処理量が多いことを示している。例えば、現像処理および圧縮処理において、第１メモリ２５３に取り込まれる画像データは第２メモリ２５４に取り込まれる画像データの２倍なので処理量は多いが、一方、第１ＡＳＩＣ２５１は第２ＡＳＩＣ２５２よりも２倍の処理速度なので２倍の量の画像データを処理できる。この結果、第１メモリ２５３と第２メモリ２５４に取り込まれた１枚の静止画像データは、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２がタイミングＴ０で同時に現像処理を開始してタイミングＴ１で同時に現像処理を終了し、同様にタイミングＴ１で同時に圧縮処理を開始してタイミングＴ２で同時に圧縮処理を終了することができる。尚、分かり易いように、同時という表現を用いたが、実際には回路構成などによってデータの入出力タイミングなどが多少前後するので完全に同時にはならない場合もある。また、現像処理の終了タイミングＴ１と圧縮処理の開始タイミングＴ１についても同時であるが、実際にはパラメータの読み込みなどで多少の時間が必要な場合もある。

次に、タイミングＴ２からタイミングＴ４までの記録処理は、現像処理や圧縮処理とは異なり、第１メモリ２５３と第２メモリ２５４に記憶されている圧縮処理後のデータを順番に読み出してフラッシュメモリ１１６に保存する。これは、例えば図４において、フラッシュメモリ１１６は第１ＡＳＩＣ２５１にのみ接続されているので、第２メモリ２５４の画像データを記録する際にも第１ＡＳＩＣ２５１を経由して処理されるからである。尚、実際には、第２メモリ２５４の画像データは、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２の間の通信回路２５０を介して転送され、第１ＡＳＩＣ２５１は一旦第１メモリ２５３にバッファリングしてからフラッシュメモリ１１６に保存する。ここで、通信回路２５０は、第１ＡＳＩＣ２５１と第２ＡＳＩＣ２５２との間でデータを転送するための専用の回路である。このようにして、図６に示すように、現像処理，圧縮処理および記録処理が順番に行われて最終的な撮影画像がフラッシュメモリ１１６に保存される。ここで、タイミングＴ２からタイミングＴ４までの記録処理において、第１メモリ２５３の画像データと第２メモリ２５４の画像データとの間にリスタートマーカを配置しても構わない。リスタートマーカは、画像データ間の区切りを示す所定のコードで、データエラーなどが生じた場合でも画像の一部を復元することができる。

尚、図５の説明では、１枚の画像データＡの２／３を画像データＡ１として第１メモリ２５３に取り込み、１／３を画像データＡ２として第２メモリ２５４に取り込むようにしたが、実際には、補間処理などの画像処理を行う際にデータ欠損などの不具合が生じないように、図７に示すように、画像データＡ１と画像データＡ２を少しオーバーラップして第１メモリ２５３と第２メモリ２５４にそれぞれ取り込む。図７（ａ）において、画像データＡ１を第１メモリ２５３に取り込む際に画像データＡ１に連続する画像データＡ２の最初の一部（画像データΔＡ２）を含めた画像データ（Ａ１＋ΔＡ２）を第１メモリ２５３に取り込む。同様に、図７（ｂ）において、画像データＡ２を第２メモリ２５４に取り込む際に画像データＡ２の前に連続する画像データＡ１の最後の一部（画像データΔＡ１）を含めた画像データ（ΔＡ１＋Ａ２）を第２メモリ２５４に取り込む。

尚、第１メモリ２５３の記憶容量が第２メモリ２５４の記憶容量の２倍である場合として説明したが、３倍や４倍など記憶容量が異なる場合であれば同様に適応可能である。また、第１ＡＳＩＣ２５１の処理速度は第２ＡＳＩＣ２５２の処理速度の２倍としたが、各ＡＳＩＣの処理速度は１枚の画像を撮影間隔時間内に処理できる能力があれば十分である。本実施形態に係る電子カメラの特徴は、２つのメモリの記憶容量の比率に応じて１枚の画像データを分ける比率を決めることにある。尚、１枚の画像データを分ける比率の決定は、図２のＣＰＵ１０６によって行われる。

このように、第１メモリ２５３および第２メモリ２５４の記憶容量に応じて、１枚の静止画の画像データを分けるので、第１メモリ２５３および第２メモリ２５４の記憶容量を有効に利用することができる。
［静止画連写撮影モード（複数の静止画を連続して撮影するモード）の場合］
静止画連写撮影モードが選択されている場合は、図４において、連写される画像フレーム単位で第１メモリ２５３と第２メモリ２５４とに分けて取り込み、第１メモリ２５３に取り込まれた画像フレームは第１ＡＳＩＣ２５１が処理し、第２メモリ２５４に取り込まれた画像フレームは第２ＡＳＩＣ２５２が処理する。例えば、図８に示すように６枚の画像フレームが時間ｔに従って連写撮影される場合、フレーム１およびフレーム２を第１メモリ２５３に取り込んだ後、フレーム３は第２メモリ２５４に取り込む。そして、次のフレーム４およびフレーム５を第１メモリ２５３に取り込んだ後、フレーム６は第２メモリ２５４に取り込む。第１メモリ２５３に取り込まれたフレーム１，２，４および５は第１ＡＳＩＣ２５１が現像処理と圧縮処理を行い、第２メモリ２５４に取り込まれたフレーム３および６は第２ＡＳＩＣ２５２が現像処理と圧縮処理を行う。この場合においても、先の図６で説明した場合と同様に、第１ＡＳＩＣ２５１がフレーム１，２の現像処理および圧縮処理を行う時間に、第２ＡＳＩＣ２５２はフレーム３の現像処理および圧縮処理を行うことができる。そして、記録処理は３フレーム毎に行われ、フレーム１，２，３がフラッシュメモリ１１６に保存される。その後のフレーム３，４，５についても同様に３フレーム単位で処理される。これを一般式で表現すると、第１ＡＳＩＣ２５１および第１メモリ２５３は（３×Ｎ＋１）番目のフレームと（３×Ｎ＋２）番目のフレームを処理し、第２ＡＳＩＣ２５２および第２メモリ２５４は（３×Ｎ＋３）番目のフレームを処理する。ここで、Ｎは０，１，２，・・・の整数である。尚、静止画撮影モードの例と同様に、第１メモリ２５３の記憶容量が第２メモリ２５４の記憶容量の２倍で、第１ＡＳＩＣ２５１の処理速度は第２ＡＳＩＣ２５２の処理速度の２倍である場合が最適であるが、各ＡＳＩＣの処理速度は、フレームレート時間内に１フレームの画像を処理できる能力があれば十分である。本実施形態に係る電子カメラの特徴は、２つのメモリの記憶容量の比率に応じて分配する画像のフレーム数を決めることにある。尚、分配するフレーム数の決定は、図２のＣＰＵ１０６によって行われる。

このように、第１メモリ２５３および第２メモリ２５４の記憶容量に応じて、処理する画像フレームを分けるので、第１メモリ２５３および第２メモリ２５４を有効に利用することができる。
［動画／静止画撮影モードの場合］
動画／静止画撮影モードは、図９に示すように、動画撮影中にレリーズＳＷ１０５が押下されると静止画を撮影可能な撮影モードである。ここで、フラッシュメモリ１１６に記憶するためのデータ転送帯域が十分に確保されていない場合（動画データと静止画データの両方を転送できない場合）と、十分に確保されている場合（動画データと静止画データの両方を転送できる場合）とに分けて説明する。
（帯域が十分に確保されていない場合）
帯域が十分に確保されていない場合は、図４において、動画処理を第１ＡＳＩＣ２５１が行い、静止画処理を第２ＡＳＩＣ２５２が行う。ここで、第１メモリ２５３と第２メモリ２５４の記憶容量は、先に図４で説明した場合と異なり、第２メモリ２５４の記憶容量は第１メモリ２５３の記憶容量より大きいものとする。また、第１ＡＳＩＣ２５１の処理速度と第２ＡＳＩＣ２５２の処理速度は、動画処理または静止画処理を行うのに十分な処理速度であれば、同じ処理速度でも異なる処理速度でも構わない。

図９の場合、動画データは記憶容量の少ない第１メモリ２５３に取り込まれ、第１メモリ２５３が接続されている第１ＡＳＩＣ２５１が現像処理や圧縮処理（例えば、ＭＰＥＧ規格に基づく処理）を行った後、フラッシュメモリ１１６に動画データを保存する。尚、動画なので、撮影中は現像処理，圧縮処理および記録処理が平行して第１ＡＳＩＣ２５１によって行われる。

一方、図９において、動画撮影中にレリーズＳＷ１０５が押下されると、所定の画像サイズ（例えば１６００×１２００画素）で静止画像４０１，４０２が撮影され、第２メモリ２５４に取り込まれる。ところが、フラッシュメモリ１１６にデータ転送する帯域が動画データに占有されているため、第２ＡＳＩＣ２５２は第２メモリ２５４に取り込まれた静止画像４０１，４０２の現像処理，圧縮処理および記録処理を行ってフラッシュメモリ１１６に保存することができない。このため、第２ＡＳＩＣ２５２は、第２メモリ２５４に取り込まれた静止画像４０１，４０２の現像処理，圧縮処理および記録処理を行わず入力画像のまま第２メモリ２５４に保持する。そして、図９において、動画撮影の終了後に第２ＡＳＩＣ２５２は第２メモリ２５４に蓄積された静止画の現像処理，圧縮処理および記録処理を行って、通信回路２５０および第１ＡＳＩＣ２５１を介して撮影画像をフラッシュメモリ１１６に保存する。

ここで、上記の場合の動画データの流れと静止画データの流れを図１０に示す。図１０（ａ）において、動画データは第１メモリ２５３を用いて第１ＡＳＩＣ２５１で処理され、フラッシュメモリ１１６に逐次保存される。一方、静止画データは、図１０（ａ）で動画処理が行われている間は、第２メモリ２５４に一旦蓄積される。そして、動画処理終了後、図１０（ｂ）に示すように、第２ＡＳＩＣ２５２は第２メモリ２５４に蓄積されている静止画データを処理し、通信回路２５０および第１ＡＳＩＣ２５１を介してフラッシュメモリ１１６に保存する。

このように、動画撮影中に静止画を撮影可能な撮影モードで、それぞれの画像データをフラッシュメモリ１１６に転送する帯域が十分に確保されていない場合は、第１メモリ２５３と第２メモリ２５４のうち記憶容量の少ない方（上記の例では第１メモリ２５３）で動画データを処理しながら、記憶容量の多い方（上記の例では第２メモリ２５４）で静止画データを蓄積する。そして、動画撮影の終了後に、記憶容量の多い方に蓄積されていた静止画データを一括して処理し、フラッシュメモリ１１６に転送して保存する。このように、第１メモリ２５３および第２メモリ２５４の記憶容量に応じてメモリを有効に利用し、且つコマ落ちのない動画撮影を行いながら静止画撮影を行うことができる。
（帯域が十分に確保されている場合）
帯域が十分に確保されている場合は、図４において、静止画処理を第１ＡＳＩＣ２５１が行い、動画処理を第２ＡＳＩＣ２５２が行う。ここで、第１メモリ２５３と第２メモリ２５４の記憶容量は、図１０の場合とは異なり、第１メモリ２５３の記憶容量は第２メモリ２５４の記憶容量より大きいものとする。また、第１ＡＳＩＣ２５１の処理速度と第２ＡＳＩＣ２５２の処理速度は、動画処理または静止画処理を行うのに十分な処理速度であれば、同じ処理速度でも異なる処理速度でも構わない。

図１０の場合、動画データは記憶容量の多い第２メモリ２５４に取り込まれ、第２メモリ２５４が接続されている第２ＡＳＩＣ２５２が現像処理や圧縮処理（例えば、ＭＰＥＧ規格に基づく処理）を行う。そして、第２ＡＳＩＣ２５２は、処理した動画データを通信回路２５０および第１ＡＳＩＣ２５１を介してフラッシュメモリ１１６に保存する。尚、動画なので、第２ＡＳＩＣ２５２は、撮影中、現像処理，圧縮処理および記録処理を逐次実行する。一方、図１０において、動画撮影中にレリーズＳＷ１０５が押下（全押し）されると、静止画撮影が行われ、撮影された静止画データは記憶容量の少ない第１メモリ２５３に取り込まれる。そして、第１メモリ２５３が接続されている第１ＡＳＩＣ２５１が現像処理や圧縮処理（例えば、ＪＰＥＧ規格に基づく処理）を行い、フラッシュメモリ１１６に処理後の静止画データを保存する。図１０の場合、画像データをフラッシュメモリ１１６に転送する帯域が十分に確保されているので、第２ＡＳＩＣ２５２から通信回路２５０を介して送られてくる動画データをフラッシュメモリ１１６に保存しながら、第１ＡＳＩＣ２５１が処理した静止画データをフラッシュメモリ１１６に保存することができる。尚、動画データは記憶容量の多い第２メモリ２５４に取り込まれるので、静止画データをフラッシュメモリ１１６に保存する処理によって動画データの保存が遅れたとしても、動画データを破棄せずに第２メモリ２５４で待機させることができるので、動画のコマ落ちを回避することができる。

このように、動画撮影中に静止画を撮影可能な撮影モードで、画像データをフラッシュメモリ１１６に転送する帯域が十分に確保されている場合は、第１メモリ２５３と第２メモリ２５４のうち記憶容量の少ない方（上記の例では第１メモリ２５３）で静止画データを処理し、記憶容量の多い方（上記の例では第２メモリ２５４）で動画データを処理することによって、第１メモリ２５３および第２メモリ２５４の記憶容量に応じてメモリ容量を有効に利用し、且つコマ落ちのない動画撮影を行いながら静止画撮影を行うことができる。

以上、本発明に係る電子カメラについて、各実施形態で例を挙げて説明してきたが、その精神またはその主要な特徴から逸脱することなく他の多様な形で実施することができる。そのため、上述した実施形態はあらゆる点で単なる例示に過ぎず、限定的に解釈してはならない。本発明は、特許請求の範囲によって示されるものであって、本発明は明細書本文にはなんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内である。

１０１・・・電子カメラ １０２・・・レンズ鏡筒
１０３・・・カメラボディ １０４・・・メインＳＷ
１０５・・・レリーズＳＷ １０６・・・ＣＰＵ
１０７・・・ＣＣＤ １０８・・・アナログ信号処理回路
１０９・・・Ａ／Ｄ変換部 １１０・・・ドライバ
１１１・・・ＴＧ １１２・・・ＡＳＩＣ
１１３・・・圧縮処理ＩＣ １１４・・・メモリ
１１５・・・メモリバッファ １１６・・・フラッシュメモリ
１１７・・・表示装置 １１８・・・測光装置
１１９・・・焦点検出装置 １２０・・・ストロボ通信回路
１２１・・・レンズ通信回路 １２２・・・半押しＳＷ
１２３・・・その他の操作ボタン
２００・・・撮像ブロック ２０１・・・画像処理ブロック
２０２・・・メモリブロック ２０３・・・操作ブロック
２５０・・・通信回路
２５１・・・第１ＡＳＩＣ ２５２・・・第２ＡＳＩＣ
２５３・・・第１メモリ ２５４・・・第２メモリ
３０１・・・入力画像 ３０２・・・現像画像
３０３・・・圧縮画像 ３０４・・・の画像処理部
３０５・・・圧縮モジュール ３０６・・・記録モジュール
４０１，４０２・・・静止画像

Claims (8)

1. 静止画または動画を撮影して画像データを出力する撮像部と、
   画像データを一時的に記憶する第１記憶部と、
   画像データを一時的に記憶する前記第１記憶部とは異なる容量の第２記憶部と、
   前記撮像部が出力する画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じて分配する分配制御部と、
   前記第１記憶部に記憶された画像データを処理する第１画像処理部と、
   前記第２記憶部に記憶された画像データを処理する第２画像処理部と、
   前記第１画像処理部および前記第２画像処理部が処理した画像データを記憶媒体に保存する画像記録部と
   を有することを特徴とする電子カメラ。
2. 請求項１に記載の電子カメラにおいて、
   前記分配制御部は、前記撮像部が撮影した１枚の画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じて分割して、それぞれ前記第１記憶部と前記第２記憶部とに記憶することを特徴とする電子カメラ。
3. 請求項１に記載の電子カメラにおいて、
   前記分配制御部は、前記撮像部が時間的に連続して撮影した複数の画像データを前記第１記憶部と前記第２記憶部の記憶容量比率に応じた枚数比率になるように画像データ単位で分割して、それぞれ前記第１記憶部と前記第２記憶部とに記憶することを特徴とする電子カメラ。
4. 動画の撮影中に静止画を撮影してそれぞれの画像データを出力する撮像部と、
   動画像データを一時的に記憶する第１記憶部と、
   静止画像データを一時的に記憶する前記第１記憶部とは異なる容量の第２記憶部と、
   前記第１記憶部に記憶された動画像データを処理する第１画像処理部と、
   前記第２記憶部に記憶された静止画像データを処理する第２画像処理部と、
   前記第１画像処理部および前記第２画像処理部が処理した画像データを記憶媒体に保存する画像記録部と
   を有することを特徴とする電子カメラ。
5. 請求項４に記載の電子カメラにおいて、
   前記第１記憶部は、前記第２記憶部より記憶容量が少ないことを特徴とする電子カメラ。
6. 請求項４に記載の電子カメラにおいて、
   前記第１記憶部は、前記第２記憶部より記憶容量が多いことを特徴とする電子カメラ。
7. 請求項１から６のいずれか一項に記載の電子カメラにおいて、
   前記第１画像処理部の処理速度は、前記第２画像処理部の処理速度と異なることを特徴とする電子カメラ。
8. 請求項７に記載の電子カメラにおいて、
   前記第１記憶部または前記第２記憶部のうち記憶容量の大きい方を処理する前記第１画像処理部または前記第２画像処理部の処理速度が速いことを特徴とする電子カメラ。

Images