JP2011035330A - Electronic circuit board and method of manufacturing the same - Google Patents
Electronic circuit board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011035330A JP2011035330A JP2009182798A JP2009182798A JP2011035330A JP 2011035330 A JP2011035330 A JP 2011035330A JP 2009182798 A JP2009182798 A JP 2009182798A JP 2009182798 A JP2009182798 A JP 2009182798A JP 2011035330 A JP2011035330 A JP 2011035330A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- pattern
- electronic circuit
- conductor
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 73
- 229910000679 solder Inorganic materials 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 abstract description 3
- 230000003014 reinforcing effect Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は、電子回路基板とその製造方法に関する。 The present invention relates to an electronic circuit board and a method for manufacturing the same.
小型化の進む携帯電話や携帯端末などに組み込むため、電子回路基板の小型軽量化が著しく進んでいる。特に、電子部品が実装されるプリント基板には、軽量化のために、薄型の基板が用いられる。こうした薄型の基板は従来の基板に比べて剛性が低く、たやすくたわんでしまう。その結果、その基板に実装された電子部品やはんだに応力が伝わり、破損してしまう可能性がある。 The electronic circuit board has been remarkably reduced in size and weight in order to be incorporated into mobile phones and portable terminals that are becoming smaller. In particular, a thin substrate is used for a printed circuit board on which electronic components are mounted in order to reduce weight. Such a thin substrate is less rigid than a conventional substrate and easily bends. As a result, stress may be transmitted to the electronic components and solder mounted on the board, resulting in damage.
特許文献1は、電子回路基板の軽量化と実装される電子部品の安全を両立させるための、薄いプリント基板上に補強板を取り付ける技術を開示する。
特許文献1に記載されている電子回路基板が作られる際には、補強板をプリント基板上に接着し取り付ける工数が必要とされる。また、補強板が、電子部品をプリント基板に実装する際の障碍となる可能性がある。さらに、小型化目的で、複雑な外形をした電子回路基板を折り曲げて機器に組み込む場合、補強すべき領域が複数存在するため、補強板の必要数もそれに比して増加するので、電子部品および配線を取り付ける面積が圧迫される。そのため、プリント基板の面積を補強板の取付に必要な分広げる必要がある。また電子部品取付面の裏面に補強板を取り付けると、電子回路基板の厚みが増してしまう。
When the electronic circuit board described in
このように、特許文献1に記載の電子回路基板は、製造の手間が増える。また、複雑な外形の場合は、補強板の分嵩張ってしまうので小型化に限界がある。
Thus, the electronic circuit board described in
本発明の目的は、小型軽量かつ高剛性を有する電子回路基板とその簡便な製造方法を提供することである。 An object of the present invention is to provide an electronic circuit board having a small size, light weight and high rigidity and a simple manufacturing method thereof.
上記目的を達成するため、本発明の第1の観点に係る電子回路基板は、
プリント基板と、
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む。
In order to achieve the above object, an electronic circuit board according to a first aspect of the present invention includes:
A printed circuit board;
A conductor circuit pattern formed on the printed circuit board;
A predetermined conductor pattern formed on the printed circuit board;
A solder layer applied to the predetermined conductor pattern and having a higher rigidity of the printed circuit board;
including.
本発明の第2の観点に係る電子回路基板の製造方法は、
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する。
An electronic circuit board manufacturing method according to a second aspect of the present invention includes:
Forming a conductor circuit pattern having a solder joint and a predetermined conductor pattern on the printed circuit board;
A step of performing solder resist processing on a portion excluding the solder joint and the predetermined conductor pattern;
Forming a solder layer on the solder joint and the predetermined conductor pattern;
Have
本発明の電子回路基板は、たわみ防止用のはんだ層に支持されているため、その剛性が高い。また、たわみ防止はんだ層を、複雑な外形の電子回路基板に取り付けても、嵩張らない。さらに、このはんだ層の形成は、導電体パターンの設計を修正するのみで行えるので、工数の追加を必要としない。 Since the electronic circuit board of the present invention is supported by a solder layer for preventing deflection, its rigidity is high. Further, even if the deflection preventing solder layer is attached to an electronic circuit board having a complicated outer shape, it is not bulky. Furthermore, since the solder layer can be formed only by modifying the design of the conductor pattern, no additional man-hour is required.
以下、この発明の実施形態に係る電子回路基板とその製造方法について図面を参照しながら詳細に説明する。 Hereinafter, an electronic circuit board and a manufacturing method thereof according to an embodiment of the present invention will be described in detail with reference to the drawings.
(実施形態)
図1は、本発明の実施形態に係る電子回路基板1の上面図、矢視断面図、側面図を示している。これらの図に示すように、電子回路基板1は、長方形のプリント基板2、およびその一面上に配置される導電体回路パターン3、所定の導電体パターン4、電子部品5、はんだ接合部6、たわみ防止はんだ層7を備える。
(Embodiment)
FIG. 1: has shown the top view, arrow sectional drawing, and side view of the
プリント基板2は、ポリイミド、ポリエステルなどの絶縁体からなる、薄板もしくはフィルムから構成され、柔らかく、たわみやすい。
The printed
導電体回路パターン3は、プリント基板2の中央部に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。導電体回路パターン3は、電子部品5と接続されることで、電子回路を構成する。
The
所定の導電体パターン4は、プリント基板2の周縁部に位置し、導電体回路パターン3とは独立している線状に形成される。具体的には、導電体回路パターン3とプリント基板2の長辺の間の区画に合わせて2本、プリント基板2の長辺の長さにほぼ等しい長さの線状に形成される。導電体は、銅などの、はんだとの結合性が良い材料を用いる。
The
電子部品5は、導電体回路パターン3上にはんだ接合部6を介して接続され、電子回路を構成する。
The
たわみ防止はんだ層7は、所定の導電体パターン4上に形成される。はんだ材料には、固体状態において、プリント基板2よりも剛性が高いものを用いる。
The deflection preventing
次に、上記の本実施形態に係る電子回路基板1の効果を、たわみ防止はんだ層7を有さない従来の電子回路基板と比較して説明する。
Next, the effect of the
図2は、従来の電子回路基板(A)〜(D)と本発明の実施形態に係る電子回路基板(E)〜(H)の応力に対するたわみを比較した図である。(A)と(E)は応力の係る前のそれぞれの電子回路基板の上面図、(B)と(F)は応力の係る前のそれぞれの電子回路基板の側面図、(C)と(G)は応力の加わる位置を示したそれぞれの電子回路基板の側面図、(D)と(H)はたわんだ状態のそれぞれの電子回路基板の側面図である。 FIG. 2 is a diagram comparing the deflection of the conventional electronic circuit boards (A) to (D) and the electronic circuit boards (E) to (H) according to the embodiment of the present invention with respect to stress. (A) and (E) are top views of the respective electronic circuit boards before being stressed, (B) and (F) are side views of the respective electronic circuit boards before being stressed, and (C) and (G) ) Is a side view of each electronic circuit board showing a position where stress is applied, and (D) and (H) are side views of the respective electronic circuit boards in a bent state.
図2(A)〜(D)で順番に示すように、たわみ防止はんだ層7を有さない従来の電子回路基板1では、取付作業などで応力が加えられた際に、プリント基板2がたやすくたわんでしまう。その結果、プリント基板2上に固定されている電子部品5やはんだ接合部6に応力が伝わり、これらが破損してしまう可能性がある。
As shown in order in FIGS. 2A to 2D, in the conventional
一方、図2(E)〜(H)で順番に示すように、本実施形態に係る電子回路基板1では、プリント基板2は、それよりも高剛性のたわみ防止はんだ層7に支持されている。そのため、加えられた応力はたわみ防止はんだ層7に効果的に吸収され、プリント基板2はあまりたわまない。結果として、プリント基板2上の電子部品5やはんだ接合部6は従来より安全となる。
On the other hand, as shown in order in FIGS. 2E to 2H, in the
また、図2(B)と(F)とを比較すれば分かるように、たわみ防止はんだ層7は、はんだ接合部6と同程度の厚みを有すのみであり、かつ、その上面の高さが電子部品5の上部の高さを越えないので、嵩張らない。
Further, as can be seen by comparing FIG. 2B and FIG. 2F, the deflection preventing
次に、本発明の実施形態に係る電子回路基板1の製造方法について説明する。図3(1)に示すように、先ず、全面に銅箔がコーティングされたシート状のプリント基板2に、サブトラクティブ法によって、必要な銅箔部分に防蝕剤をマスキングし、不要な銅箔部分をエッチングで処理することで、導電体回路パターン3および所定の導電体パターン4を形成する。このとき、所定の導電体パターン4は、導電体回路パターン3と連続しない独立したパターンとして、導電体回路パターン3の外周に形成する。具体的には、所定の導電体パターン4は、導電体回路パターン3と一点破線で示す予定切断線の間の区画に2本、切断後のプリント基板2の長辺の長さとほぼ等しい線状に形成する。また、図には示さないが、後のはんだ付け工程ではんだ付けを行う部分を除いて、プリント基板2、導電体回路パターン3はソルダーレジスト加工する。一方、所定の導電体パターン4は、全面がはんだ付けされる予定なので、露出している。続いて、図3(2)に示すように、電子部品5をプリント基板2上に実装する。具体的には、自動実装機を用いて、電子部品5の脚51を、導電体回路パターン3の配線上に接着剤で接着する。その後、図3(3)に示すように、固体状態ではプリント基板2よりも剛性が高いはんだで、導電体回路パターン3、所定の導電体パターン4、および、電子部品5の脚51をはんだ付けする。具体的には、フロー方式によって、電子部品5の実装されたプリント基板2を、加熱して溶かしたはんだの槽に浸し、その後、はんだが固まるまで冷ます。この結果、ソルダーレジストのない部分にはんだ付けがなされ、はんだ接合部6およびたわみ防止はんだ層7が形成される。最後に、図3(4)に示すように、プリント基板2にVカットマシンによって切り込みを入れ、その後、プレス機で割折ることで、図3(5)に示すように、電子回路基板1が完成する。
Next, a method for manufacturing the
なお、上記説明では、はんだ付けをフロー方式で行う場合について説明したが、はんだ付けをリフロー方式で行ってもよい。 In the above description, the case where the soldering is performed by the flow method has been described, but the soldering may be performed by a reflow method.
この製造方法によれば、従来の製造方法の導電体回路パターン3に所定の導電体パターン4を追加するだけで、電子部品5のはんだ付け工程に付随して、たわみ防止はんだ層7が形成される。このように工数自体は増加しないことから、特許文献1の構成と比べて、製造が容易である。また、プリント基板2を切断する最後の工程では、プリント基板2に切り込みを入れて割り折るので、強い応力が発生する。この応力を小さくするために、プリント基板2に入れる切り込みを深くする必要がある。しかし、上記の製造方法では、切り込み・切断工程前にプリント基板2は応力に強くなっているので、切り込みを従来より浅くできる。
According to this manufacturing method, the deflection preventing
以上、説明したように、本発明の実施形態に係る電子回路基板1は、高剛性のはんだからなるたわみ防止はんだ層7により支持されており、たわみづらいので、プリント基板2上の電子部品5およびはんだ接合部6の安全性が従来より向上する。また、たわみ防止はんだ層7の形成は、工数の追加を必要としない。さらに、その製造方法によれば、薄いプリント基板2を用いて電子回路基板1を歩留まり良く簡便に作製することができる。
As described above, the
(実施形態の変形例)
(a)上述した電子回路基板1において、たわみ防止はんだ層7をプリント基板2の長辺に沿って配置する例を示したが、図4(A)に示すように、短辺に沿って配置してもよい。
(Modification of the embodiment)
(A) In the
(b)上述の実施形態においては、プリント基板2を長方形とし、その辺に沿ってたわみ防止はんだ層7を配置する例を示したが、プリント基板2の形状は任意である。例えば、図4(B)に示すように、円形もしくは楕円形のプリント基板2を用いて、その外周に沿ってたわみ防止はんだ層7を配置してもよい。
(B) In the above-described embodiment, an example in which the printed
(c)上述した電子回路基板1において、たわみ防止はんだ層7は電子部品5の実装面のみに形成されるが、その代わりに、図4(C)に示すように、たわみ防止はんだ層7を電子部品5の実装面とその裏面の両面に配置してもよい。この場合、裏表のたわみ防止はんだ層7が重なるように形成することが望ましい。このように形成すれば、両面のたわみ防止はんだ層7が裏表に重なっているので、材料間の熱膨張率の差によって生じる、電子回路基板1の反り曲がりが抑えられる。
(C) In the
(d)上述した電子回路基板1において、たわみ防止はんだ層7は電子部品5の実装面のみに形成されるが、その代わりに、図4(D)に示すように、たわみ防止はんだ層7を電子部品5の実装面の裏面のみに形成してもよい。この場合、プリント基板2の実装面全体を利用して、導電体回路パターン3を形成し電子部品5を実装できる。
(D) In the
(e)上述した電子回路基板1において、たわみ防止はんだ層7は電子部品5のランドとは連続していないが、その代わりに、たわみ防止はんだ層7を電子部品5のランドと接続してもよい。これにより、たわみ防止はんだ層7は電子部品5の放熱を助ける。即ち、たわみ防止はんだ層7は放熱層としても機能する。
(E) In the
(f)上述の実施形態においては、所定の導電体パターン4を導電体回路パターン3から独立した構成としたが、導体体回路パターン3を、例えば、接地ラインや電源ラインに接続し、所定の導電体パターン4の電位を基準電位に固定するようにしてもよい。これにより、所定の導電体パターン4の帯電等を防止できる。
(F) In the above-described embodiment, the
本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の範囲内で種々の実施形態が可能である。 Although the embodiments of the present invention have been described, the present invention is not limited to the above-described embodiments, and various embodiments are possible within the scope of the present invention.
1 電子回路基板
2 プリント基板
3 導電体回路パターン
4 所定の導電体パターン
5 電子部品
51 脚
6 はんだ接合部
7 たわみ防止はんだ層
1
Claims (11)
前記プリント基板上に形成された導電体回路パターンと、
前記プリント基板上に形成された所定の導電体パターンと、
前記所定の導電体パターンに塗布され、前記プリント基板のより高い剛性を有するはんだ層と、
を含む電子回路基板。 A printed circuit board;
A conductor circuit pattern formed on the printed circuit board;
A predetermined conductor pattern formed on the printed circuit board;
A solder layer applied to the predetermined conductor pattern and having a higher rigidity of the printed circuit board;
Including electronic circuit board.
前記所定の導電体パターンは、前記プリント基板の辺に平行に配置されている、
ことを特徴とする請求項1に記載の電子回路基板。 The printed circuit board is rectangular;
The predetermined conductor pattern is disposed in parallel with a side of the printed circuit board,
The electronic circuit board according to claim 1.
前記所定の導電体パターンは、前記プリント基板の外周にそって配置されている、
ことを特徴とする請求項1に記載の電子回路基板。 The printed circuit board is circular or elliptical,
The predetermined conductor pattern is disposed along an outer periphery of the printed circuit board.
The electronic circuit board according to claim 1.
一面から他面に向けて投影したとき、一面上の前記所定の導電体パターンの部分と、他面上の前記所定の導電体パターンの部分とが、実質的に一致する、
ことを特徴とする請求項1から3のいずれか1項に記載の電子回路基板。 The predetermined conductor pattern is formed on both sides of the printed circuit board,
When projected from one surface to the other surface, the portion of the predetermined conductor pattern on the one surface substantially matches the portion of the predetermined conductor pattern on the other surface.
The electronic circuit board according to any one of claims 1 to 3, wherein the electronic circuit board is provided.
ことを特徴とする請求項1から3のいずれか1項に記載の電子回路基板。 The predetermined conductor pattern is formed on the other surface of the printed circuit board on which the conductor circuit pattern is formed.
The electronic circuit board according to any one of claims 1 to 3, wherein the electronic circuit board is provided.
ことを特徴とする請求項1から5のいずれか1項に記載の電子回路基板。 The conductor circuit pattern and the predetermined conductor pattern are made of substantially the same material,
The electronic circuit board according to claim 1, wherein:
前記所定の導電体パターンに塗布されたはんだ層と、前記導電体回路パターンと電子部品とを接続するはんだとは、実質的に同一の材質を有する、
ことを特徴とする請求項1から6のいずれか1項に記載の電子回路基板。 Electronic parts are connected to the conductor circuit pattern by solder,
The solder layer applied to the predetermined conductor pattern and the solder connecting the conductor circuit pattern and the electronic component have substantially the same material,
The electronic circuit board according to claim 1, wherein:
プリント基板上に、はんだ接合部を有する導電体回路パターンと所定の導電体パターンとを形成する工程と、
前記はんだ接合部と前記所定の導電体パターンとを除く部分にソルダーレジスト加工を行う工程と、
前記はんだ接合部と前記所定の導電体パターンとにはんだ層を形成する工程と、
を有する電子回路基板の製造方法。 An electronic circuit board manufacturing method comprising:
Forming a conductor circuit pattern having a solder joint and a predetermined conductor pattern on the printed circuit board;
A step of performing solder resist processing on a portion excluding the solder joint and the predetermined conductor pattern;
Forming a solder layer on the solder joint and the predetermined conductor pattern;
The manufacturing method of the electronic circuit board which has this.
導体層を形成する工程と、
該導体層をパターニングして、前記導電体回路パターンと前記所定の導電体パターンを形成する工程と、
から構成される、ことを特徴とする請求項8に記載の電子回路基板の製造方法。 The step of forming the conductor circuit pattern and the predetermined conductor pattern includes:
Forming a conductor layer;
Patterning the conductor layer to form the conductor circuit pattern and the predetermined conductor pattern;
The method for manufacturing an electronic circuit board according to claim 8, comprising:
前記はんだ層を形成する工程は、前記はんだ接合部と前記電子部品とを前記はんだ層により接続する工程を含む、
ことを特徴とする請求項9に記載の電子回路基板の製造方法。 A step of arranging an electronic component in the solder joint,
The step of forming the solder layer includes a step of connecting the solder joint and the electronic component by the solder layer.
The method of manufacturing an electronic circuit board according to claim 9.
ことを特徴とする請求項10に記載の電子回路基板の製造方法。 The step of forming the solder layer includes a step of forming a solder layer having higher rigidity than the electronic circuit board on the predetermined conductor pattern.
The method for manufacturing an electronic circuit board according to claim 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182798A JP5854449B2 (en) | 2009-08-05 | 2009-08-05 | Electronic circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009182798A JP5854449B2 (en) | 2009-08-05 | 2009-08-05 | Electronic circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011035330A true JP2011035330A (en) | 2011-02-17 |
JP5854449B2 JP5854449B2 (en) | 2016-02-09 |
Family
ID=43764075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009182798A Active JP5854449B2 (en) | 2009-08-05 | 2009-08-05 | Electronic circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5854449B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014229761A (en) * | 2013-05-23 | 2014-12-08 | 株式会社東芝 | Electronic apparatus |
WO2020157793A1 (en) * | 2019-01-28 | 2020-08-06 | 三菱電機株式会社 | Substrate assembly and air conditioning apparatus |
WO2020188758A1 (en) * | 2019-03-19 | 2020-09-24 | 三菱電機株式会社 | Circuit board |
CN113966077A (en) * | 2021-10-29 | 2022-01-21 | 昆山国显光电有限公司 | Circuit board structure and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6230369U (en) * | 1985-08-08 | 1987-02-24 | ||
JPH03120063U (en) * | 1990-03-19 | 1991-12-10 | ||
JPH09130013A (en) * | 1995-10-30 | 1997-05-16 | Ibiden Co Ltd | Fabrication of printed wiring board and substrate for multiple patterns |
JPH09283889A (en) * | 1996-04-09 | 1997-10-31 | Rohm Co Ltd | Reinforcing method of flexible substrate and flexible substrate |
JP2000059018A (en) * | 1998-08-12 | 2000-02-25 | Yaskawa Electric Corp | Prevention of warpage of printed wiring board |
-
2009
- 2009-08-05 JP JP2009182798A patent/JP5854449B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6230369U (en) * | 1985-08-08 | 1987-02-24 | ||
JPH03120063U (en) * | 1990-03-19 | 1991-12-10 | ||
JPH09130013A (en) * | 1995-10-30 | 1997-05-16 | Ibiden Co Ltd | Fabrication of printed wiring board and substrate for multiple patterns |
JPH09283889A (en) * | 1996-04-09 | 1997-10-31 | Rohm Co Ltd | Reinforcing method of flexible substrate and flexible substrate |
JP2000059018A (en) * | 1998-08-12 | 2000-02-25 | Yaskawa Electric Corp | Prevention of warpage of printed wiring board |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014229761A (en) * | 2013-05-23 | 2014-12-08 | 株式会社東芝 | Electronic apparatus |
WO2020157793A1 (en) * | 2019-01-28 | 2020-08-06 | 三菱電機株式会社 | Substrate assembly and air conditioning apparatus |
JPWO2020157793A1 (en) * | 2019-01-28 | 2021-10-14 | 三菱電機株式会社 | Board assembly and air conditioner |
JP7058772B2 (en) | 2019-01-28 | 2022-04-22 | 三菱電機株式会社 | Board assembly and air conditioner |
WO2020188758A1 (en) * | 2019-03-19 | 2020-09-24 | 三菱電機株式会社 | Circuit board |
JPWO2020188758A1 (en) * | 2019-03-19 | 2021-11-18 | 三菱電機株式会社 | Circuit board |
JP7123236B2 (en) | 2019-03-19 | 2022-08-22 | 三菱電機株式会社 | circuit board |
CN113966077A (en) * | 2021-10-29 | 2022-01-21 | 昆山国显光电有限公司 | Circuit board structure and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5854449B2 (en) | 2016-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874305B2 (en) | Circuit board with built-in electric / electronic components and manufacturing method thereof | |
JP2006128686A (en) | Method for manufacturing rigid flexible board | |
CN101621894B (en) | Printed circuit board (PCB) assembly method and printed circuit board preformed product | |
JP5854449B2 (en) | Electronic circuit board | |
JP2010016339A (en) | Module using multilayer flexible printed circuit board and method of manufacturing the same | |
KR101131289B1 (en) | Rigid-Flexible substrate comprising embedded electronic component within and Fabricating Method the same | |
JP2017157739A (en) | Manufacturing method of wiring board with electronic component | |
JP2006060141A (en) | Printed board and mounting method for surface mounted semiconductor package using same | |
JP5524315B2 (en) | Display element module using multilayer flexible printed wiring board | |
JP2008147498A (en) | Multilayer wiring board, and semiconductor device package | |
JP2007088140A (en) | Assembled printed wiring board | |
JP2007012690A (en) | Mounting structure of ball grid array package | |
KR101842938B1 (en) | Method of manufacturing a circuit board having a cavity | |
JP2007250609A (en) | Wiring board | |
KR20170076653A (en) | Printed circuit board, method for producing printed circuit board, and method for bonding conductive member | |
JP2009010201A (en) | Printed circuit board and electronic apparatus | |
JP2010212542A (en) | Circuit board | |
JP3599487B2 (en) | Flexible printed circuit board | |
KR102527719B1 (en) | Printed circuit board and manufacturing method thereof | |
JP2009135285A (en) | Method for manufacturing flexible printed wiring board, and flexible printed wiring board manufactured by the method | |
JP2011066122A (en) | Circuit board | |
JP2007335630A (en) | Flexible rigid printed wiring board, and manufacturing method thereof | |
KR101937281B1 (en) | Connection structure for coaxial cable | |
JP2007019150A (en) | Printed wiring board and printed circuit board | |
JP2005136339A (en) | Substrate-jointing method and its jointing structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140407 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141105 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141113 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5854449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |