JP2007012690A - Mounting structure of ball grid array package - Google Patents

Mounting structure of ball grid array package Download PDF

Info

Publication number
JP2007012690A
JP2007012690A JP2005188425A JP2005188425A JP2007012690A JP 2007012690 A JP2007012690 A JP 2007012690A JP 2005188425 A JP2005188425 A JP 2005188425A JP 2005188425 A JP2005188425 A JP 2005188425A JP 2007012690 A JP2007012690 A JP 2007012690A
Authority
JP
Japan
Prior art keywords
ball
land
lattice
lands
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005188425A
Other languages
Japanese (ja)
Inventor
Hiroshi Yamasako
洋 山迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fujifilm Holdings Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Holdings Corp filed Critical Fujifilm Holdings Corp
Priority to JP2005188425A priority Critical patent/JP2007012690A/en
Publication of JP2007012690A publication Critical patent/JP2007012690A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress reduction of the number of pins to the minimum while occurrence of crack peeling is prevented. <P>SOLUTION: Ball lands 20 to which solder balls are bonded are formed in lattice shapes on a ball face of BGA 10. The ball lands 20 are divided into first ball lands 20a constituting a first lattice 35 on an outermost side and second ball lands 20b constituting a second lattice 36 surrounded by the first lattice 35. The first ball lands 20a are formed in positions except for four corners of the first lattice 35 at the same pitch as the second ball lands. Both adjacent first ball lands 20a at the four corners of the first lattice 35 are formed in positions dislocated from a direction toward the first ball lands 20a in an opposite direction of the four corners of the first lattices 35 by half pitch. Since the first ball lands 20a are formed outside four corner parts 38 to which stress is concentrated, occurrence of crack peeling in a solder bonding part with the solder balls at the time of a temperature cycle test is prevented and reduction of the number of pins is suppressed to the minimum. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、格子状に形成されたボールランドを備えたボールグリッドアレイパッケージの実装構造に関するものである。   The present invention relates to a mounting structure for a ball grid array package having ball lands formed in a lattice shape.

半導体素子を搭載する半導体パッケージとして、ボールグリッドアレイパッケージ(以下、BGAという)がよく知られている。BGAは、表面に半導体素子が搭載される素子搭載エリア、及び半導体素子と電気的に接続される配線パターンが形成され、裏面に半田ボールが半田接合されるボールランドが格子状に形成されているものが一般的である。   A ball grid array package (hereinafter referred to as BGA) is well known as a semiconductor package on which a semiconductor element is mounted. In the BGA, an element mounting area where a semiconductor element is mounted on the front surface and a wiring pattern electrically connected to the semiconductor element are formed, and ball lands on which solder balls are soldered are formed in a lattice shape on the back surface. Things are common.

一方、BGAが実装されるマザーボード等の実装基板には、BGAのボールランドのパターンに対応した接合ランドが格子状に形成されている。そして、BGAを実装基板上の接合ランド形成エリア(実装エリア)に載置した後、BGAの外部接続端子となる半田ボールを接合ランドに半田接合させることで、BGAが実装基板に実装される。BGAは、QFP(クワッドフラットパッケージ)のように側面に外部接続端子を設ける必要がないので、実装基板に実装する際に実装エリアを小さくすることができる。つまり、BGAを用いることで高密度実装が可能になるので、実装基板の小型化が図れる。   On the other hand, on a mounting substrate such as a mother board on which a BGA is mounted, bonding lands corresponding to the BGA ball land pattern are formed in a lattice shape. Then, after the BGA is placed on the bonding land formation area (mounting area) on the mounting board, the BGA is mounted on the mounting board by soldering a solder ball serving as an external connection terminal of the BGA to the bonding land. The BGA does not need to be provided with an external connection terminal on the side surface unlike a QFP (quad flat package), so that the mounting area can be reduced when mounted on a mounting board. In other words, since BGA can be used for high-density mounting, the mounting board can be downsized.

近年、半導体素子の高機能化に伴いBGAの外部接続端子数(ピン数)が増加している。その結果、ボールランドの形成数が増加してランド間のピッチが狭くなり、ランドの面積も縮小されている。また、高密度実装化に伴い、動作時と非動作時の冷熱幅(温度差)が大きくなっている。その結果、BGAを実装基板に実装した状態で、温度サイクル試験、曲げ試験、落下試験などの信頼性評価試験を行う際に、半田ボールとボールランドや接合ランドとの半田接合部にクラック剥離が発生し易くなるので、各試験ごとの品質基準を満たすことが難しくなっている。   In recent years, the number of external connection terminals (number of pins) of a BGA has increased with higher functionality of semiconductor elements. As a result, the number of ball lands formed increases, the pitch between lands narrows, and the land area is also reduced. Moreover, with the high density mounting, the cooling width (temperature difference) during operation and non-operation increases. As a result, when a reliability evaluation test such as a temperature cycle test, a bending test, or a drop test is performed with the BGA mounted on the mounting substrate, crack peeling occurs at the solder joint between the solder ball and the ball land or the joint land. Since it becomes easy to generate | occur | produce, it becomes difficult to satisfy | fill the quality standard for every test.

特に、冷温、高温、冷温・・・を繰り返す温度サイクル試験時には、BGAと実装基板との熱膨張性の差、及びBGAを構成する各部材間の熱膨張性の差などにより生じる応力が半田接合部に伝達されてクラック剥離などの疲労破壊が発生し易い。この応力はBGAの中心から遠い四隅部に最も集中するため、クラック剥離はBGAの四隅で特に発生し易い。   In particular, during a temperature cycle test that repeats cold temperature, high temperature, cold temperature, etc., the stress caused by the difference in thermal expansion between the BGA and the mounting substrate and the difference in thermal expansion between the members constituting the BGA is soldered. Fatigue failure such as crack peeling is likely to occur. Since this stress is most concentrated at the four corners far from the center of the BGA, crack peeling is particularly likely to occur at the four corners of the BGA.

そこで、特許文献1に記載されているように、特に応力が集中する四隅のボールランドのランド径を他のボールランドよりも大きくすることで、四隅のボールランドと半田ボールとの半田接合部の接合強度を上げる方法がよく知られている。また、特許文献2に記載されているように、BGAの中心から同心円状にボールランドを形成する。そして、BGAの中心から遠ざかるのに従いボールランドのランド径を大きくしていくことで、特定の半田接合部に応力が集中するのを防止する方法も知られている。
特開平11−26637号公報(第4〜5頁、図1参照) 特開平11−354675号公報(第3〜4頁、図3参照)
Therefore, as described in Patent Document 1, by increasing the land diameters of the ball lands at the four corners where stress is concentrated more than other ball lands, the solder joints between the ball lands at the four corners and the solder balls Methods for increasing the bonding strength are well known. Further, as described in Patent Document 2, ball lands are formed concentrically from the center of the BGA. A method for preventing the stress from concentrating on a specific solder joint is also known by increasing the land diameter of the ball land as the distance from the center of the BGA increases.
Japanese Patent Laid-Open No. 11-26637 (refer to pages 4 to 5 and FIG. 1) Japanese Patent Laid-Open No. 11-354675 (refer to pages 3 to 4 and FIG. 3)

ところで、前記特許文献1に記載されている方法では、四隅のボールランドと半田ボールとの半田接合部のみの接合強度を上げているが、実際のクラック剥離はBGAの四隅に限定されるものではなく四隅の近傍でも発生しているため、その発生を完全に無くすことはできない。また、各ボールランドのピッチを変えずに、四隅のボールランドの径を大きくしているので、四隅のボールランドに半田接合された半田ボールと、これらに隣接するボールランドに半田接合された半田ボールとの間でブリッジ(ショート)が発生するおそれがある。   By the way, in the method described in Patent Document 1, the bonding strength of only the solder joints between the ball lands at the four corners and the solder balls is increased, but the actual crack peeling is not limited to the four corners of the BGA. Since it occurs near the four corners, it cannot be completely eliminated. Also, since the diameters of the ball lands at the four corners are increased without changing the pitch of each ball land, the solder balls solder-bonded to the ball lands at the four corners and the solder bonded to the ball lands adjacent thereto are soldered. There is a risk of a bridge (short) occurring with the ball.

また、前記特許文献1の方法では、実装基板の接合ランドの径の大きさについては全く触れられていない。そのため、接合ランドの径がボールランドの径よりもかなり小さい場合には、接合ランド側の半田接合部でクラック剥離が発生するおそれがある。逆に接合ランドの径がボールランドの径よりも大きいと、BGA側の半田接合部に応力が集中してクラック剥離が発生するおそれがある。   Further, in the method of Patent Document 1, the diameter of the bonding land of the mounting substrate is not mentioned at all. Therefore, when the diameter of the bonding land is considerably smaller than the diameter of the ball land, crack peeling may occur at the solder bonding portion on the bonding land side. Conversely, if the diameter of the bonding land is larger than the diameter of the ball land, stress may concentrate on the solder bonding portion on the BGA side and crack peeling may occur.

そこで、例えば図7に示したBGA50のように、応力の集中する四隅部51にボールランド52を形成しない方法がよく知られている。この場合には、図中●で示した四隅と四隅の両隣との計12箇所にボールランド52が形成できなくなる。その結果、四隅部を含む形成可能な最大ピン数を100ピンとしたときに、BGA50のピン数が88ピンに減少してしまう。   Therefore, for example, a method in which the ball lands 52 are not formed at the four corners 51 where stress concentrates is well known, such as the BGA 50 shown in FIG. In this case, the ball lands 52 cannot be formed at a total of twelve locations, the four corners indicated by ● in FIG. As a result, when the maximum number of pins that can be formed including the four corners is 100 pins, the number of pins of the BGA 50 is reduced to 88 pins.

また、前記特許文献2記載の方法では、BGAの中心から遠ざかるのに従いボールランドのランド径を大きくしているので、ボールランドを形成可能な数が限られてしまう。その結果、必要なピン数を確保できないおそれがある。   In the method described in Patent Document 2, since the land diameter of the ball land is increased as the distance from the center of the BGA increases, the number of ball lands that can be formed is limited. As a result, the necessary number of pins may not be ensured.

本発明は上記問題を解決するためのものであり、温度サイクル試験等での応力集中によるクラック剥離の発生を防止しつつ、ピン数(ボールランド数)の減少を最小限に抑えられるようにしたボールグリッドアレイパッケージの実装構造を提供することを目的とする。   The present invention is for solving the above-mentioned problem, and it is possible to minimize the decrease in the number of pins (the number of ball lands) while preventing the occurrence of crack peeling due to stress concentration in a temperature cycle test or the like. An object is to provide a mounting structure for a ball grid array package.

本発明は、一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたボールグリッドアレイパッケージを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装するボールグリッドアレイパッケージの実装構造において、前記ボールランドのランド径の大きさをd1とし、前記接合用ランドのランド径の大きさをd2としたときに、d1≧d2を満たすことを特徴とする。   The present invention provides a ball grid array package in which solder balls are solder-bonded to a plurality of ball lands formed in a lattice shape on one surface, and the solder-bonded solder balls are formed into a corresponding substantially circular shape on a mounting substrate. In the mounting structure of the ball grid array package that is solder-bonded to the bonding land and mounted on the mounting substrate, the land diameter of the ball land is d1, and the land diameter of the bonding land is d2. In this case, d1 ≧ d2 is satisfied.

さらに、0.9×d1≦d2を満たすことが好ましい。また、前記格子状に複数形成された前記ボールランドは、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチPで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることが好ましい。さらに、前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとが同じであることが好ましい。   Furthermore, it is preferable that 0.9 × d1 ≦ d2. The plurality of ball lands formed in a lattice shape are (m + 2) rows × (n + 2) columns (m, n) surrounded by a first ball land constituting the outermost first lattice and the first lattice. Is an arbitrary natural number) and second ball lands constituting the second lattice, and when the pitch of the second ball lands is P, the first ball lands exclude the four corners of the first lattice. The first ball lands adjacent to the four corners of the first lattice are formed at positions P with respect to the direction of the first ball lands opposite to the adjacent four corners. It is preferably formed at a position shifted by two. Furthermore, it is preferable that the land diameter of the first ball land and the land diameter of the second ball land are the same.

また、前記格子状に複数形成された前記ボールランドは、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることが好ましい。さらに、前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きいことが好ましい。   The plurality of ball lands formed in the lattice shape are (2m + 2) rows × (2n + 2) columns (m) surrounded by the first lattice and the first lattice forming the first lattice on the most first side. , N is an arbitrary natural number) and second ball lands constituting the second lattice, and when the pitch of the second ball lands is P, the first ball lands are the four corners of the first lattice. The first ball lands adjacent to the four corners of the first lattice are formed at positions other than the four corners of the first lattice with respect to the direction toward the first ball lands opposite to the adjacent four corners. It is preferably formed at a position shifted by P / 2. Furthermore, it is preferable that the land diameter of the first ball land is larger than the land diameter of the second ball land.

本発明のボールグリッドアレイパッケージ(BGA)の実装構造は、一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたBGAを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装する際に、前記ボールランドのランド径の大きさd1が、前記接合用ランドのランド径の大きさd2以上になるようにしたので(d1≧d2)、BGA側の半田接合部に応力が集中して、クラック剥離が発生するのが防止される。   The mounting structure of the ball grid array package (BGA) according to the present invention includes a BGA in which solder balls are solder-bonded to a plurality of ball lands formed in a lattice on one surface, and the solder-bonded solder balls are mounted on a mounting substrate. When the solder land is solder-bonded to the corresponding substantially circular bonding land and mounted on the mounting board, the land diameter size d1 of the ball land is equal to or larger than the land diameter size d2 of the bonding land. (D1 ≧ d2), it is possible to prevent stress from concentrating on the BGA-side solder joint and crack peeling.

さらに、0.9×d1≦d2を満たすようにしたので、実装基板側の半田接合部に応力が集中して、クラック剥離が発生するのが防止される。   Further, since 0.9 × d1 ≦ d2 is satisfied, it is possible to prevent the stress from being concentrated on the solder joint portion on the mounting substrate side and the occurrence of crack peeling.

また、前記ボールランドを、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成し、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドを、前記第1格子の四隅を除く位置にピッチPで形成するとともに、前記第1格子の四隅の両隣の前記第1ボールランドを、それぞれ前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成するようにしたので、前記ボールランドが応力の集中する前記BGAの四隅部外に形成される。その結果、クラック剥離が発生するのが防止される。また、ボールランド形成数(ピン数)の減少を最小限に抑えることができる。   Further, the ball land is composed of a first ball land constituting the outermost first lattice and a second of (m + 2) rows × (n + 2) columns (m and n are arbitrary natural numbers) surrounded by the first lattice. A first ball land is formed with a pitch P at positions excluding the four corners of the first lattice, where P is a pitch of the second ball land and P is a pitch of the second ball land. The first ball lands adjacent to the four corners of the first lattice are formed at positions shifted by P / 2 with respect to the direction toward the first ball lands opposite to the four corners. The ball lands are formed outside the four corners of the BGA where stress is concentrated. As a result, the occurrence of crack peeling is prevented. In addition, a decrease in the number of ball lands formed (number of pins) can be minimized.

さらに、前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとを同じ大きさにしたので、同様にしてピン数の減少を最小限に抑えることができる。   Furthermore, since the land diameter of the first ball land and the land diameter of the second ball land are made the same, the decrease in the number of pins can be minimized.

また、前記ボールランドを、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成し、前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドを、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドを、それぞれ前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成するようにしたので、同様にクラック剥離が発生するのが防止される。   Further, the ball land is composed of a first ball land constituting the first lattice on the most first side and (2m + 2) rows × (2n + 2) columns (m and n are arbitrary natural numbers) surrounded by the first lattice. The first ball land is formed with a pitch of 2P at positions excluding the four corners of the first lattice, where P is a pitch of the second ball land and P is a pitch of the second ball land. And the first ball lands adjacent to the four corners of the first lattice are formed at positions shifted by P / 2 with respect to the direction toward the first ball lands opposite to the four corners. Since it did in this way, it is prevented that crack peeling generate | occur | produces similarly.

さらに、前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きくなるようにしたので、前記BGAの外周部全体の接合強度を高めることができる。   Further, since the land diameter of the first ball land is made larger than the land diameter of the second ball land, the bonding strength of the entire outer periphery of the BGA can be increased.

図1は、ボールグリッドアレイパッケージ(以下、単にBGAという)10が実装基板11に実装された状態を示した側面図である。BGA10は、パッケージ基板13と、半導体素子14と、モールド樹脂15と、半田ボール16とから構成される。   FIG. 1 is a side view showing a state in which a ball grid array package (hereinafter simply referred to as BGA) 10 is mounted on a mounting substrate 11. The BGA 10 includes a package substrate 13, a semiconductor element 14, a mold resin 15, and solder balls 16.

パッケージ基板13は、本実施形態ではリジットタイプのプリント配線板が用いられる。このパッケージ基板13は、ガラスクロスや樹脂等からなるコア基材17と、コア基材17の両面を覆うソルダーレジスト18とから構成されている。このコア基材17の一面(図中上面)には、図示は省略するが半導体素子14が搭載される素子搭載エリアを囲うように配線パターンが形成されている。素子搭載エリア、及び配線パターンに形成されたボンディングパッドは、ソルダーレジスト18に形成された開口(図示せず)から露呈している。   In the present embodiment, the package substrate 13 is a rigid type printed wiring board. The package substrate 13 includes a core base material 17 made of glass cloth or resin, and a solder resist 18 that covers both surfaces of the core base material 17. A wiring pattern is formed on one surface (upper surface in the drawing) of the core base material 17 so as to surround an element mounting area on which the semiconductor element 14 is mounted, although not shown. Bonding pads formed in the element mounting area and the wiring pattern are exposed from an opening (not shown) formed in the solder resist 18.

また、コア基材17の他面(図中下面)には、半田ボール16が半田接合される略円形状のボールランド20(図2参照)が形成され、このボールランド20も同様にソルダーレジスト18に形成された略円形状の開口18a(図2参照)から露呈している。なお、ボールランド20や、上述の配線パターン(図示せず)は、例えばコア基材17の両面に予め設けられた銅箔をエッチング処理して形成される。以下、半導体素子14が搭載される面を「半導体素子面」、ボールランド20が形成される面を「ボール面」と定義して説明を行う。   Further, a substantially circular ball land 20 (see FIG. 2) to which the solder ball 16 is soldered is formed on the other surface (lower surface in the drawing) of the core base material 17, and this ball land 20 is similarly solder resist. It exposes from the substantially circular opening 18a (refer FIG. 2) formed in FIG. The ball land 20 and the above-described wiring pattern (not shown) are formed, for example, by etching copper foil provided in advance on both surfaces of the core base material 17. In the following description, the surface on which the semiconductor element 14 is mounted is defined as “semiconductor element surface”, and the surface on which the ball land 20 is formed is defined as “ball surface”.

半導体素子14は、パッケージ基板13の半導体素子面の素子搭載エリア(図示せず)に、銀ペースト等で接着される。そして、半導体素子14が接着されたら、半導体素子14と、図示しない配線パターンのボンディングパッドとがボンディングワイヤ21を介して接続される。これにより、半導体素子14と配線パターン(図示せず)とが電気的に接続される。半導体素子面は、ボンディングワイヤ21が接続されたらモールド樹脂15で覆われて、ボンディングワイヤ21の接続部、及び半導体素子14が保護される。   The semiconductor element 14 is bonded to an element mounting area (not shown) on the semiconductor element surface of the package substrate 13 with silver paste or the like. When the semiconductor element 14 is bonded, the semiconductor element 14 and a bonding pad having a wiring pattern (not shown) are connected via the bonding wire 21. Thereby, the semiconductor element 14 and a wiring pattern (not shown) are electrically connected. When the bonding wire 21 is connected, the semiconductor element surface is covered with the mold resin 15 to protect the connection portion of the bonding wire 21 and the semiconductor element 14.

ボールランド20は、パッケージ基板13のボール面に所定ピッチで格子状に複数形成されている(図3参照)。各ボールランド20は、コア基材17を貫通するように形成されたビアホール(図示せず)、半導体素子面側の配線パターン(図示せず)、ボンディングワイヤ21を介して半導体素子14と電気的に接続されている。各ボールランド20には、BGA10を実装基板11に実装する前に、図示しないボール搭載装置により半田ボール16が搭載される。搭載された半田ボール16は、IRリフロー処理等によってボールランド20に半田接合されて外部接続端子となる。   A plurality of ball lands 20 are formed in a lattice pattern at a predetermined pitch on the ball surface of the package substrate 13 (see FIG. 3). Each ball land 20 is electrically connected to the semiconductor element 14 via a via hole (not shown) formed so as to penetrate the core substrate 17, a wiring pattern (not shown) on the semiconductor element surface side, and a bonding wire 21. It is connected to the. Solder balls 16 are mounted on each ball land 20 by a ball mounting device (not shown) before mounting the BGA 10 on the mounting substrate 11. The mounted solder ball 16 is soldered to the ball land 20 by an IR reflow process or the like to become an external connection terminal.

実装基板11は、パッケージ基板13と同様のリジットプリント配線板であり、コア基材25と、コア基材25の両面を覆うソルダーレジスト26とから構成されている。コア基材25のBGA搭載面(図中上面)には、BGA10が実装される実装エリア(図示せず)が形成されている。この実装エリア(図示せず)には、BGA10の各ボールランド20に半田接合された半田ボール16にそれぞれ対応する略円形状の接合ランド28が格子状に形成されている。そして、ソルダーレジスト26には、各接合ランド28を露呈させる開口26a(図2参照)が形成されている。   The mounting substrate 11 is a rigid printed wiring board similar to the package substrate 13, and includes a core base material 25 and a solder resist 26 that covers both surfaces of the core base material 25. A mounting area (not shown) in which the BGA 10 is mounted is formed on the BGA mounting surface (upper surface in the drawing) of the core substrate 25. In this mounting area (not shown), substantially circular joining lands 28 corresponding to the solder balls 16 soldered to the respective ball lands 20 of the BGA 10 are formed in a lattice shape. The solder resist 26 is formed with openings 26a (see FIG. 2) that expose the respective bonding lands 28.

接合ランド28は、例えばボールランド20と同様に、コア基材25のBGA搭載面に設けられた銅箔をエッチング処理して形成される。そして、各接合ランド28は、BGA搭載面に形成された図示しない配線パターンを介して、他に実装された電子部品や電源と電気的に接続されている。   The bonding land 28 is formed by etching a copper foil provided on the BGA mounting surface of the core substrate 25, for example, similarly to the ball land 20. Each bonding land 28 is electrically connected to an electronic component or power source mounted on another via a wiring pattern (not shown) formed on the BGA mounting surface.

BGA10を実装基板11に実装する際には、BGA10を実装基板11のBGA搭載面に載置して、ボールランド20に半田接合された各半田ボール16をそれぞれ対応する接合ランド28に当接させる。次いで、BGA10及び実装基板11を例えばIRリフロー処理することで、半田ボール16が接合ランド28にも半田接合されて、BGA10の実装基板11への実装が完了する。   When the BGA 10 is mounted on the mounting substrate 11, the BGA 10 is placed on the BGA mounting surface of the mounting substrate 11, and each solder ball 16 soldered to the ball land 20 is brought into contact with the corresponding bonding land 28. . Next, the BGA 10 and the mounting substrate 11 are subjected to, for example, IR reflow processing, so that the solder balls 16 are also soldered to the bonding lands 28, and the mounting of the BGA 10 on the mounting substrate 11 is completed.

次に、温度サイクル試験等での応力集中による両ランド20,28と半田ボール16とのクラック剥離を防止しつつ、可能な限り外部接続端子であるボールランド20の数(以下、ピン数という)を確保可能な方法について説明する。上述したように温度サイクル試験時に応力は、BGA10の四隅部に集中する他に、両ランド20,28のランド径の差によりBGA10側の半田接合部30aまたは実装基板11側の半田接合部30bに集中する(図2参照)。   Next, the number of ball lands 20 that are external connection terminals as much as possible (hereinafter referred to as the number of pins) while preventing crack separation between the lands 20 and 28 and the solder balls 16 due to stress concentration in a temperature cycle test or the like. A method capable of ensuring the above will be described. As described above, stress is concentrated on the four corners of the BGA 10 during the temperature cycle test, and also on the solder joint 30a on the BGA 10 side or the solder joint 30b on the mounting board 11 side due to the difference in land diameter between the lands 20 and 28. Concentrate (see Figure 2).

そこで、本発明では、半田接合部30a,30bのいずれか一方に応力が集中しないように両ランド20,28のランド径の差を調整する。また、応力の集中するBGA10の四隅部にボールランド20を形成することなく、可能な限りピン数を確保できるようにボールランド20の形成位置を調整する。   Therefore, in the present invention, the difference between the land diameters of the lands 20 and 28 is adjusted so that the stress is not concentrated on one of the solder joints 30a and 30b. Further, the formation positions of the ball lands 20 are adjusted so that the number of pins can be secured as much as possible without forming the ball lands 20 at the four corners of the BGA 10 where the stress is concentrated.

図2は、半田接合部30a,30bの断面の一つを拡大して表示した拡大図である。本実施形態のボールランド20は、その周縁部がソルダーレジスト18で覆われたSMD(Solder Mask Defined)構造である。従って、ボールランド20のランド径d1は、ボールランド20の直径よりも小さいソルダーレジスト18の開口18aの直径になる。なお、図示は省略するが、ボールランド20の直径が開口18aの直径よりも小さいNon−SMD構造の場合には、ランド径d1はボールランド20の直径になる。また、接合ランド28も同様にその周縁部がソルダーレジスト26で覆われており、そのランド径d2は、ソルダーレジスト26の開口26aの直径になる。   FIG. 2 is an enlarged view showing one of the cross sections of the solder joints 30a and 30b in an enlarged manner. The ball land 20 of the present embodiment has an SMD (Solder Mask Defined) structure in which the peripheral edge is covered with a solder resist 18. Therefore, the land diameter d1 of the ball land 20 is the diameter of the opening 18a of the solder resist 18 smaller than the diameter of the ball land 20. Although illustration is omitted, in the case of a Non-SMD structure in which the diameter of the ball land 20 is smaller than the diameter of the opening 18a, the land diameter d1 is the diameter of the ball land 20. Similarly, the periphery of the bonding land 28 is covered with the solder resist 26, and the land diameter d2 is the diameter of the opening 26a of the solder resist 26.

ランド径d1が大きいほどBGA10側の半田接合部30aの面積が増え、ランド径d2が大きいほど実装基板11側の半田接合部30bの面積が増える。従って、d1<<d2になると、BGA10側の半田接合部30aに応力が集中してクラック剥離が発生してしまう。また、逆にd1>>d2となると、上述したように実装基板11側の半田接合部30bに応力が集中してクラック剥離が発生してしまう。そのため、本発明では、下記式(1)に示すようにランド径d1がランド径d2とほぼ同じか、またはd2よりも+10%以内の範囲で大きくなるようにすることで、いずれか一方の半田接合部30a,30bへの応力の集中を緩和している。
(1)0.9×d1≦d2≦d1
The area of the solder joint 30a on the BGA 10 side increases as the land diameter d1 increases, and the area of the solder joint 30b on the mounting board 11 side increases as the land diameter d2 increases. Therefore, when d1 << d2, stress concentrates on the solder joint 30a on the BGA 10 side, and crack peeling occurs. Conversely, when d1 >> d2, stress concentrates on the solder joint 30b on the mounting substrate 11 side as described above, and crack peeling occurs. Therefore, in the present invention, as shown in the following formula (1), the land diameter d1 is substantially the same as the land diameter d2 or larger within the range of + 10% than d2, so that either one of the solders Stress concentration on the joints 30a and 30b is alleviated.
(1) 0.9 × d1 ≦ d2 ≦ d1

上記式(1)を満たすように、ボールランド20のランド径d1と、接合ランド28のランド径d2とを調整することで、BGA10側の半田接合部30a及び実装基板11側の半田接合部30bのいずれか一方に応力が集中するのが防止される。   By adjusting the land diameter d1 of the ball land 20 and the land diameter d2 of the bonding land 28 so as to satisfy the above formula (1), the solder bonding portion 30a on the BGA 10 side and the solder bonding portion 30b on the mounting substrate 11 side are adjusted. It is possible to prevent stress from concentrating on either of these.

次に、応力の集中するBGA10の四隅部にボールランド20を形成することなく、ピン数の減少が最小限に抑えられるように、各ボールランド20の形成位置を調整する方法について図3及び図4を用いて説明する。ここで、図3はBGA10をボール面側から見た平面図であり、図4は図3の一部を拡大した拡大図である。なお、本実施形態のBGA10は、上述の図7で説明したBGA50と同様に四隅部を含む形成可能な最大ピン数が100ピンであるものとする。   Next, a method of adjusting the formation position of each ball land 20 so that the decrease in the number of pins can be minimized without forming the ball lands 20 at the four corners of the BGA 10 where stress is concentrated is shown in FIGS. 4 will be described. Here, FIG. 3 is a plan view of the BGA 10 viewed from the ball surface side, and FIG. 4 is an enlarged view of a part of FIG. In the BGA 10 of the present embodiment, the maximum number of pins that can be formed including the four corners is 100, like the BGA 50 described with reference to FIG.

図3及び図4に示すように、格子状に形成されたボールランド20を、最も外側の第1格子35を構成する第1ボールランド20aと、第1格子35に囲まれる8行×8列の第2格子36を構成する第2ボールランド20bとに分ける。この際に、第1ボールランド20aのランド径d1a と、第2ボールランド20bのランド径d1b とは共に同じ大きさ、例えば0.275mmである。また、使用される半田ボール16の径は、0.300mmである。 As shown in FIGS. 3 and 4, the ball lands 20 formed in a lattice shape are arranged in 8 rows × 8 columns surrounded by the first ball lands 20 a constituting the outermost first lattice 35 and the first lattice 35. And the second ball land 20b constituting the second grid 36. In this case, the land diameter d1 a first ball lands 20a, land diameter d1 b and both the same size of the second ball land 20b, for example, 0.275 mm. Moreover, the diameter of the solder ball 16 used is 0.300 mm.

本実施形態では、両ボールランド20a,20bのうち第1ボールランド20aの形成位置を調整する。具体的には、第2ボールランド20bのピッチをPとしたときに、第1ボールランド20aを図中●で記した第1格子35の四隅を除く位置にピッチPで形成する。また、この時に本実施形態では、第1格子35の四隅の両隣の第1ボールランド20aを、それぞれ隣接する第1格子35の四隅と逆方向にある第1ボールランド20aに向かう方向に対してP’=P/2だけずれた位置に形成する。これにより、第1格子35の四隅の両隣の第1ボールランド20aが、応力の集中する四隅部38外に形成される。なお、本実施形態ではピッチPは、例えば1.0mmである。   In this embodiment, the formation position of the 1st ball land 20a is adjusted among both ball lands 20a and 20b. Specifically, when the pitch of the second ball lands 20b is P, the first ball lands 20a are formed at a pitch P at positions excluding the four corners of the first lattice 35 indicated by ● in the figure. Further, at this time, in the present embodiment, the first ball lands 20a adjacent to the four corners of the first lattice 35 are directed toward the first ball lands 20a opposite to the four corners of the adjacent first lattice 35. It is formed at a position shifted by P ′ = P / 2. As a result, the first ball lands 20a on both sides of the four corners of the first lattice 35 are formed outside the four corner portions 38 where stress is concentrated. In the present embodiment, the pitch P is, for example, 1.0 mm.

第1ボールランド20aが全て四隅部38外に形成されているので、BGA10の四隅部38でクラック剥離が発生するのが防止される。また、上述の図7で説明したように、従来では最大ピン数100から88ピンに減少するのに対して、本実施時形態のBGA10では92ピンを確保することができる。つまり、ピン数の減少を最小限に抑えることができる。   Since all the first ball lands 20a are formed outside the four corners 38, it is possible to prevent crack peeling from occurring at the four corners 38 of the BGA 10. In addition, as described with reference to FIG. 7 described above, the conventional pin number is reduced from 100 to 88 pins, whereas the BGA 10 of the present embodiment can secure 92 pins. That is, the reduction in the number of pins can be minimized.

以上のように本実施形態では、ボールランド20のランド径d1の大きさと、接合ランド28のランド径d2の大きさとを調整することで、BGA側の半田接合部30a及びBGA10側の半田接合部30aのいずれか一方への応力の集中を緩和することができる。また、第1ボールランド20の形成位置を調整することで、応力の集中するBGA10の四隅部38にボールランド20を形成することなく、ピン数の減少を最小限に抑えることができる。これにより、温度サイクル試験等での応力集中による両ランド20,28と半田ボール16とのクラック剥離を防止して、BGA10の半田接合信頼性を向上させることができる。また、従来よりもBGA10のピン数を多く確保することができる。   As described above, in the present embodiment, by adjusting the size of the land diameter d1 of the ball land 20 and the size of the land diameter d2 of the bonding land 28, the solder bonding portion 30a on the BGA side and the solder bonding portion on the BGA 10 side. The concentration of stress on either one of 30a can be reduced. Further, by adjusting the formation position of the first ball land 20, it is possible to minimize the decrease in the number of pins without forming the ball land 20 at the four corner portions 38 of the BGA 10 where stress is concentrated. As a result, crack separation between the lands 20 and 28 and the solder balls 16 due to stress concentration in a temperature cycle test or the like can be prevented, and the solder joint reliability of the BGA 10 can be improved. In addition, the number of pins of the BGA 10 can be ensured more than before.

なお、上記実施形態では、第1格子35を構成する第1ボールランド20aのランド径d1a の大きさと、第2格子36を構成する第2ボールランド20bのランド径d1b の大きさとを同じにしているが、本発明はこれに限定されるものではない。応力の集中によるクラック剥離は、BGA10の四隅部38だけなく、最も外側の半田接合部30a,30b全てで発生する可能性がある。以下、図5及び図6を用いて、BGA10の外周部全体の接合強度を高めるようにした本発明の第2の実施形態のBGA40について説明を行う。 In the above embodiment, the size of the land diameter d1 a of the first ball land 20a constituting the first lattice 35 is the same as the size of the land diameter d1 b of the second ball land 20b constituting the second lattice 36. However, the present invention is not limited to this. Crack separation due to stress concentration may occur not only at the four corners 38 of the BGA 10 but also at all the outermost solder joints 30a and 30b. Hereinafter, the BGA 40 according to the second embodiment of the present invention in which the bonding strength of the entire outer periphery of the BGA 10 is increased will be described with reference to FIGS. 5 and 6.

BGA40のボール面には、ボールランド42が格子状に形成されている。そして、上述のBGA10と同様に、ボールランド42を、最も外側の第1格子43を構成する第1ボールランド42aと、第1格子43に囲まれる8行×8列の第2格子44を構成する第2ボールランド42bとに分ける。   Ball lands 42 are formed in a lattice shape on the ball surface of the BGA 40. Then, similarly to the BGA 10 described above, the ball lands 42 are constituted by the first ball lands 42 a constituting the outermost first lattice 43 and the second lattice 44 of 8 rows × 8 columns surrounded by the first lattice 43. The second ball land 42b is divided.

BGA40では、その外周部全体の接合強度を高くするために、第1ボールランド42aのランド径d3a の大きさが、第2ボールランド42bのランド径d3b の大きさよりも大きくなるようにしている。第1ボールランド42aのランド径d3a は例えば0.400mmであり、このランド42aに半田接合される半田ボール16の径はφ0.450mmである。また、第2ボールランド42bのランド径d3b は例えば0.275mmであり、このランド42bに半田接合される半田ボール16の径はφ0.300mmである。 In BGA40, in order to increase the bonding strength of the entire outer periphery thereof, the size of the land diameter d3 a of the first ball land 42a is set to be larger than the size of the land diameter d3 b of the second ball lands 42b Yes. Land diameter d3 a of the first ball land 42a is 0.400mm example, the diameter of the solder balls 16 are soldered to the land 42a is Fai0.450Mm. Further, land diameter d3 b of the second ball land 42b is 0.275mm example, the diameter of the solder balls 16 are soldered to the land 42b is Fai0.300Mm.

ここで、図示は省略するが、第1ボールランド42aに対応する実装基板11の接合ランドのランド径は、ランド径d3a と同じかその−10%以内の範囲の大きさで形成されている。また、第2ボールランド42bに対応する実装基板11の接合ランドのランド径も、ランド径d3b と同じかその−10%以内の範囲の大きさで形成されている(図2参照)。 Here, although not shown, a land diameter of the bonding lands of the mount board 11 corresponding to the first ball land 42a is formed in the size range within -10% of the same plastic as the land diameter d3 a . Moreover, the land diameter of the bonding lands of the mount board 11 corresponding to the second ball land 42b is also formed in a size range within -10% of the same plastic as the land diameter d3 b (see FIG. 2).

このBGA40でも、BGA10と同様に、第1ボールランド42aを図中●で記した第1格子43の四隅を除く位置に形成している。この際に、第1ボールランド42aのランド径d3a の大きさが、第2ボールランド42bのランド径d3b の大きさよりも大きく形成されている。そのため、BGA40では、各ボールランド42a,42bに半田接合された半田ボール16同士がブリッジ(ショート)しないように、第1ボールランド42aのピッチを第2ボールランド42bのピッチよりも大きくしている。 In the BGA 40 as well, like the BGA 10, the first ball lands 42a are formed at positions excluding the four corners of the first lattice 43 indicated by ● in the figure. At this time, the size of the land diameter d3 a of the first ball land 42a is formed to be larger than the size of the land diameter d3 b of the second ball lands 42b. Therefore, in the BGA 40, the pitch of the first ball lands 42a is made larger than the pitch of the second ball lands 42b so that the solder balls 16 soldered to the ball lands 42a and 42b do not bridge (short). .

具体的には、第2ボールランド42bのピッチをPとしたときに、第1ボールランド20aを図中●で記した第1格子43の四隅を除く位置にピッチP’’=2Pで形成する。この時に、上述のBGA10と同様に第1格子43の四隅の両隣の第1ボールランド42aを、それぞれ隣接する第1格子43の四隅と逆方向にある第1ボールランド42aに向かう方向に対してP’=P/2だけずれた位置に形成する。これにより、第1格子43の四隅の両隣の第1ボールランド42aが、特に応力の集中する四隅部45外に形成される。なお、本実施形態では、ピッチP=1.0mm、P’=0.5mm、P’’=2.0mmである。   Specifically, when the pitch of the second ball lands 42b is P, the first ball lands 20a are formed with a pitch P ″ = 2P at positions excluding the four corners of the first lattice 43 indicated by ● in the figure. . At this time, similarly to the above-described BGA 10, the first ball lands 42 a adjacent to the four corners of the first lattice 43 are directed toward the first ball lands 42 a opposite to the four corners of the adjacent first lattice 43. It is formed at a position shifted by P ′ = P / 2. As a result, the first ball lands 42a adjacent to the four corners of the first lattice 43 are formed outside the four corners 45 where stress is particularly concentrated. In this embodiment, the pitch P = 1.0 mm, P ′ = 0.5 mm, and P ″ = 2.0 mm.

このように、BGA40では、第1ボールランド42aのランド径の大きさを大きくするとともに、第1ボールランド42aを特に応力の集中する四隅部45外に形成したので、BGA10と比較してピン数は減少するが、BGA40の外周部全体の接合強度を高めて、半田接合信頼性をBGA10よりも向上させることができる。   In this way, in the BGA 40, the land diameter of the first ball land 42a is increased and the first ball land 42a is formed outside the four corners 45 where stress is particularly concentrated. However, the bonding strength of the entire outer periphery of the BGA 40 can be increased, and the solder bonding reliability can be improved as compared with the BGA 10.

なお、上記実施形態では、BGA10として一つのコア基材17からなる2層構造のリジットタイプのプリント配線板を例に説明を行ったが、本発明はこれに限定されるものではなく、4層以上の多層のリジットタイプのプリント配線板を用いてもよい。また、実装基板11も同様に、4層以上の多層のリジットタイプのプリント配線板を用いてもよい。   In the above-described embodiment, a rigid printed wiring board having a two-layer structure composed of one core base material 17 as the BGA 10 has been described as an example. However, the present invention is not limited to this, and four layers are used. You may use the above multilayer rigid type printed wiring board. Similarly, the mounting substrate 11 may be a multilayer rigid type printed wiring board having four or more layers.

また、上記実施形態では、BGA10や実装基板11としてリジットタイプのプリント配線板を用いているが、本発明はこれに限定されるものではなく、フレキシブルタイプのBGAや実装基板が使用される場合でも本発明を適用することができる。   Moreover, in the said embodiment, although the rigid type printed wiring board is used as BGA10 or the mounting board | substrate 11, this invention is not limited to this, Even when a flexible type BGA and a mounting board | substrate are used. The present invention can be applied.

なお、上記実施形態では、BGA10の第2格子35が8行×8列の第2ボールランド20bから構成されているが、(m+2)行×(n+2)列(m,nは任意の自然数)を満たせばその行数及び列数は特に限定はされない。また、同様にBGA40の第2格子44が8行×8列の第2ボールランド42bから構成されているが、(2m+2)行×(2n+2)列(m,nは任意の自然数)を満たせばその行数及び列数は特に限定はされない。   In the above embodiment, the second lattice 35 of the BGA 10 is composed of the second ball land 20b of 8 rows × 8 columns, but (m + 2) rows × (n + 2) columns (m and n are arbitrary natural numbers). As long as is satisfied, the number of rows and the number of columns are not particularly limited. Similarly, the second lattice 44 of the BGA 40 is composed of the second ball lands 42b of 8 rows × 8 columns, provided that (2m + 2) rows × (2n + 2) columns (m and n are arbitrary natural numbers). The number of rows and the number of columns are not particularly limited.

ボールグリッドアレイパッケージ(BGA)が実装基板に実装された状態を示した側面図である。It is the side view which showed the state in which the ball grid array package (BGA) was mounted in the mounting board | substrate. 半田接合部の断面の一つを拡大して表示した拡大図である。It is the enlarged view which expanded and displayed one of the cross sections of a solder joint part. BGAをボール面側から見た平面図である。It is the top view which looked at BGA from the ball surface side. 図3の一部を拡大して表示した拡大図である。It is the enlarged view which expanded and displayed a part of FIG. 第1ボールランドのランド径の大きさを第2ボールランドのランド径の大きさよりも大きくした第2の実施形態のBGAをボール面側から見た平面図である。It is the top view which looked at BGA of 2nd Embodiment which made the magnitude | size of the land diameter of a 1st ball land larger than the magnitude | size of the land diameter of a 2nd ball land from the ball surface side. 図4の一部を拡大して表示した拡大図である。It is the enlarged view which expanded and displayed a part of FIG. 従来のBGAをボール面側から見た平面図である。It is the top view which looked at the conventional BGA from the ball surface side.

符号の説明Explanation of symbols

10 ボールグリッドアレイパッケージ(BGA)
11 実装基板
20 ボールランド
20a 第1ボールランド
20b 第2ボールランド
28 接合ランド
35 第1格子
36 第2格子
38 四隅部
10 Ball grid array package (BGA)
DESCRIPTION OF SYMBOLS 11 Mounting board 20 Ball land 20a 1st ball land 20b 2nd ball land 28 Junction land 35 1st grating | lattice 36 2nd grating | lattice 38 Four corners

Claims (6)

一面に格子状に複数形成されたボールランドにそれぞれ半田ボールが半田接合されたボールグリッドアレイパッケージを、その前記半田接合された前記半田ボールを実装基板上の対応する略円形状の接合用ランドに半田接合して、前記実装基板に実装するボールグリッドアレイパッケージの実装構造において、
前記ボールランドのランド径の大きさをd1とし、前記接合用ランドのランド径の大きさをd2としたときに、d1≧d2を満たすことを特徴とするボールグリッドアレイパッケージの実装構造。
A ball grid array package in which solder balls are respectively solder-bonded to a plurality of ball lands formed in a grid on one side, and the solder-bonded solder balls are used as corresponding substantially circular bonding lands on a mounting board. In the mounting structure of the ball grid array package to be soldered and mounted on the mounting board,
2. A ball grid array package mounting structure, wherein d1 ≧ d2 is satisfied, where d1 is a land diameter of the ball land and d2 is a land diameter of the bonding land.
0.9×d1≦d2を満たすことを特徴とする請求項1記載のボールグリッドアレイパッケージの実装構造。   The ball grid array package mounting structure according to claim 1, wherein 0.9 × d 1 ≦ d 2 is satisfied. 前記格子状に複数形成された前記ボールランドは、最も外側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(m+2)行×(n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、
前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチPで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることを特徴とする請求項1または2記載のボールグリッドアレイパッケージの実装構造。
The plurality of ball lands formed in the lattice shape are the first ball lands constituting the outermost first lattice and (m + 2) rows × (n + 2) columns (m and n are arbitrary) surrounded by the first lattice. And a second ball land constituting a second lattice of
When the pitch of the second ball lands is P, the first ball lands are formed with a pitch P at positions excluding the four corners of the first lattice, and the two adjacent to the four corners of the first lattice. 3. The first ball land is formed at a position shifted by P / 2 with respect to a direction toward the first ball land that is opposite to the four corners adjacent to each other. Mounting structure of ball grid array package.
前記第1ボールランドのランド径の大きさと、前記第2ボールランドのランド径の大きさとが同じであることを特徴とする請求項3記載のボールグリッドアレイパッケージの実装構造。   4. The mounting structure of the ball grid array package according to claim 3, wherein the land diameter of the first ball land is the same as the land diameter of the second ball land. 前記格子状に複数形成された前記ボールランドは、最も第1側の第1格子を構成する第1ボールランドと、前記第1格子により囲まれる(2m+2)行×(2n+2)列(m、nは任意の自然数)の第2格子を構成する第2ボールランドとから構成され、
前記第2ボールランドのピッチをPとしたときに、前記第1ボールランドは、前記第1格子の四隅を除く位置にピッチ2Pで形成されているとともに、前記第1格子の四隅の両隣の前記第1ボールランドが、それぞれ隣接する前記四隅と逆方向にある前記第1ボールランドに向かう方向に対してP/2だけずれた位置に形成されていることを特徴とする請求項1または2記載のボールグリッドアレイパッケージの実装構造。
The plurality of ball lands formed in the lattice shape are the first ball lands constituting the first lattice on the most first side and (2m + 2) rows × (2n + 2) columns (m, n) surrounded by the first lattice. Is a second ball land that constitutes a second lattice of any natural number),
When the pitch of the second ball lands is P, the first ball lands are formed with a pitch 2P at positions excluding the four corners of the first lattice, and the two adjacent to the four corners of the first lattice. 3. The first ball land is formed at a position shifted by P / 2 with respect to a direction toward the first ball land that is opposite to the four corners adjacent to each other. Mounting structure of ball grid array package.
前記第1ボールランドのランド径の大きさが、前記第2ボールランドのランド径の大きさよりも大きいことを特徴とする請求項5記載のボールグリッドアレイパッケージの実装構造。

6. The mounting structure of the ball grid array package according to claim 5, wherein a land diameter of the first ball land is larger than a land diameter of the second ball land.

JP2005188425A 2005-06-28 2005-06-28 Mounting structure of ball grid array package Withdrawn JP2007012690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005188425A JP2007012690A (en) 2005-06-28 2005-06-28 Mounting structure of ball grid array package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188425A JP2007012690A (en) 2005-06-28 2005-06-28 Mounting structure of ball grid array package

Publications (1)

Publication Number Publication Date
JP2007012690A true JP2007012690A (en) 2007-01-18

Family

ID=37750838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188425A Withdrawn JP2007012690A (en) 2005-06-28 2005-06-28 Mounting structure of ball grid array package

Country Status (1)

Country Link
JP (1) JP2007012690A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US8310035B2 (en) 2009-11-10 2012-11-13 Renesas Electronics Corporation Semiconductor package and system
KR101337748B1 (en) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Methods of and semiconductor device with ball strength improvement
US9355947B2 (en) 2014-05-14 2016-05-31 Samsung Electronics Co., Ltd. Printed circuit board having traces and ball grid array package including the same
JP2019527485A (en) * 2016-08-01 2019-09-26 ザイリンクス インコーポレイテッドXilinx Incorporated Non-uniform ball pattern package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283779B2 (en) 2008-05-26 2012-10-09 Elpida Memory, Inc. Peel-resistant semiconductor device with improved connector density, and method of manufacturing the same
US8310035B2 (en) 2009-11-10 2012-11-13 Renesas Electronics Corporation Semiconductor package and system
US8723301B2 (en) 2009-11-10 2014-05-13 Renesas Electronics Corporation Semiconductor package and system
KR101337748B1 (en) * 2011-11-08 2013-12-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Methods of and semiconductor device with ball strength improvement
US8871629B2 (en) 2011-11-08 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of and semiconductor devices with ball strength improvement
US9437567B2 (en) 2011-11-08 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with ball strength improvement
US9978704B2 (en) 2011-11-08 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with ball strength improvement
US9355947B2 (en) 2014-05-14 2016-05-31 Samsung Electronics Co., Ltd. Printed circuit board having traces and ball grid array package including the same
JP2019527485A (en) * 2016-08-01 2019-09-26 ザイリンクス インコーポレイテッドXilinx Incorporated Non-uniform ball pattern package
JP7150700B2 (en) 2016-08-01 2022-10-11 ザイリンクス インコーポレイテッド Uneven ball pattern package

Similar Documents

Publication Publication Date Title
US6864434B2 (en) Warpage-preventive circuit board and method for fabricating the same
US4435740A (en) Electric circuit packaging member
JP2768650B2 (en) Printed circuit board having solder ball mounting groove and ball grid array package using the same
JP2006210852A (en) Circuit board with surface-mounting circuit component, and its manufacture
JP2006013455A (en) Multiprint wiring board and multiprint circuit board
JP2005101031A (en) Semiconductor integrated circuit device and electronic equipment
JP2007012690A (en) Mounting structure of ball grid array package
JP2006294976A (en) Semiconductor device and its manufacturing method
JP2005129663A (en) Multilayer circuit board
JP2008147498A (en) Multilayer wiring board, and semiconductor device package
US8787033B2 (en) Electronic component and electronic device
JP2007158024A (en) Bga-type semiconductor device and its manufacturing method
JP2007027341A (en) Printed wiring board and electronic-components mounting structure
JP2010161295A (en) Printed circuit board and semiconductor device with the same
JP2008141036A (en) Printed substrate and method of manufacturing the same
JP2002231761A (en) Electronic component and mounting body thereof
JP4654971B2 (en) Multilayer semiconductor device
JP2006216842A (en) Memory card and printed wiring board
JP2006253167A (en) Method of manufacturing cavity structure printed wiring board and mounting structure
KR100618700B1 (en) Method for fabricating wafer level package
JP2009076812A (en) Method of manufacturing semiconductor device
JP2011066122A (en) Circuit board
JP2010153751A (en) Semiconductor package
JP4913650B2 (en) Wiring board manufacturing method
WO2015033509A1 (en) Printed wiring board and semiconductor device provided with same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080206

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090204