KR101842938B1 - Method of manufacturing a circuit board having a cavity - Google Patents

Method of manufacturing a circuit board having a cavity Download PDF

Info

Publication number
KR101842938B1
KR101842938B1 KR1020160083951A KR20160083951A KR101842938B1 KR 101842938 B1 KR101842938 B1 KR 101842938B1 KR 1020160083951 A KR1020160083951 A KR 1020160083951A KR 20160083951 A KR20160083951 A KR 20160083951A KR 101842938 B1 KR101842938 B1 KR 101842938B1
Authority
KR
South Korea
Prior art keywords
copper foil
pad
insulating layer
cavity
layer
Prior art date
Application number
KR1020160083951A
Other languages
Korean (ko)
Other versions
KR20180004421A (en
Inventor
전재희
신윤철
윤기호
황정호
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020160083951A priority Critical patent/KR101842938B1/en
Publication of KR20180004421A publication Critical patent/KR20180004421A/en
Application granted granted Critical
Publication of KR101842938B1 publication Critical patent/KR101842938B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

본 발명은 일체형 캐비티 내부에 와이어 본딩을 위한 패드를 형성하는 기술에 관한 것이다. 본 발명은 절연층 양 표면에 동박과, 접착층, 커버레이(C/L)가 차례로 형성된 시작재 위에 칩 단자와의 전기적 접속을 위한 패드를 형성하고, 패드 위에 보호층을 형성하고, 절연층과 동박을 적층하고 프레스함으로써 외층을 형성한다. 이어서, 외층을 구성하는 동박과 절연층을 선택적으로 레이저로 절삭해서 캐비티를 제작하고, 패드 위의 보호층을 제거함으로써 캐비티 제작을 완성한다.  The present invention relates to a technique for forming a pad for wire bonding inside an integral cavity. According to the present invention, a pad for electrical connection with a chip terminal is formed on a starting material in which a copper foil, an adhesive layer and a cover layer (C / L) are sequentially formed on both surfaces of an insulating layer, a protective layer is formed on the pad, The copper foil is laminated and pressed to form an outer layer. Then, the copper foil and the insulating layer constituting the outer layer are selectively laser cut to form a cavity, and the protective layer on the pad is removed to complete the cavity fabrication.

Description

캐비티기판 제조방법{METHOD OF MANUFACTURING A CIRCUIT BOARD HAVING A CAVITY}TECHNICAL FIELD [0001] The present invention relates to a cavity substrate manufacturing method,

본 발명은 회로기판 제조방법에 관한 것으로서, 특히 캐비티 기판(Package Substrate) 제조기술에 관한 것이다. 보다 상세하게, 본 발명은 일체형 캐비티 내부에 칩단자와의 접속을 위한 패드를 형성하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a circuit board manufacturing method, and more particularly, to a technique of manufacturing a package substrate. More particularly, the present invention relates to a technique for forming a pad for connection with a chip terminal inside an integral cavity.

전자제품이 소형화됨에 따라 칩 또는 모듈을 실장하는 기판의 사이즈 역시 두께를 초박형으로 얇게 하고, 연성을 지니고, 경박단소화하는 것이 요구되고 있다.As electronic products are miniaturized, the size of a substrate on which chips or modules are mounted is also required to be thin, thin, flexible, light and thin.

패키지기판의 두께를 줄이기 위해서 캐비티를 제작해서 칩을 캐비티 속에 매립시켜 실장하는 방식이 적용되고 있다. 이때에 캐비티에 실장된 칩과 기판의 회로를 서로 전기적으로 접속하는 것이 필요하다. 칩의 입출력(I/O) 단자와 기판상의 회로를 서로 연결하기 위해서는, 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 플립칩 본딩 방식이 사용되고 있다. In order to reduce the thickness of the package substrate, a method of fabricating a cavity and embedding the chip in a cavity is employed. At this time, it is necessary to electrically connect the chip mounted on the cavity and the circuit of the substrate to each other. In order to connect the input / output (I / O) terminal of the chip and the circuit on the substrate to each other, a flip chip bonding method using wire bonding or solder ball is used.

도1은 종래기술에 따른 캐비티기판 구조를 나타낸 도면이다. 도1을 참조하면, 종래기술은 기판에 캐비티(10)를 제작하고 캐비티(10) 내부에 칩(20)을 안착한 한 후에 외층의 패드(30)와 칩단자를 와이어(40)로 연결하는 방식을 채택하고 있다. 1 shows a cavity substrate structure according to the prior art. Referring to FIG. 1, a conventional method is a method in which a cavity 10 is formed on a substrate and a chip 20 is placed inside the cavity 10, and then a pad 30 of an outer layer is connected to a chip terminal by a wire 40 .

따라서 도1에 도시한 종래기술에 따른 캐비티기판은, 칩 단자접속을 위한 패드를 캐비티 내층에 제작하지 못하고, 캐비티 외층의 표면에 와이어본딩을 위한 패드를 제작하여야 하므로, 패키지기판의 두께를 줄이는데 한계가 있다. 즉, 종래기술의 경우 일체형 캐비티기판의 경우, 적어도 6층 이상의 레이어가 확보되어야 한다. Therefore, in the cavity substrate according to the prior art shown in FIG. 1, a pad for connecting a chip terminal can not be manufactured in the cavity inner layer, and a pad for wire bonding is required to be formed on the surface of the cavity outer layer. . That is, in the case of the conventional integrated cavity substrate, at least six layers must be secured.

그렇다고 해서, 내층에 패드를 제작하는 경우 외층 제작을 위한 프레스 공정 중에 패드가 손상되는 문제점이 있어서, 프레스 과정에 손상시키지 아니하면서 캐비티 내층에 패드를 제작하는 기술의 개발이 절실하다. However, when a pad is formed in the inner layer, there is a problem that the pad is damaged during the pressing process for forming the outer layer, so it is urgent to develop a technique for manufacturing a pad in the inner layer of the cavity without damaging the pressing process.

1. 대한민국 특허등록 제659,510호.1. Korean Patent Registration No. 659,510. 2. 대한민국 특허공개 제1,253,514호.2. Korean Patent Publication No. 1,253,514. 3. 대한민국 특허공개 제1,360,814호3. Korean Patent Publication No. 1,360,814

본 발명의 제1 목적은 캐비티기판 제조기술을 제공하는 데 있다.A first object of the present invention is to provide a cavity substrate manufacturing technique.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 최소 레이어 층수를 4층 이상으로 하는 캐비티기판을 제조하는 기술을 제공하는 데 있다.A second object of the present invention is to provide a technique for manufacturing a cavity substrate having a minimum number of layers of four or more layers in addition to the first object.

본 발명의 제3 목적은 상기 제1 및 제2 목적에 부가하여, 캐비티 내부에 와이어본딩용 패드를 제작한 캐비티기판을 제공하는데 있다. A third object of the present invention is to provide a cavity substrate in which a wire bonding pad is formed in a cavity in addition to the first and second objects.

본 발명에 따른 해결수단으로서, 칩이 안착하는 캐비티 내층 표면에 패드를 제작하는 것을 특징으로 하며, 제작된 패드가 외층 적층 과정에서 손상되는 것을 방지하기 위해서 동박 릴리스필름 타입의 보호층을 피복하였다가, 외층을 적층 형성한 후 캐비티를 제작하는 단계에서 보호층을 제거하는 방식을 제안한다. As a solution according to the present invention, a pad is formed on the surface of the cavity inner layer on which the chip is seated. To prevent the fabricated pad from being damaged during the outer layer deposition process, a copper foil release film type protective layer is coated , And a method of removing the protective layer in the step of forming the cavity after forming the outer layer is proposed.

본 발명은 연성동박적층판(FCCL) 위에 칩 단자와의 전기적 접속을 위한 패드를 형성하고, 패드 위에 보호층을 형성하고, 절연층과 동박을 적층하고 프레스함으로써 외층을 형성한다. 이어서, 외층을 구성하는 동박과 절연층을 선택적으로 레이저로 절삭해서 캐비티를 제작하고, 패드 위의 보호층을 제거함으로써 캐비티 제작을 완성한다. A pad for electrical connection to a chip terminal is formed on a flexible copper clad laminate (FCCL), a protective layer is formed on the pad, an insulating layer and a copper foil are laminated and pressed to form an outer layer. Then, the copper foil and the insulating layer constituting the outer layer are selectively laser cut to form a cavity, and the protective layer on the pad is removed to complete the cavity fabrication.

본 발명은 캐비티 내부 내층 표면에 와이어본딩을 위한 패드를 제작함으로써, 패키지기판의 두께를 매우 얇게 할 수 있으며, 4층만으로도 캐비티기판을 제작할 수 있어 기판두께를 초박판화를 할 수 있음은 물론이고 설계시 자유도를 증가시킬 수 있다. In the present invention, the thickness of the package substrate can be made very thin by forming the pad for wire bonding on the inner surface of the cavity inner layer, and the cavity substrate can be manufactured with only four layers, The degree of freedom can be increased.

도1은 종래기술에 따른 캐비티기판의 전형적인 구조를 나타낸 도면.
도2a 내지 도2f는 본 발명에 따른 캐비티기판을 제조하는 방법을 나타낸 도면.
도3은 본 발명의 양호한 실시예에 따른 캐비티기판 구조를 나타낸 단면도. BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 shows a typical structure of a cavity substrate according to the prior art; Fig.
2A to 2F are views showing a method of manufacturing a cavity substrate according to the present invention.
3 is a cross-sectional view illustrating a cavity substrate structure according to a preferred embodiment of the present invention.

이하, 첨부도면 도2 및 도3을 참조하여 본 발명을 상세히 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings 2 and 3.

본 발명은 회로기판을 제작하는 방법에 있어서, (a) 절연층 표면 위에 실장할 칩 단자들과 전기적으로 접속할 패드들을 형성하는 단계; (b) 상기 패드들 위에 보호층을 형성하는 단계; (c) 절연층과 동박을 적층하고 라미네이트 함으로써 외층을 형성하는 단계; 및 (d) 상기 외층의 동박과 절연층을 레이저로 선택적으로 절삭해서 캐비티를 제작하고, 상기 패드 위의 보호층을 제거함으로써, 상기 보호층 속에 숨어있던 패드 표면을 노출하는 단계를 포함하는 회로기판 제조방법을 제공한다. The present invention provides a method of manufacturing a circuit board, comprising the steps of: (a) forming pads to be electrically connected to chip terminals to be mounted on a surface of an insulating layer; (b) forming a protective layer on the pads; (c) forming an outer layer by laminating and laminating an insulating layer and a copper foil; And (d) selectively etching the copper foil and the insulating layer of the outer layer with a laser to form a cavity, and removing the protective layer on the pad, thereby exposing the pad surface hidden in the protective layer. And a manufacturing method thereof.

도2a 내지 도2f는 본 발명에 따른 캐비티기판을 제조하는 방법을 나타낸 기판 단면 도면이다.2A to 2F are cross-sectional views illustrating a method of manufacturing a cavity substrate according to the present invention.

도2a를 참조하면, 본 발명은 중앙의 절연층(100d) 양면에 동박(100c, 100e)이 피복되어 있고, 다시 동박(100c, 100e)의 양 표면에 접착제(100b, 100f)와 절연층(100a, 100g)이 차례로 피복되어 있는 시작재에서 시작한다.The copper foils 100c and 100e are coated on both sides of the central insulating layer 100d and the adhesive 100b and 100f are bonded to both surfaces of the copper foils 100c and 100e, 100a, 100g) are sequentially coated.

본 발명에 따른 절연층(100d)의 양호한 실시예로서, 에폭시수지 또는 폴리이미드(PI)가 사용될 수 있다. 본 발명에 따른 절연층(100a, 100g)의 양호한 실시예로서, 커버레이(coverlay, C/L)가 사용될 수 있으며, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지가 적용될 수 있다. 도2a에 도시된 시작재(100)의 양호한 실시예로서, 연성동박적층판(FCCL; flexible copper cladded laminate)이 사용될 수 있다. 본 발명에 따른 시작재(100)는 상하 대칭인 구조이므로, 이하에서는 일 면에 캐비티를 제작하는 과정을 설명하기로 하며, 반대 면에 동일한 방식으로 대칭의 캐비티를 제작할 수 있다. As a preferred embodiment of the insulating layer 100d according to the present invention, an epoxy resin or polyimide (PI) can be used. As a preferred embodiment of the insulating layers 100a and 100g according to the present invention, a coverlay (C / L) can be used, and an epoxy resin, an acrylic resin, and a urethane resin can be applied. As a preferred embodiment of the starting material 100 shown in FIG. 2A, a flexible copper clad laminate (FCCL) can be used. Since the starting material 100 according to the present invention has a vertically symmetrical structure, a process of manufacturing a cavity on one surface will be described below, and a symmetric cavity can be fabricated on the opposite surface in the same manner.

도2b를 참조하면, 시작재(100)의 표면의 절연층(100a)를 제거하고, 통상적인 이미지 프로세스를 진행해서 위한 패드(110)를 형성한다. 여기서, 패드 제작을 위해, 표면의 동박(100c) 위에 회로패턴이 전사된 식각마스크을 피복하고 표면이 노출된 동박(100c)을 식각을 하여 패드(110)를 형성할 수 있다.Referring to FIG. 2B, the insulating layer 100a on the surface of the starting material 100 is removed, and a pad 110 is formed for conducting a normal image process. Here, for the pad fabrication, the pad 110 may be formed by covering the etched mask on which the circuit pattern is transferred on the surface copper foil 100c and etching the copper foil 100c whose surface is exposed.

도2c를 참조하면, 표면에 형성된 패드(110)를 보호하기 위해서 패드(110) 위에 보호층(120)을 형성한다. 본 발명에 따른 보호층(120)의 양호한 실시예로서, 접착제(120b) 성분이 붙어있는 동박(120a), 예를 들어 동박 릴리스필름(copper release film)을 부착함으로써, 패드(110)를 보호할 수 있다. Referring to FIG. 2C, a passivation layer 120 is formed on the pad 110 to protect the pad 110 formed on the surface. As a preferred embodiment of the protective layer 120 according to the present invention, the pad 110 is protected by attaching a copper foil 120a, for example a copper release film, to which the adhesive 120b component is attached .

본 발명의 양호한 실시예로서, 보호층(120)은 패드(110)들이 위치한 영역 전체를 에워싸도록 하나의 장방형으로 재단하여 부착할 수 있다. As a preferred embodiment of the present invention, the protective layer 120 may be cut and attached in one rectangle so as to surround the entire area where the pads 110 are located.

본 발명에 따른 보호층(120)의 양호한 실시예로서, 접착제(120b)가 이미 발라진 동박(120a)을 준비해서 패드(110)들을 모두 에워싸는 영역을 커버하도록 적절한 장방형 사이즈로 재단해서 자동화기기를 통해 부착할 수 있다.As a preferred embodiment of the protective layer 120 according to the present invention, the copper foil 120a already coated with the adhesive 120b is prepared and cut to a suitable rectangular size so as to cover all the areas surrounding the pads 110, Can be attached.

도2d를 참조하면, 캐비티 영역을 정의하도록 재단한 절연층(130)과 동박(140)을 적층하고, 가열 가압 프레스 함으로써 외층을 라미네이트 성형한다. 도2e는 적층 성형 후의 단면을 나타낸 도면이다. 2D, the insulating layer 130 and the copper foil 140 cut to define the cavity region are laminated, and the outer layer is laminated by heating and pressing. Fig. 2E is a view showing a cross section after lamination molding. Fig.

이어서, 도2f를 참조하면, 캐비티가 만들어져야 할 영역에 대응하는 부위의 절연층(130)과 동박(140)을 레이저로 절삭하여 제거한다. 도2f를 참조하면, 캐비티 제작을 위한 레이저 컷팅 단계에서, 캐비티 속에 피복되었던 보호층(120)도 함께 절삭되어 제거된다. 보호층(120)은 레이저 또는 커터를 이용해서 긁어내어 박리 제거될 수 있다. 외층의 표면 동박(140)은 일반적인 이미지 프로세스에 따라 회로패턴을 전사함으로써 회로를 형성한다. Next, referring to FIG. 2F, the insulating layer 130 and the copper foil 140 corresponding to the area where the cavity is to be formed are cut and removed by a laser. Referring to FIG. 2F, in the laser cutting step for cavity fabrication, the protective layer 120, which has been coated in the cavity, is also cut and removed. The protective layer 120 can be scraped off using a laser or a cutter. The outer surface copper foil 140 forms a circuit by transferring the circuit pattern according to a general image process.

이상과 같이, 본 발명은 도2b의 단계에서 내층에 와이어본딩용 패드(110)를 제작하고, 도2c의 단계에서 패드(110)를 보호하기 위한 보호층(120)을 피복하였다가, 도2d 및 도2e의 외층형성을 위한 프레스 과정에서 패드(110)가 손상되는 것으로부터 보호하고, 도2f에서 외층과 형성된 후에 캐비티 제작단계에서 제거하는 것을 특징으로 한다. As described above, according to the present invention, the wire bonding pads 110 are formed on the inner layer in the step of FIG. 2B, and the protective layer 120 for protecting the pads 110 is coated in the step of FIG. And protecting the pad 110 from damage during the pressing process for forming the outer layer of FIG. 2E, and removing the outer layer in FIG.

본 발명의 또 다른 실시예로서, 도2b에서 패드(110)를 형성한 후 박리 잉크(peelable ink)를 인쇄하고, 프리프레그와 동박을 적층하여 외층을 형성한 후, 이미지 프로세스를 진행해서 내층의 패드(110)가 개구되도록 한 후, 패드(110)을 ENEPIG 등의 방식으로 피니시 처리하는 방법을 적용할 수도 있다. In another embodiment of the present invention, a pad 110 is formed in FIG. 2B, a peelable ink is printed, a prepreg and a copper foil are laminated to form an outer layer, After the pad 110 is opened, a method of finishing the pad 110 in a manner such as ENEPIG may be applied.

도3은 본 발명에 따른 캐비티기판의 단면을 개략적으로 나타낸 도면이다. 도3을 참조하면, 캐비티(10) 속 실장된 칩(20)이 안착한 내층 표면에 와이어 본딩을 위한 패드(30)가 제작되어 있음을 특징으로 한다. 도3은 와이어 본딩한 모습을 도시하고 있으나, 본 발명에 따라 내층에 제작된 패드는 플립칩 접합 등 표면접합 방식을 위한 패드에도 적용될 수 있다. 3 is a schematic cross-sectional view of a cavity substrate according to the present invention. Referring to FIG. 3, a pad 30 for wire bonding is fabricated on the surface of the inner layer on which the chip 20 mounted in the cavity 10 is placed. Although FIG. 3 shows the wire bonding, the pad fabricated in the inner layer according to the present invention can be applied to the pad for the surface bonding method such as flip chip bonding.

전술한 내용은 후술할 발명의 특허청구범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허청구범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 발명은 캐비티 내부 내층 표면에 와이어본딩을 위한 패드를 제작함으로써, 패키지기판의 두께를 매우 얇게 할 수 있으며, 4층만으로도 캐비티기판을 제작할 수 있어 설계시 자유도를 증가시킬 수 있다. By forming a pad for wire bonding on the inner surface of the cavity inner layer, the thickness of the package substrate can be made very thin, and the cavity substrate can be manufactured with only four layers, thereby increasing the degree of freedom in designing.

Claims (6)

칩 단자와 기판의 회로를 전기적으로 접속할 패드를 캐비티 내부에 형성하는 회로기판 제조 방법에 있어서,
(a) 제1 절연층 위에 제1 동박이 형성된 자재를 시작재로 해서, 상기 제1 동박을 식각해서 동박회로와 상기 동박회로에 연결된 패드를 함께 제1 절연층 표면에 형성하는 단계;
(b) 상기 제1 절연층 표면 중에서 칩이 실장될 부위와 상기 패드를 포함한 영역을 캐비티 영역으로 정의하고, 상기 캐비티 영역 위에, 접착제가 피복된 동박, 동박 릴리스필름, 또는 박리잉크 중 어느 하나를 보호층으로 하여 피복하는 단계;
(c) 상기 캐비티 영역에 대응된 부위가 제거되도록 제2 절연층을 재단하고, 상기 재단된 제2 절연층과 제2 동박을 상기 단계 (b)의 구조물 위에 차례로 적층하되, 상기 캐비티 영역 위에 피복된 보호층 위에 제2 동박층이 접하도록 정렬하여 적층하고, 가열 가압 라미네이트 함으로써 외층을 형성하는 단계;
(d) 제2 동박과 제2 절연층을 레이저로 선택적으로 절삭해서 제거함으로써 캐비티를 개구하고, 상기 보호층을 제거함으로써, 상기 보호층 속에 숨어있던 패드와 칩이 실장될 제1 절연층 표면을 노출하는 단계; 및
(e) 상기 제1 절연층 표면에 칩을 실장하고, 칩 단자와 상기 표면이 노출된 패드를 전기적으로 접속하는 단계
를 포함하는 회로기판 제조방법.A method for manufacturing a circuit board in which a pad for electrically connecting a chip terminal and a circuit of a substrate is formed in a cavity,
(a) etching the first copper foil by using a material having a first copper foil formed on the first insulating layer as a starting material, and forming a copper foil circuit and a pad connected to the copper foil circuit together on the surface of the first insulating layer;
(b) defining, as a cavity region, a region where the chip is to be mounted and a region including the pad, among the surfaces of the first insulating layer, and a copper foil, a copper foil release film or a peeling ink coated with an adhesive As a protective layer;
(c) cutting the second insulating layer so as to remove a portion corresponding to the cavity region, and sequentially laminating the cut second insulating layer and the second copper foil on the structure of the step (b) Laminating the first and second copper foil layers so that the second copper foil layer is in contact with the first protective layer, and forming an outer layer by heat pressure laminating;
(d) selectively opening and cutting the second copper foil and the second insulating layer with a laser to remove the protective layer, thereby removing the pad and the first insulating layer surface to be mounted on the chip, Exposing; And
(e) mounting a chip on the surface of the first insulating layer, and electrically connecting the chip terminal and the pad on which the surface is exposed
≪ / RTI > 삭제delete 제1항에 있어서, 상기 제1 절연층은 에폭시수지 또는 폴리이미드인 것을 특징으로 하는 회로기판 제조방법. The circuit board manufacturing method according to claim 1, wherein the first insulating layer is an epoxy resin or polyimide. 제1항에 있어서, 상기 제2 절연층은 프리프레그인 것을 특징으로 하는 회로기판 제조방법.The circuit board manufacturing method according to claim 1, wherein the second insulating layer is a prepreg. 삭제delete 삭제delete
KR1020160083951A 2016-07-04 2016-07-04 Method of manufacturing a circuit board having a cavity KR101842938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160083951A KR101842938B1 (en) 2016-07-04 2016-07-04 Method of manufacturing a circuit board having a cavity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160083951A KR101842938B1 (en) 2016-07-04 2016-07-04 Method of manufacturing a circuit board having a cavity

Publications (2)

Publication Number Publication Date
KR20180004421A KR20180004421A (en) 2018-01-12
KR101842938B1 true KR101842938B1 (en) 2018-05-14

Family

ID=61001110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160083951A KR101842938B1 (en) 2016-07-04 2016-07-04 Method of manufacturing a circuit board having a cavity

Country Status (1)

Country Link
KR (1) KR101842938B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI668877B (en) * 2018-11-13 2019-08-11 同泰電子科技股份有限公司 Production method for a photoelectric mechanism having a blocking wall
KR20220000461A (en) 2020-06-26 2022-01-04 대덕전자 주식회사 Double-sided circuit board and manufacturing method therof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789531B1 (en) * 2006-10-23 2007-12-28 삼성전기주식회사 Fabricating method of rigid flexible printed circuit board
KR101304359B1 (en) * 2012-04-18 2013-09-11 대덕전자 주식회사 Method of manufacturing a cavity printed circuit board
KR101510037B1 (en) * 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789531B1 (en) * 2006-10-23 2007-12-28 삼성전기주식회사 Fabricating method of rigid flexible printed circuit board
KR101304359B1 (en) * 2012-04-18 2013-09-11 대덕전자 주식회사 Method of manufacturing a cavity printed circuit board
KR101510037B1 (en) * 2014-01-08 2015-04-08 주식회사 심텍 Embedded type printed circuit board using copper foil and method of manufacturing the same and stack package including the same

Also Published As

Publication number Publication date
KR20180004421A (en) 2018-01-12

Similar Documents

Publication Publication Date Title
US8943683B2 (en) Fabricating method of embedded package structure
JP6427817B2 (en) Printed circuit board and manufacturing method thereof
JP4171499B2 (en) Electronic device substrate and manufacturing method thereof, and electronic device and manufacturing method thereof
JP2006222164A (en) Semiconductor device and its manufacturing method
CN102548253A (en) Manufacturing method of multilayer circuit board
KR101253401B1 (en) Method of manufacturing for bonding pad
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
JP2004335915A (en) Method for manufacturing semiconductor device
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
KR101842938B1 (en) Method of manufacturing a circuit board having a cavity
JP2009272512A (en) Method of manufacturing semiconductor device
KR101755814B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2013135080A (en) Manufacturing method of multilayer wiring board
TW201228511A (en) Method for manufacturing multilayer printed circuit board
JP2006310532A (en) Semiconductor device and its manufacturing method
JP2006100666A (en) Semiconductor device and manufacturing method thereof
KR101441466B1 (en) Ultra-thin package board and manufacturing method thereof
KR101130608B1 (en) Printed circuit board assembly
CN112492777B (en) Circuit board and manufacturing method thereof
JP7443689B2 (en) Manufacturing method of electronic component built-in board
JP2011066122A (en) Circuit board
KR101067063B1 (en) A carrier for manufacturing a printed circuit board and a method of manufacturing the same and a method of manufacturing a printed circuit board using the same
JP6735793B2 (en) Composite substrate and rigid substrate
JP2005340864A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant