JP7123236B2 - circuit board - Google Patents
circuit board Download PDFInfo
- Publication number
- JP7123236B2 JP7123236B2 JP2021506901A JP2021506901A JP7123236B2 JP 7123236 B2 JP7123236 B2 JP 7123236B2 JP 2021506901 A JP2021506901 A JP 2021506901A JP 2021506901 A JP2021506901 A JP 2021506901A JP 7123236 B2 JP7123236 B2 JP 7123236B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ceramic capacitor
- chip ceramic
- printed wiring
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明は、チップセラミックコンデンサが搭載された回路基板に関する。 The present invention relates to a circuit board on which chip ceramic capacitors are mounted.
従来、チップセラミックコンデンサが搭載された回路基板が広く用いられている。セラミックコンデンサは、セラミック材料を誘電体に用いて構成されたコンデンサであり、一般的にはノイズの抑制、電圧の安定化、信号周波数のフィルタなどの用途に使用される。チップセラミックコンデンサは、セラミックコンデンサが直方体のチップ形状に構成されたものである。チップセラミックコンデンサは、両端に電極を備え、電極が回路基板上のランドにはんだ付けによって接続されて使用される。 Conventionally, circuit boards on which chip ceramic capacitors are mounted have been widely used. A ceramic capacitor is a capacitor that uses a ceramic material as a dielectric, and is generally used for noise suppression, voltage stabilization, signal frequency filtering, and the like. A chip ceramic capacitor is a ceramic capacitor formed into a rectangular parallelepiped chip shape. A chip ceramic capacitor has electrodes at both ends, and the electrodes are connected to lands on a circuit board by soldering.
一般的にチップセラミックコンデンサは、歪むとクラックが生じやすい電子部品であり、クラックが生じるとショート状態またはオープン状態で故障する。複数枚取りの回路基板を分割する時、回路基板を製品に取り付ける時、および回路基板に実装されたコネクタにハウジングを挿抜する時などに回路基板に歪みが生じると、回路基板に実装されたチップセラミックコンデンサにも歪みが生じてチップセラミックコンデンサにクラックが生じることがある。 Generally, chip ceramic capacitors are electronic components that are prone to cracking when distorted, and if cracks occur, they fail in a short-circuit or open-circuit state. When the circuit board is divided into multiple pieces, when the circuit board is attached to the product, or when the housing is inserted into or removed from the connector mounted on the circuit board, if the circuit board is distorted, the chips mounted on the circuit board may be damaged. Distortion may also occur in ceramic capacitors and cracks may occur in chip ceramic capacitors.
このため、チップセラミックコンデンサにクラックを発生させないためには、チップセラミックコンデンサを回路基板の端面付近に実装することは避けることが好ましい。したがって、チップセラミックコンデンサを回路基板に実装する際には、チップセラミックコンデンサをできるだけ回路基板の面内における内部側に実装することが一般的である。すなわち、回路基板におけるチップセラミックコンデンサの配置領域には、実質的に制限が存在する。 Therefore, in order to prevent cracks from occurring in the chip ceramic capacitor, it is preferable to avoid mounting the chip ceramic capacitor near the end surface of the circuit board. Therefore, when mounting a chip ceramic capacitor on a circuit board, it is common to mount the chip ceramic capacitor on the inner side of the circuit board as much as possible. In other words, there is a substantial limit to the placement area of the chip ceramic capacitors on the circuit board.
また、複数枚取りの回路基板を分割する時に回路基板に発生する歪みを低減するために、専用の分割治具が使用されることがある。しかしながら、専用の分割治具を使用する場合には、治具の構造的な制約によって回路基板の端面付近に他の部品に比べて相対的に高さの高い部品を実装できない場合がある。 Moreover, in order to reduce the distortion that occurs in the circuit board when dividing the circuit board into multiple pieces, a dedicated dividing jig is sometimes used. However, when a dedicated dividing jig is used, it may not be possible to mount components relatively taller than other components in the vicinity of the end face of the circuit board due to structural constraints of the jig.
また、特許文献1には、電子部品を基板に実装した回路基板であって、電子部品の周縁部の少なくとも一部に沿って、基板上に帯状接着剤層を備えた回路基板が開示されている。 Further, Patent Document 1 discloses a circuit board in which electronic components are mounted on the substrate, and a strip-shaped adhesive layer is provided on the substrate along at least a part of the peripheral edge of the electronic components. there is
しかしながら、上記特許文献1の回路基板によれば、帯状接着剤層は回路基板の一部として機能することができない。このため、帯状接着剤層は回路基板の基板設計上での制約となり、ノイズ対策および絶縁距離などの制約がある中で、回路基板の設計を更に困難にしている。 However, according to the circuit board of Patent Document 1, the band-shaped adhesive layer cannot function as part of the circuit board. For this reason, the band-like adhesive layer restricts the board design of the circuit board, and makes the design of the circuit board even more difficult while there are restrictions on noise countermeasures, insulation distance, and the like.
本発明は、上記に鑑みてなされたものであって、チップセラミックコンデンサの配置領域の制約を緩和し、基板設計の自由度を向上させることが可能な回路基板を得ることを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a circuit board capable of alleviating restrictions on the arrangement area of chip ceramic capacitors and improving the degree of freedom in board design.
上述した課題を解決し、目的を達成するために、本発明にかかる回路基板は、プリント配線板と、プリント配線板に実装されたチップセラミックコンデンサと、を備える。回路基板は、回路基板の面内に、剛性が相対的にプリント配線板よりも高い補強部品が実装される。補強部品は、回路基板の面内において補強部品に対向する側のチップセラミックコンデンサの周縁部から予め決められた離間距離の範囲内に配置されている。 In order to solve the above-described problems and achieve the object, a circuit board according to the present invention includes a printed wiring board and a chip ceramic capacitor mounted on the printed wiring board. The circuit board is mounted with reinforcing parts having relatively higher rigidity than the printed wiring board in the plane of the circuit board. The reinforcing component is arranged within a range of a predetermined separation distance from the peripheral edge portion of the chip ceramic capacitor on the side facing the reinforcing component within the plane of the circuit board.
本発明にかかる回路基板は、チップセラミックコンデンサの配置領域の制約を緩和し、基板設計の自由度を向上させることが可能である、という効果を奏する。 Advantageous Effects of Invention The circuit board according to the present invention is effective in that it is possible to relax restrictions on the arrangement area of chip ceramic capacitors and improve the degree of freedom in board design.
以下に、本発明の実施の形態にかかる回路基板を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 A circuit board according to an embodiment of the present invention will be described in detail below with reference to the drawings. In addition, this invention is not limited by this embodiment.
実施の形態1.
図1は、本発明の実施の形態1にかかる回路基板1の主要な構成を示す平面図である。図2は、図1に示す回路基板1の要部断面図であり、回路基板1におけるチップセラミックコンデンサ2に沿った要部断面図である。図2では、回路基板1の面内におけるチップセラミックコンデンサ2の外形形状の長手方向に沿った断面を示している。図3は、図1に示す回路基板1の要部断面図であり、金属プレート6に沿った要部断面図である。Embodiment 1.
FIG. 1 is a plan view showing the main configuration of a circuit board 1 according to Embodiment 1 of the present invention. FIG. 2 is a cross-sectional view of the circuit board 1 shown in FIG. 1 and is a cross-sectional view of the circuit board 1 taken along the chip
本実施の形態1にかかる回路基板1は、電気電子機器に内蔵され、商用電源または電池などの電源から電力の供給を受けて動作する。回路基板1は、回路基板1に接続された各種アクチュエータおよび各種センサといった各種装置に電力を供給し、また各種装置との間で電気信号を送受信することにより、各種装置を駆動する。すなわち、回路基板1は、電気電子機器の機能を実現するために設けられた制御基板である、一般的に板形状を呈する部品である。 The circuit board 1 according to the first embodiment is built in an electric/electronic device and operates by being supplied with power from a commercial power source or a power source such as a battery. The circuit board 1 supplies power to various devices such as various actuators and various sensors connected to the circuit board 1, and transmits and receives electrical signals to and from the various devices, thereby driving the various devices. That is, the circuit board 1 is a component generally having a plate shape, which is a control board provided to realize the functions of the electric/electronic device.
本実施の形態1にかかる回路基板1は、プリント配線板11に電子部品がはんだ付けされて電子回路が形成された回路基板である。プリント配線板11は、公知の構造を備え、絶縁基板12において背向する一面および他面に配線パターン13、絶縁基板12の表面に積層された絶縁層であるソルダーレジスト層14、電子部品の端子が接続されるランド5などを備えている。
A circuit board 1 according to the first embodiment is a circuit board in which electronic components are soldered to a printed
すなわち、回路基板1は、ガラスエポキシ製の樹脂板または紙フェノール製の樹脂板からなる絶縁基板12の表面、および絶縁基板12の表面に積層されたソルダーレジスト層14とソルダーレジスト層14との間に、配線パターン13が形成されている。配線パターン13は、銅およびアルミニウムなどの、金属の中で相対的に電気抵抗率の低い金属の箔により構成されている。なお、板形状を有する回路基板以外にも、薄いフィルム状の樹脂を使用することで曲げることが可能とされたフレキシブル基板と呼ばれる回路基板もある。
That is, the circuit board 1 includes a surface of an
回路基板1は、電子部品として、チップセラミックコンデンサ2、集積回路3および基板実装コネクタ4などの部品がプリント配線板11の一面11aに実装されている。電子部品は、ソルダーレジスト層14が積層されずに表面に露出した配線パターン13の金属箔からなるランド5に、はんだ付けなどの方法を用いて固着されている。なお、回路基板1は、これらの他にもトランジスタ、コネクタ、ヒューズなどの電子部品を備えるがここでは省略する。
The circuit board 1 has electronic parts such as a chip
回路基板1は、図1に示すように、回路基板1の面内方向における回路基板の周縁部1aに沿って複数のチップセラミックコンデンサ2が実装されている。すなわち、回路基板1は、図1に示すようにプリント配線板11の周縁部に沿って、3つのチップセラミックコンデンサ2が実装されている。チップセラミックコンデンサ2は、回路基板1の面内における外形形状の長手方向が回路基板の周縁部1aの延在方向と平行な状態で実装されている。
As shown in FIG. 1, the circuit board 1 has a plurality of chip
チップセラミックコンデンサ2は、図2に示すように、電気的に絶縁された2つのランド5に跨った状態で2つのランド5に電気的に接続して実装されている。チップセラミックコンデンサ2は、はんだ7によりランド5にはんだ付けされて接続されている。はんだ7は、融点の低さを利用して電子部品とプリント配線板11とを接合するのに使用される、錫を主成分とした合金である。
As shown in FIG. 2, the chip
チップセラミックコンデンサ2は、セラミック材料を誘電体に用いたコンデンサの一種であるセラミックコンデンサがチップ形状に形成されたものであり、回路基板1において電圧の安定化、ノイズ低減および信号周波数フィルタなどの役割を担っている。
The chip
また、回路基板1は、回路基板1の面内におけるチップセラミックコンデンサ2の外形形状の長手方向に沿って、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域の表面に、金属プレート6が配置されている。ここでの、回路基板の周縁部1aは、回路基板1の面内における外形形状が四角形状を有する回路基板1において、チップセラミックコンデンサ2を挟んで対向する2辺のうちチップセラミックコンデンサ2に近い側に位置する回路基板の周縁部である。金属プレート6は、回路基板1の面内において、チップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に、長手方向が回路基板1の面内に沿った状態で配置されている。ここでのチップセラミックコンデンサ2の周縁部は、回路基板1の面内において金属プレート6に対向する側のチップセラミックコンデンサ2の周縁部である。
Further, the circuit board 1 has a metal plate on the surface of the region between the chip
金属プレート6は、剛性が相対的にプリント配線板11よりも高い材料により構成された、回路基板1の剛性を補強するプレート状の補強部品である。回路基板1では、導電性を有し、電気抵抗率が金属の中で相対的に小さく且つ剛性が相対的にプリント配線板11よりも高い材料により構成された金属プレート6を、補強部品として用いている。金属プレート6は、たとえば銅により構成される。金属プレート6は、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に配置された配線パターン13に、長手方向における両端部側の領域がはんだ付けによって接続されている。
The
図3に示すように、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に配置された配線パターン13は、一部が分断されている。配線パターン13は、分断された分断端部側の領域であるパターン端部領域13aとパターン端部領域13bとがソルダーレジスト層14から露出している。
As shown in FIG. 3, the
そして、金属プレート6は、パターン端部領域13aとパターン端部領域13bとにはんだ付けによって固定されている。すなわち、金属プレート6は、ソルダーレジスト層14から露出している配線パターン13の2つの分断端部を電気的に接続して配置されている。このように配置された金属プレート6は、配線パターン13において分断されている領域において配線パターン13の代わりとしての機能を有する。すなわち、導電性を有する補強部品である金属プレート6は、配線パターン13の一部としての機能を有し、配線パターン13として利用することができるため、回路基板1の基板設計の自由度を向上させることができる。
The
また、相対的にプリント配線板11よりも高い剛性を有する金属プレート6が、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されることにより、回路基板1の面内における金属プレート6の周辺の領域の剛性を高め、金属プレート6の周辺の領域の曲げ強度および回路基板1全体の曲げ強度を向上させることが可能となる。すなわち、回路基板1における金属プレート6の周辺の領域が歪みづらくなる。
In addition, the
これにより、回路基板1の製造時などにおいて、複数枚取りの回路基板を分割する時、回路基板を製品に取り付ける時、および回路基板に実装されたコネクタにハウジングを挿抜する時などに回路基板1に歪みが生じた場合においても、チップセラミックコンデンサ2にクラックが生じることを抑制できる。すなわち、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に金属プレート6が配置されることにより、回路基板1の製造時などにおいて回路基板1に生じた歪みに起因してチップセラミックコンデンサ2にも歪みが生じてチップセラミックコンデンサ2にクラックが生じることを抑制できる。
As a result, when manufacturing the circuit board 1, for example, when dividing a plurality of circuit boards, when attaching the circuit board to a product, and when inserting or removing the housing from a connector mounted on the circuit board, the circuit board 1 can be It is possible to suppress the occurrence of cracks in the chip
離間距離は、プリント配線板11の剛性および金属プレート6の剛性を考慮して、チップセラミックコンデンサ2にクラックが生じることを抑制できる距離に適宜決められればよい。また、金属プレート6の材料、金属プレート6の厚みおよび幅は、プリント配線板11の剛性などの条件によって、チップセラミックコンデンサ2にクラックが生じることを抑制できるように適宜決められればよい。
The separation distance may be appropriately determined in consideration of the rigidity of the printed
また、金属プレート6は、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に配置されることが好ましい。金属プレート6は、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に配置されることにより、曲げが発生しやすい回路基板の周縁部1aの周辺の領域の剛性を高め、回路基板の周縁部1aの周辺の領域の曲げ強度および回路基板1全体の曲げ強度を向上させることが可能となる。これにより、回路基板1の面内において金属プレート6よりも内部側に配置されたチップセラミックコンデンサ2における、上記した回路基板1の製造時などにおけるクラックの発生をより確実に抑制できる。
Also, the
なお、金属プレート6は、回路基板1の面内の表面においてチップセラミックコンデンサ2を挟んで回路基板の周縁部1aと反対側に配置されても上述したチップセラミックコンデンサ2にクラックが生じることを抑制する効果が得られる。
Even if the
図1においては、チップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に、複数のチップセラミックコンデンサ2の外形形状の長手方向に沿って1本の長尺の金属プレート6が配置されている。しかしながら、金属プレート6は、チップセラミックコンデンサ2にクラックが生じることを抑制できれば、チップセラミックコンデンサ2と回路基板の周縁部1aとの間において分割されていてもよい。
In FIG. 1, one
図4は、本発明の実施の形態1にかかる他の回路基板21の主要な構成を示す要部断面図である。図4に示す他の回路基板21は、プリント配線板11の他面11bの表面に金属プレート6が実装されている点が上述した回路基板1と異なる。
FIG. 4 is a fragmentary cross-sectional view showing the main configuration of another
金属プレート6は、プリント配線板11の他面11bにおいて、回路基板1の面内においてチップセラミックコンデンサ2に対応する領域に配置されている。すなわち、チップセラミックコンデンサ2は、プリント配線板11の他面11bにおいて、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されている。そして、金属プレート6は、プリント配線板11の他面11bに配置されている配線パターン13の分断端部側の領域であるパターン端部領域13cとパターン端部領域13dとにはんだ付けによって固定されている。
The
このように構成された他の回路基板21は、上述した回路基板1と同様の効果が得られる。
The
なお、上記においては、金属プレート6は、プリント配線板11の他面11bの表面において、回路基板1の面内においてチップセラミックコンデンサ2に対応する領域に配置されている場合について説明した。金属プレート6が、プリント配線板11の他面11bにおいて、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されていれば、上述した回路基板1と同様の効果が得られる。
In the above description, the
たとえば、金属プレート6は、プリント配線板11の他面11bにおいて、回路基板1の面内におけるチップセラミックコンデンサ2と回路基板の周縁部1aとの間の領域に配置されている配線パターン13の分断された2つの端部領域にはんだ付けによって固定されてもよい。この場合も、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に金属プレート6が配置されることにより、上述した回路基板1と同様の効果が得られる。
For example, on the
図5は、本発明の実施の形態1にかかる他の回路基板31の主要な構成を示す斜視図である。他の回路基板31は、基本的に上述した回路基板1と同様の構成を有する。他の回路基板31では、回路基板1の剛性を補強する補強部品として、ヒートシンク8が用いられている。
FIG. 5 is a perspective view showing the main configuration of another
図5に示すように他の回路基板31では、プリント配線板11の一面11aに実装されたチップセラミックコンデンサ2に隣り合う領域に、フィン状の補強部品であるヒートシンク8が実装されている。ヒートシンク8は、プリント配線板11の一面11aに実装された電子部品である半導体素子9の周囲を囲んでプリント配線板11の一面11aの表面に配置されており、半導体素子9で発熱された熱を効率的に放熱して半導体素子9を冷やす機能を有する。
As shown in FIG. 5, in another
そして、ヒートシンク8は、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置される。
The
離間距離は、プリント配線板11の剛性およびヒートシンク8の剛性を考慮して、チップセラミックコンデンサ2にクラックが生じることを抑制できる距離に適宜決められればよい。また、ヒートシンク8の材料、ヒートシンク8の寸法および形状は、半導体素子9の発熱特性およびプリント配線板11の剛性などの条件によって、チップセラミックコンデンサ2にクラックが生じることを抑制できるように適宜決められればよい。
The separation distance may be appropriately determined in consideration of the rigidity of the printed
このように構成された他の回路基板31は、相対的にプリント配線板11よりも高い剛性を有するヒートシンク8が、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されることにより、回路基板1の面内におけるヒートシンク8の周辺の領域の剛性を高め、ヒートシンク8の周辺の領域の曲げ強度および回路基板1全体の曲げ強度を向上させることが可能となる。
In the
これにより、上述した回路基板1と同様に、回路基板1の製造時などにおいて、複数枚取りの回路基板を分割する時、回路基板を製品に取り付ける時、および回路基板に実装されたコネクタにハウジングを挿抜する時などに回路基板1に歪みが生じた場合においても、チップセラミックコンデンサ2にクラックが生じることを抑制できる。すなわち、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内にヒートシンク8が配置されることにより、回路基板1の製造時などにおいて回路基板1に生じた歪みに起因してチップセラミックコンデンサ2にも歪みが生じてチップセラミックコンデンサ2にクラックが生じることを抑制できる。
As in the case of the circuit board 1 described above, when the circuit board 1 is manufactured, a plurality of circuit boards are divided, when the circuit boards are attached to a product, and when a connector mounted on the circuit board is attached to the housing. Even when the circuit board 1 is distorted when inserting or removing the chip
すなわち、他の回路基板31においても、上述した回路基板1と同様に、回路基板1に生じた歪みに起因したチップセラミックコンデンサ2のクラックの発生を抑制できる。
That is, in the
また、ヒートシンク8は、図4に示した他の回路基板21の場合と同様に、プリント配線板11の他面11bの表面に実装されてもよい。この場合も、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内にヒートシンク8が配置されることにより、上述した他の回路基板31と同様の効果が得られる。
Also, the
図6は、本発明の実施の形態1にかかる他の回路基板41の主要な構成を示す斜視図である。他の回路基板41は、基本的に上述した回路基板1と同様の構成を有する。他の回路基板41では、回路基板1の剛性を補強する補強部品として、導電性を有する金属材料であるはんだ42が用いられている。
FIG. 6 is a perspective view showing the main configuration of another
図6に示すように他の回路基板41では、プリント配線板11の一面11aに形成された配線パターン13のうち、チップセラミックコンデンサ2の周辺に位置する配線パターン13が、ソルダーレジスト層14に覆われずにソルダーレジスト層14から露出している。そして、ソルダーレジスト層14から露出した配線パターン13上には、はんだ42が盛られている。
As shown in FIG. 6, in the
ソルダーレジスト層14から露出した配線パターン13は、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されている。
The
離間距離は、プリント配線板11の剛性を考慮して、チップセラミックコンデンサ2にクラックが生じることを抑制できる距離に適宜決められればよい。また、はんだ42の材料、はんだ42の盛り量およびはんだ42の盛り形状は、プリント配線板11の剛性などの条件によって、チップセラミックコンデンサ2にクラックが生じることを抑制できるように適宜決められればよい。
The clearance may be appropriately determined in consideration of the rigidity of the printed
このように構成された他の回路基板41は、相対的にプリント配線板11よりも高い剛性を有するはんだ42が、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置されることにより、回路基板1の面内におけるはんだ42の周辺の領域の剛性を高め、はんだ42の周辺の領域の曲げ強度および回路基板1全体の曲げ強度を向上させることが可能となる。
In the
これにより、上述した回路基板1と同様に、回路基板1の製造時などにおいて、複数枚取りの回路基板を分割する時、回路基板を製品に取り付ける時、および回路基板に実装されたコネクタにハウジングを挿抜する時などに回路基板1に歪みが生じた場合においても、チップセラミックコンデンサ2にクラックが生じることを抑制できる。すなわち、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内にはんだ42が配置されることにより、回路基板1の製造時などにおいて回路基板1に生じた歪みに起因してチップセラミックコンデンサ2にも歪みが生じてチップセラミックコンデンサ2にクラックが生じることを抑制できる。
As in the case of the circuit board 1 described above, when the circuit board 1 is manufactured, a plurality of circuit boards are divided, when the circuit boards are attached to a product, and when a connector mounted on the circuit board is attached to the housing. Even when the circuit board 1 is distorted when inserting or removing the chip
すなわち、他の回路基板41においても、上述した回路基板1と同様に、回路基板1に生じた歪みに起因したチップセラミックコンデンサ2のクラックの発生を抑制できる。
That is, in the
そして、他の回路基板41では、回路基板1の面内においてチップセラミックコンデンサ2の周辺に配置された配線パターン13上にはんだ42が配置されるため、他の回路構成の配置を邪魔することなく、容易にはんだ42を配置することが可能であり、補強部品が他の回路基板41の基板設計上での制約となることがない。
In the
また、はんだ42は導電性を有するため、ソルダーレジスト層14から露出した配線パターン13上に配置されても配線パターン13の機能を阻害することがない。そして、導電性を有する補強部品であるはんだ42は、配線パターン13の一部としての機能を有し、配線パターン13として利用することができる。
Moreover, since the
また、はんだ42は、図4に示した他の回路基板21の場合と同様に、プリント配線板11の他面11bに実装されてもよい。この場合も、回路基板1の面内においてチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置された配線パターン13上にはんだ42が配置されることにより、上述した他の回路基板41と同様の効果が得られる。
Also, the
上述したように補強部品は、いずれも回路基板の剛性を補強する機能以外に、回路基板の構成部品のうちのいずれかの部品の機能を兼ねている。すなわち、上述した回路基板1、他の回路基板21、他の回路基板31および他の回路基板41においては、補強部品は、いずれもチップセラミックコンデンサ2の周縁部から予め決められた離間距離の範囲内に配置された配線パターン13または半導体素子9といった、回路基板の構成部品の一部を構成し、または回路基板の構成部品そのものを利用している。これにより、補強部品は、回路基板の基板設計上での制約となることなく、また回路基板におけるチップセラミックコンデンサ2の位置を限定することなく、回路基板に生じた歪みに起因したチップセラミックコンデンサ2のクラックの発生を抑制できる。
As described above, each of the reinforcing parts has a function of reinforcing the rigidity of the circuit board as well as a function of one of the component parts of the circuit board. That is, in the circuit board 1, the
また、上述した補強部品によりチップセラミックコンデンサ2のクラックの発生防止の対策が可能となるため、回路基板に実装されるチップセラミックコンデンサ2、不図示のチョークコイルおよびトランスなどの背の高い部品を回路基板の端面から離すことが必須ではなくなり、チップセラミックコンデンサ2のクラックの発生防止の対策の選択肢が増える。そして、チップセラミックコンデンサ2のクラックの発生防止の対策の選択肢が多いことから、回路基板の基板設計の自由度が増す。
In addition, since it is possible to take measures to prevent cracks from occurring in the chip
すなわち、たとえば複数枚取りの回路基板を分割する時に回路基板に発生する歪みを低減するために専用の分割治具を使用する場合でも、治具の構造的な制約を受けることなく回路基板の端面付近に相対的に高さの部品を実装可能となる。 That is, for example, even if a special dividing jig is used to reduce the distortion that occurs in the circuit board when dividing the circuit board into a plurality of pieces, the edge surface of the circuit board can be divided without being subject to the structural restrictions of the jig. It becomes possible to mount relatively tall components in the vicinity.
したがって、本実施の形態1によれば、回路基板におけるチップセラミックコンデンサ2の配置領域の制約を緩和し、回路基板の基板設計の自由度を向上させることが可能である。
Therefore, according to the first embodiment, it is possible to relax restrictions on the arrangement area of the chip
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、実施の形態の技術同士を組み合わせることも可能であるし、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configurations shown in the above embodiments show an example of the content of the present invention, and the techniques of the embodiments can be combined with each other, or can be combined with another known technique. However, part of the configuration may be omitted or changed without departing from the gist of the present invention.
1 回路基板、1a 回路基板の周縁部、2 チップセラミックコンデンサ、3 集積回路、4 基板実装コネクタ、5 ランド、6 金属プレート、7,42 はんだ、8 ヒートシンク、9 半導体素子、11 プリント配線板、11a 一面、11b 他面、12 絶縁基板、13 配線パターン、13a,13b,13c,13d パターン端部領域、14 ソルダーレジスト層、21,31,41 他の回路基板。
Reference Signs List 1
Claims (5)
前記プリント配線板に実装されたチップセラミックコンデンサと、
を備える回路基板であって、
前記回路基板の面内に、剛性が相対的に前記プリント配線板よりも高い補強部品が実装され、
前記補強部品は、前記回路基板の面内において前記補強部品に対向する側の前記チップセラミックコンデンサの周縁部から予め決められた離間距離の範囲内に配置されている回路基板。 a printed wiring board;
a chip ceramic capacitor mounted on the printed wiring board;
A circuit board comprising
A reinforcing part having relatively higher rigidity than the printed wiring board is mounted in the plane of the circuit board,
The reinforcing component is arranged within a range of a predetermined separation distance from the peripheral edge of the chip ceramic capacitor on the side facing the reinforcing component within the plane of the circuit board.
前記配線パターンは、一部が分断されており、
前記金属プレートは、分断された前記配線パターンの2つの分断端部を電気的に接続して配置されている請求項1に記載の回路基板。 The reinforcing component is a metal plate having a function as part of the wiring pattern formed on the printed wiring board ,
The wiring pattern is partially divided,
2. The circuit board according to claim 1 , wherein said metal plate is arranged to electrically connect two cut ends of said cut wiring pattern .
前記ヒートシンクは、前記プリント配線板に実装されている、前記チップセラミックコンデンサと異なる電子部品を冷やす請求項1に記載の回路基板。 The reinforcing component is a heat sink mounted on the printed wiring board ,
2. The circuit board according to claim 1 , wherein the heat sink cools an electronic component mounted on the printed wiring board, which is different from the chip ceramic capacitor .
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/011511 WO2020188758A1 (en) | 2019-03-19 | 2019-03-19 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020188758A1 JPWO2020188758A1 (en) | 2021-11-18 |
JP7123236B2 true JP7123236B2 (en) | 2022-08-22 |
Family
ID=72519759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021506901A Active JP7123236B2 (en) | 2019-03-19 | 2019-03-19 | circuit board |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7123236B2 (en) |
WO (1) | WO2020188758A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212542A (en) | 2009-03-12 | 2010-09-24 | Panasonic Corp | Circuit board |
JP2011035330A (en) | 2009-08-05 | 2011-02-17 | Nec Lighting Ltd | Electronic circuit board and method of manufacturing the same |
JP2011243878A (en) | 2010-05-20 | 2011-12-01 | Panasonic Electric Works Co Ltd | Aggregate substrate |
JP2014165441A (en) | 2013-02-27 | 2014-09-08 | Fujikura Ltd | Component mounting flexible printed circuit board, and manufacturing method thereof |
JP2014229761A (en) | 2013-05-23 | 2014-12-08 | 株式会社東芝 | Electronic apparatus |
-
2019
- 2019-03-19 JP JP2021506901A patent/JP7123236B2/en active Active
- 2019-03-19 WO PCT/JP2019/011511 patent/WO2020188758A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010212542A (en) | 2009-03-12 | 2010-09-24 | Panasonic Corp | Circuit board |
JP2011035330A (en) | 2009-08-05 | 2011-02-17 | Nec Lighting Ltd | Electronic circuit board and method of manufacturing the same |
JP2011243878A (en) | 2010-05-20 | 2011-12-01 | Panasonic Electric Works Co Ltd | Aggregate substrate |
JP2014165441A (en) | 2013-02-27 | 2014-09-08 | Fujikura Ltd | Component mounting flexible printed circuit board, and manufacturing method thereof |
JP2014229761A (en) | 2013-05-23 | 2014-12-08 | 株式会社東芝 | Electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2020188758A1 (en) | 2020-09-24 |
JPWO2020188758A1 (en) | 2021-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10164417B2 (en) | Circuit assembly and electrical junction box | |
WO2019098316A1 (en) | High-frequency module | |
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
JP4930567B2 (en) | Relay board, printed circuit board unit, and relay board manufacturing method | |
WO2004021435A1 (en) | Module part | |
CN111771276B (en) | High frequency module | |
US8050015B2 (en) | Composite electric element | |
US8802999B2 (en) | Embedded printed circuit board and manufacturing method thereof | |
WO2017056915A1 (en) | Circuit structure and electrical junction box | |
EP2086295B1 (en) | Printed circuit board and method of manufacturing the same | |
JPWO2020100849A1 (en) | Mountable electronic components and electronic circuit modules | |
US9899818B2 (en) | Circuit assembly and electrical junction box | |
US11096285B2 (en) | Electronic circuit substrate | |
US20130250528A1 (en) | Circuit module | |
JP7123236B2 (en) | circuit board | |
JP2009239109A (en) | Electronic component wiring board, and component mounting module | |
KR20170081242A (en) | Electronic control device | |
JP4073682B2 (en) | Electronic component with shield cap | |
JP5544280B2 (en) | Wiring board | |
JP2008047605A (en) | Printed circuit board | |
JP2007250815A (en) | Flexible printed board and electronic component mounting circuit using it | |
WO2012172890A1 (en) | Printed-wiring board, electronic-component mounting structure, and method for manufacturing electronic-component mounting structure | |
WO2020196131A1 (en) | Electronic component module | |
JP3928152B2 (en) | Printed wiring board | |
CN219626637U (en) | Circuit module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7123236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |