JP2011028333A - 回路情報生成装置、機能実行システム、及びプログラム - Google Patents
回路情報生成装置、機能実行システム、及びプログラム Download PDFInfo
- Publication number
- JP2011028333A JP2011028333A JP2009170480A JP2009170480A JP2011028333A JP 2011028333 A JP2011028333 A JP 2011028333A JP 2009170480 A JP2009170480 A JP 2009170480A JP 2009170480 A JP2009170480 A JP 2009170480A JP 2011028333 A JP2011028333 A JP 2011028333A
- Authority
- JP
- Japan
- Prior art keywords
- function
- circuit information
- basic
- circuit
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
【解決手段】機能を構成する基本機能に対応するソースプログラムを記憶したソースプログラム記憶領域36と、回路情報を基本機能に対応させて記憶するための回路情報記憶領域35とを備え、要求された機能を構成する該機能中の基本機能に対応する回路情報が回路情報記憶領域35に記憶されている場合には、該記憶されている回路情報を用い、上記機能中の基本機能に対応する回路情報が回路情報記憶領域35に記憶されていない場合には、ソースプログラム記憶領域36に記憶されているソースプログラムを用いて上記機能中の基本機能に対応する回路情報を生成して回路情報記憶領域35に記憶し、該生成した回路情報を用いて、要求された機能を実行する回路が再構成され、該回路により該機能が実行されるように制御する。
【選択図】図2
Description
ただし、本実施の形態では、図6Aに示すデータ管理を行うものとして説明する。
・ハードウェア使用率=15/15=100%
・ソフトウェア使用率=0%
・ハードウェア使用率=10/15=66%
・ソフトウェア使用率=10/15=66%
・基本機能1:10%
・基本機能2:80%
・基本機能3:10%
であるとした場合、最も負荷の割合が高い基本機能2については、ハードウェア処理が行われるよう、回路情報を生成する。そして、それ以外の基本機能1,3については、ソフトウェア処理を行う基本機能と判断して、回路情報は生成せず、ソースプログラムを情報処理装置14に送信するようにしてもよい。
12 回路情報生成装置
14 情報処理装置
16 ネットワーク
20 CPU
21 ROM
22 RAM
26 第1記憶部
27 第2記憶部
40 主制御部
44 機能実行部
46 記憶部
50 再構成制御回路
52 CPU
53 ROM
54 RAM
57 回路
Claims (7)
- 1または複数の基本機能から構成される機能を構成する前記基本機能に対応するソースプログラムを記憶した第1の記憶領域と、
回路を再構成するための回路情報を前記基本機能に対応させて記憶するための第2の記憶領域と、
要求された機能を構成する該機能中の基本機能に対応する回路情報が前記第2の記憶領域に記憶されている場合には、該記憶されている回路情報を用いると共に、前記機能中の基本機能に対応する回路情報が前記第2の記憶領域に記憶されていない場合には、前記第1の記憶領域に記憶されている前記機能中の基本機能に対応するソースプログラムを用いて前記機能中の基本機能に対応する回路情報を生成して前記第2の記憶領域に記憶し、該生成した回路情報を用いて、前記要求された機能を実行する回路が再構成され、該再構成された回路により前記要求された機能が実行されるように制御する制御手段と、
を有する回路情報生成装置。 - 1または複数の基本機能から構成される機能を構成する前記基本機能に対応するソースプログラムを記憶した第1の記憶領域と、
回路を再構成するための回路情報を前記基本機能に対応させて記憶するための第2の記憶領域と、
要求された機能を構成する該機能中の基本機能が、該要求された機能の実行に関する予め定められた条件に応じて、前記ソースプログラムを実行形式に変換したプログラムを用いて実行される特定の基本機能として定められた場合には、前記第1の記憶領域に記憶されているソースプログラムを実行形式に変換したプログラムを用いて該特定の基本機能が実行されるように制御する第1の制御と、前記機能中の基本機能が前記特定の基本機能以外の基本機能であって、対応する回路情報が前記第2の記憶領域に記憶されている場合には、該記憶されている回路情報を用いると共に、前記機能中の基本機能が前記特定の基本機能以外の基本機能であって、対応する回路情報が前記第2の記憶領域に記憶されていない場合には、前記第1の記憶領域に記憶されている前記機能中の基本機能に対応するソースプログラムを用いて前記機能中の基本機能に対応する回路情報を生成して前記第2の記憶領域に記憶し、該生成した回路情報を用いて、前記要求された機能中の基本機能を実行する回路が再構成され、該再構成された回路により前記特定の基本機能を除く基本機能が実行されるように制御する第2の制御とにより、前記要求された機能が実行されるように制御する制御手段と、
を有する回路情報生成装置。 - 請求項1に記載の回路情報生成装置と、
回路情報を用いて再構成され、前記要求された機能を実行する回路を備えた機能実行装置と、
を備えた機能実行システム。 - 請求項2に記載の回路情報生成装置と、
回路情報を用いて再構成され、前記要求された機能を実行する回路、及び前記ソースプログラムを実行形式に変換したプログラムを実行するコンピュータを有する前記機能実行装置と、
を備えた機能実行システム。 - 前記ソースプログラムを実行形式に変換したプログラムを実行するコンピュータを有する第2の機能実行装置を更に備え、
前記回路情報生成装置に、前記第2の機能実行装置の負荷の状態を示す情報を取得し、該取得した負荷の状態を示す情報が予め定められた条件を満たす場合には、前記要求された機能が前記機能実行装置で実行されないよう前記制御手段の制御に代えて、前記第1の記憶領域に記憶されているソースプログラムを実行形式に変換したプログラムを用いて前記要求された機能が前記第2の機能実行装置で実行されるように制御する第2の制御手段を更に設けた
請求項3または請求項4に記載の機能実行システム。 - 1または複数の基本機能から構成される機能を構成する前記基本機能に対応するソースプログラムを記憶した第1の記憶領域と、回路を再構成するための回路情報を前記基本機能に対応させて記憶するための第2の記憶領域とに接続されたコンピュータを、
要求された機能を構成する該機能中の基本機能に対応する回路情報が前記第2の記憶領域に記憶されている場合には、該記憶されている回路情報を用いると共に、前記機能中の基本機能に対応する回路情報が前記第2の記憶領域に記憶されていない場合には、前記第1の記憶領域に記憶されている前記機能中の基本機能に対応するソースプログラムを用いて前記機能中の基本機能に対応する回路情報を生成して前記第2の記憶領域に記憶し、該生成した回路情報を用いて、前記要求された機能を実行する回路が再構成され、該再構成された回路により前記要求された機能が実行されるように制御する制御手段として機能させるためのプログラム。 - 1または複数の基本機能から構成される機能を構成する前記基本機能に対応するソースプログラムを記憶した第1の記憶領域と、回路を再構成するための回路情報を前記基本機能に対応させて記憶するための第2の記憶領域とに接続されたコンピュータを、
要求された機能を構成する該機能中の基本機能が、該要求された機能の実行に関する予め定められた条件に応じて、前記ソースプログラムを実行形式に変換したプログラムを用いて実行される特定の基本機能として定められた場合には、前記第1の記憶領域に記憶されているソースプログラムを実行形式に変換したプログラムを用いて該特定の基本機能が実行されるように制御する第1の制御と、前記機能中の基本機能が前記特定の基本機能以外の基本機能であって、対応する回路情報が前記第2の記憶領域に記憶されている場合には、該記憶されている回路情報を用いると共に、前記機能中の基本機能が前記特定の基本機能以外の基本機能であって、対応する回路情報が前記第2の記憶領域に記憶されていない場合には、前記第1の記憶領域に記憶されている前記機能中の基本機能に対応するソースプログラムを用いて前記機能中の基本機能に対応する回路情報を生成して前記第2の記憶領域に記憶し、該生成した回路情報を用いて、前記要求された機能中の基本機能を実行する回路が再構成され、該再構成された回路により前記特定の基本機能を除く基本機能が実行されるように制御する第2の制御とにより、前記要求された機能が実行されるように制御する制御手段として機能させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170480A JP5407631B2 (ja) | 2009-07-21 | 2009-07-21 | 回路情報生成装置、機能実行システム、及びプログラム |
US12/725,908 US8359564B2 (en) | 2009-07-21 | 2010-03-17 | Circuit design information generating equipment, function execution system, and memory medium storing program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170480A JP5407631B2 (ja) | 2009-07-21 | 2009-07-21 | 回路情報生成装置、機能実行システム、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011028333A true JP2011028333A (ja) | 2011-02-10 |
JP5407631B2 JP5407631B2 (ja) | 2014-02-05 |
Family
ID=43498369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170480A Expired - Fee Related JP5407631B2 (ja) | 2009-07-21 | 2009-07-21 | 回路情報生成装置、機能実行システム、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8359564B2 (ja) |
JP (1) | JP5407631B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015177252A (ja) * | 2014-03-13 | 2015-10-05 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP2017059230A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社リコー | データ処理システム及びデータ処理方法 |
WO2018116737A1 (ja) * | 2016-12-19 | 2018-06-28 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、及び電子制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9946625B2 (en) * | 2015-03-18 | 2018-04-17 | New Iron Group, Inc. | Diagnostic tool and method for efficient software development |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876974A (ja) * | 1994-09-09 | 1996-03-22 | Fujitsu Ltd | データ処理装置 |
JPH11232081A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JP2007102651A (ja) * | 2005-10-07 | 2007-04-19 | Hitachi High-Technologies Corp | データ処理システム |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6336180B1 (en) * | 1997-04-30 | 2002-01-01 | Canon Kabushiki Kaisha | Method, apparatus and system for managing virtual memory with virtual-physical mapping |
US5603043A (en) * | 1992-11-05 | 1997-02-11 | Giga Operations Corporation | System for compiling algorithmic language source code for implementation in programmable hardware |
US7152027B2 (en) * | 1998-02-17 | 2006-12-19 | National Instruments Corporation | Reconfigurable test system |
JP3809727B2 (ja) * | 1998-06-17 | 2006-08-16 | 富士ゼロックス株式会社 | 情報処理システム、回路情報管理方法および回路情報記憶装置 |
US7275246B1 (en) * | 1999-01-28 | 2007-09-25 | Ati International Srl | Executing programs for a first computer architecture on a computer of a second architecture |
US7155711B2 (en) * | 1999-12-10 | 2006-12-26 | Sedna Patent Services, Llc | Method and apparatus providing remote reprogramming of programmable logic devices using embedded JTAG physical layer and protocol |
US6629310B1 (en) * | 1999-12-22 | 2003-09-30 | Koninklijke Philips Electronics N.V. | System and method for accessing internal registers in integrated circuits |
JP4447725B2 (ja) | 2000-03-01 | 2010-04-07 | キヤノン株式会社 | マルチファンクション装置 |
US6615890B1 (en) * | 2000-06-09 | 2003-09-09 | Venture Tape Corp. | Tape applicator for glazing applications |
EP1182564A3 (en) * | 2000-08-21 | 2004-07-28 | Texas Instruments France | Local memory with indicator bits to support concurrent DMA and CPU access |
US7089293B2 (en) * | 2000-11-02 | 2006-08-08 | Sun Microsystems, Inc. | Switching system method for discovering and accessing SCSI devices in response to query |
US7206730B2 (en) * | 2001-04-11 | 2007-04-17 | Oleandr Pochayevets | HDL preprocessor |
US7840777B2 (en) * | 2001-05-04 | 2010-11-23 | Ascenium Corporation | Method and apparatus for directing a computational array to execute a plurality of successive computational array instructions at runtime |
JP2003036435A (ja) | 2001-07-25 | 2003-02-07 | Minolta Co Ltd | 画像処理装置及び方法 |
US6826671B2 (en) * | 2001-10-09 | 2004-11-30 | Sun Microsystems, Inc. | Method and device for a context-based memory management system |
US6760890B2 (en) * | 2001-11-29 | 2004-07-06 | Agilent Technologies, Inc. | Systems and methods for linking a graphical display and an n-dimensional data structure in a graphical user interface |
US6785872B2 (en) * | 2002-01-22 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Algorithm-to-hardware system and method for creating a digital circuit |
US7017140B2 (en) * | 2002-08-29 | 2006-03-21 | Bae Systems Information And Electronic Systems Integration Inc. | Common components in interface framework for developing field programmable based applications independent of target circuit board |
US6862724B1 (en) * | 2002-09-25 | 2005-03-01 | Altera Corporation | Reconfigurable programmable logic system with peripheral identification data |
KR100488084B1 (ko) * | 2002-12-07 | 2005-05-06 | 한국전자통신연구원 | 마이크로 컨트롤러 소프트 아이피 내장용 롬 소프트아이피의 생성 방법 및 이 방법을 실행시키기 위한프로그램을 기록한 기록매체 |
JP2005063136A (ja) * | 2003-08-12 | 2005-03-10 | Toshiba Corp | 半導体集積回路の設計装置、設計方法、及び設計プログラム |
US7296008B2 (en) * | 2004-08-24 | 2007-11-13 | Symantec Operating Corporation | Generation and use of a time map for accessing a prior image of a storage device |
US7546394B1 (en) * | 2004-03-19 | 2009-06-09 | Xilinx, Inc. | Management of configuration data by generating a chain description data set that specifies an order of configuration chain for multi-device systems |
US20050283743A1 (en) * | 2004-06-07 | 2005-12-22 | Mulholland Philip J | Method for generating hardware information |
US7543096B2 (en) * | 2005-01-20 | 2009-06-02 | Dot Hill Systems Corporation | Safe message transfers on PCI-Express link from RAID controller to receiver-programmable window of partner RAID controller CPU memory |
US7574536B2 (en) * | 2005-04-22 | 2009-08-11 | Sun Microsystems, Inc. | Routing direct memory access requests using doorbell addresses |
US7231627B2 (en) * | 2005-05-10 | 2007-06-12 | Via Technologies, Inc. | Merging a hardware design language source file with a separate assertion file |
JP4530971B2 (ja) * | 2005-11-07 | 2010-08-25 | 株式会社ソニー・コンピュータエンタテインメント | 起動処理装置、dma転送システム、dma転送方法 |
US7906987B2 (en) * | 2006-07-27 | 2011-03-15 | Panasonic Corporation | Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus |
US7657724B1 (en) * | 2006-12-13 | 2010-02-02 | Intel Corporation | Addressing device resources in variable page size environments |
US7917876B1 (en) * | 2007-03-27 | 2011-03-29 | Xilinx, Inc. | Method and apparatus for designing an embedded system for a programmable logic device |
US8108538B2 (en) * | 2008-08-21 | 2012-01-31 | Voltaire Ltd. | Device, system, and method of distributing messages |
US7921178B2 (en) * | 2008-12-04 | 2011-04-05 | Voltaire Ltd. | Device, system, and method of accessing storage |
US8352645B2 (en) * | 2009-04-03 | 2013-01-08 | National Instruments Corporation | Single point, device driven data transmission for a real time application |
US8327039B2 (en) * | 2009-08-14 | 2012-12-04 | Cadence Design Systems, Inc. | Integrated DMA processor and PCI express switch for a hardware-based functional verification system |
US20120036301A1 (en) * | 2010-08-03 | 2012-02-09 | Caspole Eric R | Processor support for filling memory regions |
-
2009
- 2009-07-21 JP JP2009170480A patent/JP5407631B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-17 US US12/725,908 patent/US8359564B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0876974A (ja) * | 1994-09-09 | 1996-03-22 | Fujitsu Ltd | データ処理装置 |
JPH11232081A (ja) * | 1998-02-12 | 1999-08-27 | Fuji Xerox Co Ltd | 情報処理システムおよび情報処理方法 |
JP2007102651A (ja) * | 2005-10-07 | 2007-04-19 | Hitachi High-Technologies Corp | データ処理システム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015177252A (ja) * | 2014-03-13 | 2015-10-05 | キヤノン株式会社 | 画像処理装置、その制御方法及びプログラム |
JP2017059230A (ja) * | 2015-09-14 | 2017-03-23 | 株式会社リコー | データ処理システム及びデータ処理方法 |
WO2018116737A1 (ja) * | 2016-12-19 | 2018-06-28 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、及び電子制御方法 |
JP2018101221A (ja) * | 2016-12-19 | 2018-06-28 | 日立オートモティブシステムズ株式会社 | 電子制御装置、電子制御システム、及び電子制御方法 |
US11318929B2 (en) | 2016-12-19 | 2022-05-03 | Hitachi Astemo, Ltd. | Electronic control apparatus, electronic control system, and electronic control method |
Also Published As
Publication number | Publication date |
---|---|
US8359564B2 (en) | 2013-01-22 |
US20110022995A1 (en) | 2011-01-27 |
JP5407631B2 (ja) | 2014-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105917311B (zh) | 用于便携式设备中的同步任务分发的系统和方法 | |
CN103460202A (zh) | 至少部分地通过电路来促进对至少一个控制器命令接口的访问 | |
US8397033B2 (en) | Parallel processing processor system | |
JP2010272076A (ja) | マルチプロセッサシステム | |
CN108495043A (zh) | 图像数据处理方法及相关装置 | |
JP5407631B2 (ja) | 回路情報生成装置、機能実行システム、及びプログラム | |
KR20150116720A (ko) | 메모리 시스템 및 이를 포함하는 전자 장치 | |
US20160154603A1 (en) | Data transfer control device, apparatus including the same, and data transfer control method | |
JP6260025B2 (ja) | 画像形成システム及び機器設定方法 | |
JP2015036205A (ja) | 情報処理装置、情報処理方法及びプログラム | |
JP4690115B2 (ja) | 制御装置及び画像処理装置 | |
JP2008282428A (ja) | コンテンツデータ提供装置およびネットワークシステム | |
JP2010140146A (ja) | マルチコアプロセッサ,制御方法および情報処理装置 | |
TW200523734A (en) | Electronic device, and method for controlling the same | |
JP6048089B2 (ja) | 情報処理装置、及びプログラム | |
JP6024752B2 (ja) | 情報処理装置およびその制御方法 | |
CN106952050A (zh) | 基于绕线机的错误修改方法及系统 | |
JP2010074432A (ja) | 画像処理装置、画像処理方法、画像処理システム | |
JP2007088522A (ja) | 画像処理装置 | |
CN117667494A (zh) | 分布式存储系统的数据恢复方法、系统、设备及存储介质 | |
JP2008054005A (ja) | 画像処理装置 | |
CN103853579A (zh) | 图像形成装置 | |
JP5246360B2 (ja) | ネットワークシステム及び情報処理方法 | |
JP2008171200A (ja) | 画像処理装置、画像処理方法、プログラム及びコンピュータ読み取り可能な記憶媒体 | |
CN117112466A (zh) | 一种数据处理方法、装置、设备、存储介质及分布式集群 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5407631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |