JP4530971B2 - 起動処理装置、dma転送システム、dma転送方法 - Google Patents
起動処理装置、dma転送システム、dma転送方法 Download PDFInfo
- Publication number
- JP4530971B2 JP4530971B2 JP2005322278A JP2005322278A JP4530971B2 JP 4530971 B2 JP4530971 B2 JP 4530971B2 JP 2005322278 A JP2005322278 A JP 2005322278A JP 2005322278 A JP2005322278 A JP 2005322278A JP 4530971 B2 JP4530971 B2 JP 4530971B2
- Authority
- JP
- Japan
- Prior art keywords
- event
- dma
- dma transfer
- peripheral device
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 230
- 238000012545 processing Methods 0.000 title claims description 55
- 238000000034 method Methods 0.000 title claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 51
- 230000004913 activation Effects 0.000 claims description 36
- 238000012544 monitoring process Methods 0.000 claims description 36
- 230000008569 process Effects 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 5
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 22
- 230000010365 information processing Effects 0.000 description 18
- 239000000872 buffer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 238000004891 communication Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
この態様によれば、コンピュータシステムで発生するDMA要求のうち、いずれに応答するかをイベントによって選択できるので、CPUを介することなく、所望のDMA転送を開始することができる。
しかし、この方法では、CPUに対し頻繁に割り込みが入ることになり、CPUの処理効率が低下する。
そこで、本願発明者は、DMA転送の実行に当たり、CPUへの割り込み回数を減らして処理効率を向上させることに想到した。以下、本発明について、いくつかの実施形態を参照して詳細に説明する。
図1は、実施の形態1に係る情報処理システム100のハードウェア構成図である。情報処理システム100は、メインCPU10、メインメモリ14、DMAコントローラ48、およびDMAコントローラ起動処理装置(以下、「DMAC起動処理装置」と表記する)70を備える。これらは、システムバス16を介して相互に接続される。
CPU10は、情報処理システム100の全体を制御するとともに、外部記憶装置や記録媒体からメインメモリ14にロードされたプログラムにしたがって、各種の処理を実行する。メインメモリ14には、CPU10が各種の処理を実行する上で必要となるデータなども適宜記憶される。
入出力デバイス20、30は、データの入出力を管理する図示しないコプロセッサとバッファ22、32とを有し、メインメモリ14とバッファとの間でデータの読み書きが実行される。なお、図1には2つの入出力デバイスが描かれるが、入出力デバイスはひとつであっても3つ以上であってもよい。
制御レジスタ52は、DMAコントローラ48の制御のための設定値を格納するレジスタであり、この制御レジスタに開始ビットがセットされることでDMAコントローラ48が起動する。転送元アドレスレジスタ54には、データの転送元のアドレス(ソースアドレス)がセットされる。転送先アドレスレジスタ56には、データの転送先のアドレス(ディスティネーションアドレス)がセットされる。アドレスは、データ転送毎にインクリメントされていく。サイズレジスタ58には、転送データサイズがセットされ、データ転送毎に転送カウント値をデクリメントされていく。
発生イベント取得部62は、入出力デバイス20、30から送られてくるイベント通知信号を受け取る。イベント比較部64は、イベントレジスタ72に定義されているイベントと、受け取ったイベントとが一致するか否かを比較する。DMA起動部66は、イベントが一致したとき、DMAコントローラ48の制御レジスタ52に開始ビットをセットして、DMAコントローラ48を起動する。イベント書き換え部68は、一定の条件が成立したときに、イベントレジスタ72の内容を書き換える。
DMA転送が終了すると、DMAの終了割り込みがCPU10に入力される。このDMA終了割り込みにより、メインメモリ14への新しいデータの準備が開始される。
図2では、DMAC起動処理装置がひとつのイベントレジスタを備える場合について説明したが、複数のイベントレジスタを備える場合であっても同様の手法で対応できる。複数のイベントレジスタと上述のDMA転送方法とを組み合わせることによって、データの連続転送時にCPUへの割り込み回数をさらに低減することが可能となる。
DMAC起動処理装置170は、イベント監視部60と、DMAコントローラ110内のレジスタセット数と同数のイベントレジスタ172を備える。そして、イベントレジスタ172とレジスタセット#1〜4とは、一対一に対応づけられている。
以下では、上記問題点に鑑み、実施の形態2の情報処理システム200の構成を利用して、CPUに割り込みすることなくデータブロックを連続してカスケード状に転送できるDMA転送方法を提供する。
レジスタセット#1: データブロック1の転送元アドレス、転送先アドレス、データサイズ
レジスタセット#2: データブロック2の転送元アドレス、転送先アドレス、データサイズ
レジスタセット#3: データブロック3の転送元アドレス、転送先アドレス、データサイズ
レジスタセット#4: データブロック4の転送元アドレス、転送先アドレス、データサイズ
イベントレジスタ#1: 転送先の入出力デバイスのバッファエンプティ
イベントレジスタ#2: データブロック1のDMA転送終了
イベントレジスタ#3: データブロック2のDMA転送終了
イベントレジスタ#4: データブロック3のDMA転送終了
まず、転送先の入出力デバイスのバッファエンプティを検出すると(S32)、イベント監視部60は、DMAコントローラ内のレジスタセット#1の制御レジスタ122に開始ビットをセットし(S34)、これによりレジスタセット#1の情報にしたがってDMAコントローラ110がDMA転送を開始する(S36)。この転送が終了すると、イベント監視部60に、レジスタセット#1で設定されたDMA転送終了のイベント、つまり、メモリのエンプティイベントが通知される(S42)。イベント監視部60は、イベントレジスタ#2に登録されているイベントと、通知されたイベントが一致すると判定し、レジスタセット#2の制御レジスタに開始ビットをセットし(S44)、レジスタセット#2の情報にしたがってDMAコントローラ110がDMA転送を開始する(S46)。同様にして、データブロック2の転送が終了すると、イベント発生(S52)、レジスタセット#3の制御レジスタのセット(S54)、データブロック3のDMA転送(S56)と続き、さらにデータブロック3の転送が終了すると、イベント発生(S62)、レジスタセット#4の制御レジスタのセット(S64)、データブロック4のDMA転送(S66)が続く。
なお、S32において、イベント監視部60がバッファエンプティを検出してDMA転送を開始する代わりに、最初のデータブロックについてはCPU10がDMAコントローラを起動してもよい。
図8は、実施の形態3に係る情報処理システム300のハードウェア構成図である。CPU10、キャッシュメモリ12、メインメモリ14、入出力デバイス20、30については、図1と同様の機能を有するので説明を省略する。DMAコントローラ210は、情報処理システム300上でのDMA転送を制御する。入出力デバイス20、30は、DMA転送の転送元または転送先となる。
続いて、イベント監視部60は、一致したイベントを登録していたイベントレジスタに対応する第2レジスタセット内の情報、すなわち、転送元アドレス、転送先アドレスおよびデータサイズを、DMAコントローラ内の空の第1レジスタセット220の対応するレジスタに書き込む。その後、イベント監視部60は、第1レジスタセット内の情報を参照してDMA転送を実行するように、制御レジスタ222に開始ビットをセットする。
また、データブロックを複数の場所に転送するようなときに、CPUが一回の転送毎に介在する必要がないので、CPUの処理負荷を減らすことができる。
Claims (11)
- コンピュータシステム上でのDMA転送を制御するDMAコントローラと、
DMA転送の転送元または転送先となりDMA転送の実行を要求する一つ以上の周辺装置であって、各周辺装置で所定のイベントが発生したとき、周辺装置の識別情報とイベントの内容とを含む通知信号を送信する周辺装置と、
DMA転送を許可すべき周辺装置における監視対象となるイベントの内容を登録するためのイベントレジスタと、各周辺装置から前記通知信号を受け取り、該通知信号および前記イベントレジスタに含まれる周辺装置の識別情報およびイベントの内容が一致するとき、前記DMAコントローラを起動して前記識別情報で特定される周辺装置に関するDMA転送を実行するイベント監視部と、を有する起動処理装置と、
を備えることを特徴とするDMA転送システム。 - 相互に機能の異なる周辺装置を複数備え、
前記起動処理装置は二つ以上のイベントレジスタを有し、それぞれに異なる周辺装置に関連するイベントを登録可能であることを特徴とする請求項1に記載のDMA転送システム。 - 前記周辺装置は、前記DMAコントローラの制御下におけるDMA転送の終了をイベントの内容として含む通知信号を前記イベント監視部に送信することを特徴とする請求項1または2に記載のDMA転送システム。
- 連続して転送すべきデータブロックに関する情報がDMA転送の対象として前記DMAコントローラに書き込まれており、
あるデータブロックのDMA転送の終了が、次のデータブロックに対応するDMA転送を起動するためのイベントの内容として前記イベントレジスタに登録されることを特徴とする請求項3に記載のDMA転送システム。 - 前記イベント監視部は、前記周辺装置と前記起動処理装置とを接続する専用線を介して前記周辺装置から通知信号を受け取ることを特徴とする請求項1ないし4のいずれかに記載のDMA転送システム。
- 中央処理装置を介さずに一つ以上の周辺装置と記憶装置間でDMA転送を実行するDMAコントローラを含むコンピュータシステムにおいて、相互に関連する複数のデータブロックを連続してDMA転送する方法であって、
中央処理装置が、DMA転送を許可すべき周辺装置における監視対象となるイベントの内容をイベントレジスタに登録し、
各周辺装置が、所定のイベントが発生したとき、周辺装置の識別情報とイベントの内容とを含む通知信号を送信し、
DMA起動処理装置が、各周辺装置から前記通知信号を受け取り、該通知信号および前記イベントレジスタに含まれる周辺装置の識別情報およびイベントの内容が一致するとき、前記DMAコントローラを起動して前記識別情報で特定される周辺装置に関するDMA転送を実行することを含み、
中央処理装置が前記複数のデータブロックの情報を予め前記DMAコントローラに記憶させておき、第1のイベントの発生に対応して起動されたデータブロックのDMA転送の終了を、次に連なるべきデータブロックのDMA転送を起動させるための第2のイベントとして登録することを特徴とするDMA転送方法。 - DMA転送を実行するための情報を格納する複数のレジスタからなるレジスタセットを二組以上有し、コンピュータシステム上のDMA転送を制御するDMAコントローラと、
DMA転送の転送元または転送先となりDMA転送の実行を要求する一つ以上の周辺装置であって、各周辺装置で所定のイベントが発生したとき、周辺装置の識別情報とイベントの内容とを含む通知信号を送信する周辺装置と、
前記レジスタセットに対応づけられDMA転送を許可すべき周辺装置における監視対象となるイベントの内容を登録するための複数のイベントレジスタを有し、前記周辺装置から受け取る通知信号に基づき前記DMAコントローラを起動するか否かを判定する起動処理装置と、
を備え、
前記起動処理装置は、前記通知信号および前記複数のイベントレジスタのいずれかに含まれる周辺装置の識別情報およびイベントの内容の両方が一致するとき、一致したイベントを登録していたイベントレジスタに対応するレジスタセット内の情報を参照してDMA転送を実行するよう前記DMAコントローラを起動することを特徴とするDMA転送システム。 - DMA転送を実行するための情報を格納する複数のレジスタからなる第1レジスタセットを少なくとも一組有し、コンピュータシステム上のDMA転送を制御するDMAコントローラと、
DMA転送の転送元または転送先となりDMA転送の実行を要求する一つ以上の周辺装置であって、各周辺装置で所定のイベントが発生したとき、周辺装置の識別情報とイベントの内容とを含む通知信号を送信する周辺装置と、
前記周辺装置から受け取る通知信号に基づき前記DMAコントローラを起動するか否かを判定する起動処理装置と、
を備え、
前記起動処理装置は、DMA転送を許可すべき周辺装置における監視対象となるイベントの内容が登録されるイベントレジスタと、該イベントレジスタに対応づけられたDMA転送を実行するための情報が格納される複数のレジスタとからなる第2レジスタセットを二組以上有し、
前記起動処理装置は、各周辺装置から前記通知信号を受け取り、該通知信号およびいずれかのイベントレジスタに含まれる周辺装置の識別情報およびイベントの内容が一致するとき、一致したイベントを登録していたイベントレジスタに対応する第2レジスタセット内の情報を前記DMAコントローラ内の第1レジスタセットに書き込み、その後該第1レジスタセット内の情報を参照してDMA転送を実行するよう前記DMAコントローラを起動することを特徴とするDMA転送システム。 - 中央処理装置を介さずに一つ以上の周辺装置と記憶装置間でDMA転送を実行するDMAコントローラを含むコンピュータシステムにおいて、
中央処理装置が、DMA転送を許可すべき周辺装置における監視対象となるイベントの内容をイベントレジスタに登録し、
各周辺装置が、所定のイベントが発生したとき、周辺装置の識別情報とイベントの内容とを含む通知信号を送信し、
DMA起動処理装置が、各周辺装置から前記通知信号を受け取り、該通知信号および前記イベントレジスタに含まれる周辺装置の識別情報およびイベントの内容が一致するとき、前記DMAコントローラを起動して前記識別情報で特定される周辺装置に関するDMA転送を実行することを特徴とするDMA転送方法。 - 中央処理装置を介さずに一つ以上の周辺装置と記憶装置間でDMA転送を実行するDMAコントローラを起動させる処理をDMA起動処理装置に実行させるプログラムであって、
DMA転送を許可すべき周辺装置における監視対象となるイベントの内容をイベントレジスタに登録する処理と、
各周辺装置で所定のイベントが発生したときに各周辺装置から発信される周辺装置の識別情報とイベントの内容とを含む通知信号を受け取る処理と、
前記通知信号および前記イベントレジスタに含まれる周辺装置の識別情報およびイベントの内容が一致するとき、前記DMAコントローラを起動して前記識別情報で特定される周辺装置に関するDMA転送を実行する処理と、
を含むことを特徴とするDMA転送処理プログラム。 - 請求項10に記載のプログラムを格納したコンピュータにて読取可能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322278A JP4530971B2 (ja) | 2005-11-07 | 2005-11-07 | 起動処理装置、dma転送システム、dma転送方法 |
US11/515,396 US7779172B2 (en) | 2005-11-07 | 2006-09-01 | Activator, DMA transfer system, DMA transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005322278A JP4530971B2 (ja) | 2005-11-07 | 2005-11-07 | 起動処理装置、dma転送システム、dma転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128425A JP2007128425A (ja) | 2007-05-24 |
JP4530971B2 true JP4530971B2 (ja) | 2010-08-25 |
Family
ID=38120120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005322278A Expired - Fee Related JP4530971B2 (ja) | 2005-11-07 | 2005-11-07 | 起動処理装置、dma転送システム、dma転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7779172B2 (ja) |
JP (1) | JP4530971B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4791909B2 (ja) * | 2006-08-21 | 2011-10-12 | 株式会社東芝 | 高速入出力機能を備える制御装置、及びその制御データの制御方法 |
US8117475B2 (en) * | 2006-12-15 | 2012-02-14 | Microchip Technology Incorporated | Direct memory access controller |
US9141572B2 (en) | 2006-12-15 | 2015-09-22 | Microchip Technology Incorporated | Direct memory access controller |
JP5407631B2 (ja) * | 2009-07-21 | 2014-02-05 | 富士ゼロックス株式会社 | 回路情報生成装置、機能実行システム、及びプログラム |
US20110022767A1 (en) * | 2009-07-27 | 2011-01-27 | Electronics And Telecommunications Research Institute | Dma controller with interrupt control processor |
GB2495959A (en) * | 2011-10-26 | 2013-05-01 | Imagination Tech Ltd | Multi-threaded memory access processor |
US20150186311A1 (en) * | 2013-12-28 | 2015-07-02 | Ming Kiat Yap | Smart direct memory access |
JP2018116550A (ja) | 2017-01-19 | 2018-07-26 | Necプラットフォームズ株式会社 | 転送制御装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202767A (ja) * | 2004-01-16 | 2005-07-28 | Toshiba Corp | プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5850529A (en) * | 1995-08-11 | 1998-12-15 | Kabushiki Kaisha Toshiba | Method and apparatus for detecting a resource lock on a PCI bus |
SG77135A1 (en) * | 1996-04-26 | 2000-12-19 | Texas Instruments Inc | Method and system for assigning a channel number to a received data packet |
US6202107B1 (en) * | 1998-11-19 | 2001-03-13 | Sun Microsystems, Inc. | Host controller interface descriptor fetching unit |
US6654819B1 (en) * | 1999-07-15 | 2003-11-25 | Texas Instruments Incorporated | External direct memory access processor interface to centralized transaction processor |
-
2005
- 2005-11-07 JP JP2005322278A patent/JP4530971B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-01 US US11/515,396 patent/US7779172B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005202767A (ja) * | 2004-01-16 | 2005-07-28 | Toshiba Corp | プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路 |
Also Published As
Publication number | Publication date |
---|---|
US20070130381A1 (en) | 2007-06-07 |
JP2007128425A (ja) | 2007-05-24 |
US7779172B2 (en) | 2010-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4530971B2 (ja) | 起動処理装置、dma転送システム、dma転送方法 | |
CA3062336C (en) | Apparatus and method for controlling data acceleration | |
US8266340B2 (en) | DMA controller | |
JP2006522414A (ja) | 仮想周辺コンポーネントインターコネクト多重ファンクション装置 | |
JP2005202767A (ja) | プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路 | |
US6697906B1 (en) | Semiconductor device supporting integrated data transfer bridging between CPU memory and I/O device | |
JP3055917B2 (ja) | データ転送制御装置 | |
JP2006338538A (ja) | ストリームプロセッサ | |
US6496878B1 (en) | Transfer progress alert module | |
JPH03129448A (ja) | データ転送制御装置 | |
JP2002245022A (ja) | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム | |
US8756356B2 (en) | Pipe arbitration using an arbitration circuit to select a control circuit among a plurality of control circuits and by updating state information with a data transfer of a predetermined size | |
WO2024113838A1 (zh) | 处理器设置方法、装置、电子设备及存储介质 | |
JP3446653B2 (ja) | データ転送装置 | |
JP2007310735A (ja) | ダイレクトメモリアクセスコントローラ | |
JP2005258509A (ja) | ストレージ装置 | |
US20190121761A1 (en) | Bit Manipulation Capable Direct Memory Access | |
JP2008108126A (ja) | データ転送制御装置及びそのバスアクセス調停方法 | |
US20060136617A1 (en) | Data transfer apparatus and data transfer method | |
JP2002278918A (ja) | Dma装置 | |
JP2000089971A (ja) | 割込み順位制御方法及び割込み順位制御装置 | |
JP2765267B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
JP2006155488A (ja) | データ処理装置およびデータ処理方法 | |
JP2004355543A (ja) | 情報処理装置および割り込み通知方法 | |
JP2972557B2 (ja) | データ転送制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4530971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |