JP2011027950A - 表示装置 - Google Patents

Abstract

【課題】陳列棚の前面などの限られたスペースに設置することができ、コストの削減が容易な表示装置を提供することを目的とする。
【解決手段】表示装置１は、水平走査方向に一列に配列される液晶表示パネル１１ａ〜１１ｃを有する。液晶表示パネル１１ａ〜１１ｃは、一つの仮想表示領域２５を構成する。デコーダ１５２は、画像データ３０をデコードして、仮想表示領域２５に対応したアドレスのピクセルデータ６２を作成する。ブリッジ回路１６は、仮想表示領域２５と液晶表示パネル１１ａ〜１１ｃの各表示領域との対応関係を示すパラメータテーブル７０に基づいて、ピクセルデータ６２の表示先を特定する。ピクセルデータ６２は、特定された表示先に対応するラインバッファに格納され、液晶表示パネル１１ａ〜１１ｃに出力される。ピクセルデータ６２のうち、液晶表示パネル１１同士の間に形成されるギャップ２１に対応するピクセルデータ６２は破棄される。
【選択図】図６

Description

本発明は、薄型の表示パネルを用いた表示装置に関する。

スーパーマーケットあるいはコンビニエンスストアなどの小売業では、店舗に陳列棚を設置し、商品を陳列棚に陳列する形態が一般的である。そして、陳列棚に陳列された商品の販売促進などを目的として、電子ＰＯＰ（Ｐｏｉｎｔ Ｏｆ Ｐｕｒｃｈａｓｅ）と呼ばれる手法が従来から用いられている。

特開２００１−１００６８３号公報 特開２００７−２８９６３６号公報

上記特許文献１には、液晶表示パネルなどの薄型の表示パネルを用いた電子ＰＯＰ装置が開示されている。特許文献１に開示されている電子ＰＯＰ装置は、記憶媒体に保存されている動画像データなどを再生して、液晶表示パネルなどに広告用の映像を表示する。しかし、特許文献１に係る電子ＰＯＰ装置を使用するためには、電子ＰＯＰ装置の設置用スペースを、商品を陳列するスペースとは別に用意しなければならない。

上記特許文献２には、電子ＰＯＰ用の映像を表示することができる陳列棚が開示されている。陳列棚の内部にプロジェクタが設置され、商品を載せる棚板の前面に透過型のスクリーンが取り付けられる。プロジェクタから投射された広告用の映像がスクリーンに表示されることにより、広告用の映像が陳列棚全体に表示される。特許文献２に係る陳列棚は、電子ＰＯＰ装置を設置するスペースを必要とせずに広告用の映像を表示することができ、小売店の売り場を効率よく利用することができる。

そこで、本発明は前記問題点に鑑み、陳列棚の前面などの限られたスペースに設置することができ、コストの削減が容易な表示装置を提供することを目的とする。

上記課題を解決するため、請求項１記載の発明は、表示装置であって、複数の表示パネルと、画像データをデコードし、前記複数の表示パネルにより構成される仮想表示領域に対応した画素情報を生成する画素情報生成部と、前記仮想表示領域と、各表示パネルの個別表示領域との対応関係を示す対応情報を格納する対応情報格納部と、前記画素情報生成部から入力された画素情報を表示する表示パネルを前記対応情報に基づいて特定し、特定した表示パネルに前記入力された画素情報を出力する表示パネル特定部と、を備えることを特徴とする。

請求項２記載の発明は、請求項１に記載の表示装置において、前記複数の表示パネルは、相互に隣接する第１の表示パネル及び第２の表示パネル、を含み、前記表示パネル特定部は、前記入力された画素情報が前記第１の表示パネルの個別表示領域と前記第２の表示パネルの個別表示領域との間に挟まれたギャップ領域に対応する情報であるか否かを、前記対応情報に基づいて判定する判定部と、前記入力された画素情報が前記ギャップ領域に対応する情報である場合、前記入力された画素情報を破棄する画素情報破棄部と、を含むことを特徴とする。

請求項３記載の発明は、請求項２に記載の表示装置において、前記判定部は、前記入力された画素情報が各表示パネルの個別表示領域のいずれにも対応しない場合、前記入力された画素情報がギャップ領域に対応する情報であると判定することを特徴とする。

請求項４記載の発明は、請求項１ないし請求項３に記載の表示装置において、前記画素情報生成部は、前記画像データのうちデコードする範囲を指定するデコード範囲指定部、を含み、前記画素情報生成部は、前記画像データのうち前記デコード範囲指定部により指定された範囲をデコードして画素情報を生成することを特徴とする。

請求項５記載の発明は、請求項２に記載の表示装置において、前記第１の表示パネル及び第２の表示パネルが隣接する方向は、各表示パネルの水平走査線方向であることを特徴とする。

請求項６記載の発明は、請求項５に記載の表示装置において、前記画素情報生成部から画素情報が入力される順序は、前記仮想表示領域の水平走査線方向に対応しており、前記表示パネル特定部は、各表示パネルに対応する複数のバッファと、前記入力された画素情報の表示先として特定された表示パネルに対応するバッファに前記入力された画素情報を格納するバッファ書き込み部と、前記仮想表示領域の一水平走査線分に対応する画素情報の表示先が特定された場合、各バッファに書き込まれた画素情報を各表示パネルに出力する出力制御部と、を含むことを特徴とする。

請求項７記載の発明は、請求項６に記載の表示装置において、各表示パネルの水平走査線の数及び一水平走査線あたりの画素数は同一であり、前記出力制御部は、各バッファに書き込まれた画素情報の出力と同期して、各表示パネルを制御する制御情報を出力し、各表示パネルに出力される制御情報は、同一の情報であることを特徴とする。

請求項８記載の発明は、請求項１ないし請求項７のいずれかに記載の表示装置において、さらに、前記複数の表示パネルの表示面の角度を調節するチルト調節部、を備えることを特徴とする。

請求項９記載の発明は、請求項１ないし請求項８のいずれかに記載の表示装置において、各表示パネルは、液晶表示パネルであることを特徴とする。

本発明に係る表示装置は、複数の表示パネルを一定方向に配列させることにより、一つの画像データを表示するための仮想表示領域を構成する。陳列棚などの棚板の前面などの限られたスペースに対応した表示パネルを別途作成する必要がないため、表示装置のコストを削減することができる。

本発明に係る表示装置は、画像データをデコードして仮想表示領域に対応する画素情報を生成し、対応情報に基づいて複数の表示パネルのいずれかに画素情報を表示させる。このように、本発明に係る表示装置は、各表示パネルを個別に制御せずに、仮想表示領域の表示状態を制御すればよいため、画像データの表示処理を簡略化することができる。

本発明に係る表示装置は、画素情報がギャップ領域に対応した情報である場合、その画素情報を破棄する。これにより、仮想表示領域に表示される映像がギャップ領域の存在により歪むことを防止し、視聴者が違和感を覚えることの少ない映像を表示することができる。

本発明に係る表示装置は、画像データをデコードする範囲が指定されている場合、指定された範囲に対応する画素情報を生成する。これにより、本発明に係る複数の表示装置を用いて一つの画像データを表示するときにも、表示装置間で発生するギャップに伴って仮想表示領域に表示される映像が歪むことを防ぐことができる。

本発明に係る表示装置において、チルト調節部が表示パネルの表示面の向きを調節する。表示装置の取り付け位置に応じて表示パネルの表示面を変更することにより、鮮明な映像を表示することが可能となる。

第１の実施の形態に係る表示装置の斜視図である。 表示装置の使用状態の一例を示す図である。 （ａ）表示装置の表示面を水平方向に向けた状態を示す図である。（ｂ）表示装置の表示面を上方に向けた状態を示す図である。 （ａ）液晶表示パネルの表示領域を示す図である。（ｂ）仮想パネルの表示領域を示す図である。（ｃ）仮想パネルに対応した画像データを示す図である。 （ａ）画像データを単に分割して表示した状態を示す図である。（ｂ）ギャップ補正処理を適用して画像データを表示した状態を示す図である。（ｃ）ギャップ補正処理により液晶表示パネルに表示されない領域を示す図である。 表示装置の機能的構成を示すブロック図である。 ブリッジ回路の機能的構成を示すブロック図である。 ブリッジ回路の動作を示すフローチャートである。 パラメータテーブルの一例を示す図である。 第２の実施の形態に係る表示装置の機能的構成及び配置状態を示す図である。 （ａ）仮想パネルの表示領域を示す図である。（ｃ）仮想パネルに対応した画像データを示す図である。（ｃ）仮想パネルに表示された画像データを示す図である。

｛第１の実施の形態｝
＜表示装置１の外観及び取付状態＞
以下、図面を参照しつつ本発明の実施の形態について説明する。図１は、本発明の第１の実施の形態に係る表示装置１の斜視図である。表示装置１は、電子ＰＯＰ装置として利用可能な装置である。表示装置１は、液晶表示パネル１１ａ，１１ｂ，１１ｃと、筺体１２と、取り付け部１３と、チルト調節部１４とを備える。

液晶表示パネル１１ａ〜１１ｃは、水平走査線方向に一列に並べられた汎用の小型液晶パネルであり、同様の構成を有している。液晶表示パネル１１ａ〜１１ｃは、一つの仮想パネルを構成し、全体として一つの画像を表示する。本実施の形態では、液晶表示パネル１１ａ〜１１ｃが、個別に画像を表示することはない。以下、液晶表示パネル１１ａ〜１１ｃをセットで説明するときには、液晶表示パネル１１と呼ぶことにする。

液晶表示パネル１１ａ〜１１ｃには外枠などの外縁部が存在するため、仮想パネルには画像を表示することができないギャップが発生する。仮想パネルに表示される映像は、ギャップの発生に伴って歪んで見えることがある。そこで、表示装置１は、ギャップ補正処理を実行することにより、仮想パネルに表示される映像の歪みを補正する。ギャップ補正処理の詳細については、後述する。

筺体１２は、液晶表示パネル１１の制御部１５（図６参照）などを収納するとともに、液晶表示パネル１１ａ〜１１ｃを同一平面上に固定する。取り付け部１３は、表示装置１を固定する。チルト調節部１４は、液晶表示パネル１１の表示面の向きを調節する。

図２は、表示装置１の使用状態の一例を示す図である。表示装置１は、商品の陳列に用いられる陳列棚５０の棚板５１の前面に取り付けられる。棚板５１の前面に取り付けられた表示装置１は、陳列棚５０に陳列された商品の広告映像などを表示する。

表示装置１は、棚板５１の前面などの限られたスペースに対応するために、複数の液晶表示パネル１１ａ〜１１ｃを組み合わせて仮想パネルを構成する。このため、表示装置１は、棚板５１の前面のサイズに対応した液晶表示パネルを使用する必要がないため、大幅なコスト削減が可能となる。

図３（ａ）、図３（ｂ）は、チルト調節部１４の動作を説明する図である。表示装置１は、チルト調節部１４を用いて液晶表示パネル１１の表示面の向きを変更することができる。配線５２は、表示装置１への電力供給などに用いられる。

表示面の向きは、ユーザが手動で変更することができる。なお、チルト調節部１４は、ユーザが設定した角度に基づいて、表示面の向きを自動的に調節するようにしてもよい。

図３（ａ）は、表示面を水平方向に向けた状態を示す図である。たとえば、表示装置１が顧客の視線の高さとほぼ同じ高さの棚板５１に取り付けられるときに、表示面の向きが水平方向となるように調節される。

図３（ｂ）は、表示面を上方に向けた状態を示す図である。表示装置１が陳列棚５０の下側の棚板５１に取り付けられたときなどに、表示面の向きが図３（ｂ）のように上方に向けられる。なお、表示装置１が高所に取り付けられる場合には、表示面の向きを下向きに調節することができる。

液晶表示パネル１１ａ〜１１ｃの視野角は一般的に狭いとされている。しかし、表示装置１は、図３に示すように、表示面の向きを調節可能である。表示装置２は、取り付け位置に関係なく、陳列棚５０の前にいる顧客に対して鮮明な映像を見せることできるため、販売促進の効果を高めることができる。

＜仮想パネルの概要＞
次に、液晶表示パネル１１により構成される仮想パネルについて詳しく説明する。図４（ａ）は、液晶表示パネル１１の表示領域を示す図である。

図４（ａ）に示すように、液晶表示パネル１１ａ〜１１ｃは、互いに隣接した状態で水平走査方向（Ｘ方向）に一列に配列されている。液晶表示パネル１１ａ，１１ｂ，１１ｃの表示領域１１０ａ，１１０ｂ，１１０ｃのサイズは、Ｘ方向が３２０ピクセルであり、垂直走査方向（Ｙ方向）が２４０ピクセルである。

図４（ｂ）は、仮想パネルの表示領域（以下、「仮想表示領域」という）２０を示す図である。仮想表示領域２０は、表示領域１１０ａ〜１１０ｃと、ギャップ２１，２１とにより構成される。ギャップ２１は、表示領域１１０ａ，１１０ｂの間に挟まれた領域と、表示領域１１０ｂ，１１０ｃの間に挟まれた領域である。ギャップ２１は、液晶表示パネル１１ａ〜１１ｃの外枠などに対応しており、映像を表示することができない。ギャップ２１のＸ方向の幅を、４０ピクセルとする。仮想表示領域２０のサイズは、Ｘ方向が１０４０ピクセルであり、Ｙ方向が２４０ピクセルである。

図４（ｃ）は、仮想表示領域２０に表示される画像データ３０を示す。画像データ３０のサイズは、仮想表示領域２０のサイズ（１０４０×２４０ピクセル）に対応している。画像データ３０には、円３０１と直角三角形３０１が描画されている。表示装置１のユーザは、広告用の映像データである画像データ３０を、予め記憶部１５１（図６参照）に格納しておく。

＜ギャップ補正処理の概要＞
次に、ギャップ補正処理の概要を説明する。画像データ３０は、仮想表示領域２０に表示される場合、Ｘ方向に分割された状態で表示領域１１０ａ〜１１０ｃにそれぞれ表示される。しかし、画像データ３０が単に分割された状態で表示領域１１０ａ〜１１０ｃに表示された場合、仮想表示領域２０に表示される画像データ３０に歪みが発生する。

図５（ａ）は、画像データ３０に描画された円３０１と直角三角形３０２とを、単に分割して表示領域１１０ａ，１１０ｂに表示した状態を示す図である。この場合、円３０１は、半円の状態で表示領域１１０ａ，１１０ｂに表示される。表示領域１１０ａ，１１０の間にはギャップ２１が存在するため、仮想表示領域２０に表示される円３０１は、楕円として顧客に認識される。同様に、単に分割されて表示領域１１０ａ，１１０ｂに表示された直角三角形３０２は、ギャップ２１の存在により、のこぎり状の形状として顧客に認識される。

このように、画像データ３０が単に分割されて表示領域１１０ａ〜１１０ｃに表示されることにより、表示装置１に表示される映像に対して、顧客が違和感を覚えるおそれがある。特に、画像データ３０が動画像データである場合には、歪みが強調される。

そこで、表示装置１は、画像データ３０を仮想表示領域２０に表示する際に、ギャップ補正処理を実行する。ギャップ補正処理は、画像データ３０のうちギャップ２１に対応する領域のデータを、表示領域１１０ａ〜１１０ｃのいずれにも表示させない処理である。これにより、表示装置１は、顧客が違和感を覚えることの少ない映像を表示することが可能となる。

図５（ｂ）は、ギャップ補正処理の適用後に仮想表示領域２０に表示された画像データ３０を示す図である。図５（ｃ）は、画像データ３０においてギャップ２１に対応する領域を示す図である。ギャップ補正処理により、画像データ３０のうち、図５（ｃ）に示すハッチングの領域が、表示領域１１０ａ〜１１０ｃのいずれにも表示されない。この結果、顧客は、視覚効果により、ギャップ２１を挟んで表示領域１１０ａ，１１０ｂに表示されている円３０１が本来の形状（円）であると類推することができる。顧客は、ギャップ２１を挟んで表示領域１１０ｂ，１１０ｃに表示されている直角三角形３０２が、本来の形状（直角三角形）であると類推することができる。したがって、表示装置１は、仮想表示領域２０に表示される画像データ３０の歪みを抑制し、違和感の少ない映像を表示することができる。

＜表示装置１の機能的構成＞
図６は、表示装置１の機能的構成を示すブロック図である。表示装置１は、制御部１５と、ブリッジ回路１６とを備える。制御部１５及びブリッジ回路１６は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の状態で筺体１２の中に設置される。

制御部１５は、表示装置１の全体制御を行う。制御部１５は、記憶部１５１と、デコーダ１５２と、フレームメモリ１５３と、仮想パネル制御部１５４とを備える。

記憶部１５１は、フラッシュメモリなどであり、画像データ３０を格納する。画像データ３０は、動画像データ及び静止画像データのいずれでもよい。制御部１５は、記憶部１５１に代えて、メモリカードスロットを備えていてもよい。この場合、メモリカードスロットには、画像データ３０が記録されたメモリカードが挿入される。

デコーダ１５２は、画像データ３０をデコードして、仮想表示領域２０に表示するフレームデータ６０を作成する。フレームデータ６０は、仮想表示領域２０のアドレスに対応したピクセルデータ６１の集合である。

フレームメモリ１５３は、デコーダ１５２が作成したフレームデータ６０を格納する。

仮想パネル制御部１５４は、フレームメモリ１５３からフレームデータ６０を読み出し、フレームデータ６０に含まれるピクセルデータ６１を、ブリッジ回路１６に順次出力する。仮想パネル制御部１５４は、ピクセルデータ６１の出力と同期して、仮想パネル制御信号６２及びピクセルクロック６３をブリッジ回路１６に出力する。仮想パネル制御信号６２は、仮想パネルの表示状態を制御する水平同期信号及び垂直同期信号などを含む。ピクセルクロック６３は、ピクセルデータ６１の入力と同期したクロック信号である。

仮想パネル制御部１５４は、液晶表示パネル１１ａ〜１１ｃにより構成される単一の仮想パネルを制御し、液晶表示パネル１１ａ〜１１ｃを個別に制御することはない。仮想パネル制御部１５４は、仮想パネルに対応したサイズの液晶表示パネルを制御する機能を有していれば良い。このため、仮想パネル制御部１５４には、汎用の液晶表示パネルを制御するＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）コントローラを利用することができ、表示装置１の部品コストを削減することができる。

ブリッジ回路１６は、仮想パネル制御部１５４から出力されたピクセルデータ６１の表示先を特定し、特定した表示先にピクセルデータ６１を出力する。また、ブリッジ回路１６は、ギャップ補正処理を実行する。

図７は、ブリッジ回路１６の機能的構成を示すブロック図である。ブリッジ回路１６は、ラインバッファ１６１ａ，１６１ｂ，１６１ｃと、パラメータテーブル格納部１６２と、書き込み制御回路１６３と、液晶表示パネル制御回路１６４とを備える。

ラインバッファ１６１ａ〜１６１ｃは、液晶表示パネル１１ａ〜１１ｃにそれぞれ対応して設けられており、表示領域１１０ａ〜１１０ｃに対応するピクセルデータ６１を格納する。ラインバッファ１６１ａ〜１６１ｃは、それぞれ第１メモリ１６５及び第２メモリ１６６を含む。第１メモリ１６５及び第２メモリ１６６は、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリである。第１メモリ１６５及び第２メモリ１６６の一方は、制御部１５から出力されたピクセルデータ６１の書き込み用として動作し、他方は、ラインバッファに書き込まれたピクセルデータ６１を液晶表示パネル１１に出力するために読み出し用として動作する。

パラメータテーブル格納部１６２は、仮想表示領域２０のアドレスと、表示領域１１０ａ〜１１０ｃとの対応関係を示すパラメータテーブル７０を格納する。

書き込み制御回路１６３は、入力されたピクセルデータ６１の書き込み先となるラインバッファを、パラメータテーブル１６２に基づいて特定する。書き込み制御回路１６３は、特定したラインバッファに対して、入力されたピクセルデータ６１の書き込みを指示する。

液晶表示パネル制御回路１６４は、ラインバッファ１６１ａ〜１６１ｃに書き込まれたピクセルデータ６１を液晶表示パネル１１に出力する。ピクセルデータ６１は、各液晶表示パネル１１を制御する液晶表示パネル制御信号６４と同期して出力される。

＜ブリッジ回路１６の動作＞
図８は、ブリッジ回路１６の動作を示すフローチャートである。図８において、第１液晶パネル〜第３液晶パネルは、液晶表示パネル１１ａ〜１１ｃにそれぞれ対応する。第１ラインバッファ〜第３ラインバッファは、ラインバッファ１６１ａ〜１６１ｃにそれぞれ対応する。

ブリッジ回路１６は、水平同期信号（Ｈ−Ｓｙｎｃ）が入力されることにより、図８に示す処理を開始する。ラインバッファ１６１ａ〜１６１ｃにおいて、第１メモリ１６５が書き込み用に設定されているとする。

書き込み制御回路１６３は、ピクセルデータ６１が入力された場合(ステップＳ１１でＹｅｓ)、入力されたピクセルデータ６１のＸアドレスを確認する（ステップ１２）。ピクセルデータ６１のＸアドレスは、仮想表示領域２０に対応している。書き込み制御回路１６３は、水平同期信号が入力されてからピクセルクロック６３をカウントしている。ピクセルクロック６３のカウント値が、入力されたピクセルデータ６１の仮想表示領域２０におけるＸアドレスとして用いられる。

書き込み制御回路１６３は、入力されたピクセルデータ６１のＸアドレスが表示領域１１０ａに対応するか否かを、パラメータテーブル７０に基づいて判定する（ステップＳ１３）。

図９は、パラメータテーブル７０の一例を示す図である。パラメータテーブル７０には、表示領域１１０ａ〜１１０ｃと、仮想表示領域２０のＸアドレスとの対応関係を示している。表示領域１１０ａに対応する仮想パネルのＸアドレスは、１〜３２０である。表示領域１１０ａに対応する仮想パネルのＸアドレスは、３６１〜６８０である。表示領域１１０ｃに対応する仮想パネルのＸアドレスは、７２１〜１０４０である。仮想表示領域２０のギャップ２１に対応するＸアドレス（３２１〜３６０，６８１〜７２０）は、パラメータテーブル７０に設定されていない。

入力されたピクセルデータ６１のＸアドレスが表示領域１１０ａに対応する場合（ステップＳ１３においてＹｅｓ）、入力されたピクセルデータ６１は、ラインバッファ１６１ａの第１メモリ１６５に書き込まれる（ステップＳ１４）。具体的には、ライトイネーブル信号６５が、書き込み制御回路１６３からラインバッファ１６１ａに入力される。ラインバッファ１６１ａは、ライトイネーブル信号６５の入力に応じて、入力されたピクセルデータ６１を書き込む。このとき、ラインバッファ１６１ｂ，１６１ｃがピクセルデータ６１の書き込み処理を行うことはない。

入力されたピクセルデータ６１のＸアドレスが表示領域１１０ａに対応しない場合（ステップＳ１３においてＮｏ）、入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｂに対応するか否かが判定される（ステップＳ１５）。入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｂに対応する場合（ステップＳ１５でＹｅｓ）、ラインバッファ１６１ｂの第１メモリ１６５に、入力されたピクセルデータ６１が書き込まれる（ステップＳ１６）。

入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｂに対応しない場合（ステップＳ１５においてＮｏ）、入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｃに対応するか否かが判定される（ステップＳ１７）。入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｃに対応する場合（ステップＳ１７でＹｅｓ）、ラインバッファ１６１ｃの第１メモリ１６５に、入力されたピクセルデータ６１が書き込まれる（ステップＳ１８）。

入力されたピクセルデータ６１のＸアドレスが表示領域１１０ｃに対応しない場合（ステップＳ１７でＮｏ）、書き込み制御回路１６３は、入力されたピクセルデータ６１がギャップ２１に対応すると判定し、入力されたピクセルデータ６１を破棄する（ステップＳ１９）。つまり、入力されたピクセルデータ６１は、いずれの表示領域にも対応しないため、ラインバッファ１６１ａ〜１６１ｃのいずれにも書き込まれない。

仮想表示領域２０の一水平走査線分のピクセルデータ６１の書き込みが終了していない場合（ステップＳ２０においてＮｏ）、ステップＳ１１〜Ｓ２０の処理が繰り返される。一方、仮想表示領域２０の一水平走査線分のピクセルデータ６１の書き込みが終了した場合（ステップＳ２０においてＹｅｓ）、各ラインバッファの第１メモリ１６５が書き込み用から読み出し用に切り替えられる（ステップＳ２１）。同時に、各ラインバッファの第２メモリ１６６が書き込み用に切り替えられる。

液晶表示パネル制御部１６４は、ラインバッファ１６１ａ〜１６１ｃにリードイネーブル信号６６を出力する。これにより、ラインバッファ１６１ａ〜１６１ｃの第１メモリ１６５から、液晶表示パネル１１ａ〜１１ｃに対してピクセルデータ６１がそれぞれ出力される（ステップＳ２２）。第１メモリ１６５がＦＩＦＯメモリであるため、仮想表示領域２０のＸアドレスが小さいピクセルデータ６１（第１メモリ１６５に最初に書き込まれたピクセルデータ６１）から順次出力される。

第１メモリ１６５からのピクセルデータ６１の出力は、液晶表示パネル制御信号６５と同期して行われる。液晶表示パネル制御信号６５は、液晶表示パネル１１ａ〜１１ｃの水平同期信号、垂直同期信号及びピクセルクロックなどを含む。液晶表示パネル１１ａ〜１１ｃは、同一の構成であるため、液晶表示パネル制御部１６４は、液晶表示パネル１１ａ〜１１ｃで共通に利用できる単一の制御信号を生成すればよい。同一の構成を有する液晶表示パネル１１ａ〜１１ｃを利用することにより、液晶表示パネル１１ａ〜１１ｃの制御を簡略化することができる。ただし、本発明は、互いに構成の異なる液晶表示パネル１１ａ〜１１ｃの使用を制限するものではない。

ラインバッファ１６１ａ〜１６１ｃから各液晶表示パネル１１ａ〜１１ｃへのピクセルデータ６１の出力と並行して、ブリッジ回路１６は、図７に示す処理を実行する。つまり、第１メモリ１６５からのピクセルデータ６１の読み出しと並行して、次の水平走査線に対応するピクセルデータ６１が、ラインバッファ１６１ａ〜１６１ｃの第２メモリ１６６に書き込まれる。このように、ラインバッファ１６１ａ〜１６１ｃをダブルバッファ構成とすることにより、ラインバッファの書き込み処理及び読み出し処理に伴って画像データ３０の表示に遅延が発生することを抑制できる。

図８に示す処理では、ブリッジ回路１６は、入力されたピクセルデータ６１が液晶表示パネル１１ａ〜１１ｃに対応するか否かを連続的に判定しているが（ステップＳ１３、Ｓ１５、Ｓ１７）、これに限られない。ブリッジ回路１６は、ピクセルデータ６１が仮想表示領域２１のＸアドレス順に入力されることを利用して、ピクセルデータ６１が液晶表示パネル１１ａ〜１１ｃに対応するか否かを連続的に判定することのない処理を実行することも可能である。

具体的には、ピクセルデータ６１の入力が開始された場合、ブリッジ回路１６は、パラメータテーブル７０を参照してピクセルデータ６１のＸアドレスが１であることを確認する。ピクセルデータ６１のＸアドレスが３２０となるまで、ピクセルデータ６１は、ラインバッファ１６１ａに書き込まれる。ピクセルデータ６１のＸアドレスが３２１以上となった場合、ブリッジ回路１６は、ギャップ２１に対応するピクセルデータ６１と判定して、ピクセルデータ６１を破棄する。このとき、ブリッジ回路１６は、ステップＳ１３，Ｓ１５，Ｓ１７の処理を連続的に実行することはない。

続いて、ピクセルデータ６１のＸアドレスが３６１となったときに、ラインバッファ１６１ｂへのピクセルデータ６１の書き込みが開始される。ピクセルデータ６１のＸアドレスが６８０となるまで、ラインバッファ１６１ｂへの書き込み処理が継続される。ブリッジ回路１６は、ピクセルデータ６１が液晶表示パネル１１ａに対応するか否かを判定する（ステップＳ１３）ことはない。ラインバッファ１６２ｃへのピクセルデータ６１への書き込み処理も、同様に実行される。上記の処理は、ラインバッファ１６１ａ〜１６１ｃへのピクセルデータ６１の書き込み処理をハードウェア回路によって実装する場合に有効である。上記の処理をハードウェア回路に適用することで、ラインバッファ１６１ａ〜１６１ｂへのピクセルデータ６１への書き込み処理が効率化され、ハードウェア回路の規模を抑制することができる。

以上説明したように、本実施の形態に係る表示装置１は、複数の液晶表示パネル１１ａ〜１１ｃを一列に配列して仮想パネルを構成し、仮想パネルに一つの画像データを表示する処理を行う。これにより、陳列棚５０の幅に対応した液晶表示パネルを作成する必要がない。したがって、表示装置１の製造コストを大幅に削減することが可能となる。

また、制御部１５は、複数の液晶表示パネル１１ａ〜１１ｃを単一の仮想パネルとして用いる。このため、表示装置１は、一つの画像データ３０を分割して処理しなくてもよく、液晶表示パネル１１ａ〜１１ｃの制御を簡略化することができる。

また、表示装置１にチルト調節部１４を設けることにより、液晶表示パネル１１の表示面の向きを調節することができる。したがって、液晶表示パネル１１の表示面の向きを顧客が映像を見やすい向きに調節することにより、販売促進効果を高めることが可能となる。

なお、本実施の形態では、表示装置１が３つの液晶表示パネル１１ａ〜１１ｃを有する例について説明したが、これに限られない。陳列棚５０の幅に応じて、表示装置１が有する液晶表示パネルを２つにしてもよいし、３つ以上としてもよい。

また、本実施の形態では、ピクセルデータ６１がピクセルクロック６３と同期してブリッジ回路１６に入力される例について説明したが、これに限られない。たとえば、ピクセルデータ６１は、仮想表示領域２０におけるアドレス情報とともにブリッジ回路１６に入力されてもよい。この場合、ブリッジ回路１６は、アドレス情報に基づいて、ピクセルデータ６１がどの表示領域に対応するかを判定する。

また、本実施の形態では、液晶表パネル１１ａ〜１１ｃとして、水平走査線方向の長さが垂直走査線方向の長さよりも大きいものを使用する例について説明したが、これに限られない。液晶表示パネル１１ａ〜１１ｃとして、垂直走査線方向の長さが水平走査線方向の長さよりも大きいものを使用してもよい。図４（ａ）に示す仮想表示領域２１を形成するためには、液晶表示パネル１１ａ〜１１ｃを９０度回転させて、垂直走査線方向に一列に配列させる必要がある。この結果、仮想表示領域２１のＸアドレスとＹアドレスとが入れ替わることになる。

したがって、上記第１の実施の形態とは、以下の点で処理が異なる。デコーダ１５２は、動画像データ３５から生成したフレームデータ６０を９０度回転させた上で、フレームメモリ１５３に書き込む。ギャップ補正処理が垂直走査線方向を基準として行われるため、パラメータテーブル７０には、表示領域１１０ａ〜１１０ｃと、仮想表示領域２１のＹアドレスとの対応情報が記録される。ブリッジ回路１６には一水平走査線単位でピクセルデータ６１が入力される点では同じであるが、ピクセルデータ６１をＸアドレスに応じてラインバッファ１６１ａ〜１６１ｃに分割する必要がない。このため、ブリッジ回路１６は、ラインバッファ１６１ａのみを有していればよい。

｛第２の実施の形態｝
以下、本発明の第２の実施の形態について説明する。本実施の形態では、複数の表示装置によって仮想パネルが構成される。以下、上記第１の実施の形態と異なる点を中心に説明し、同様の点については説明を省略する。

図１０は、本実施の形態に係る表示装置１，８の構成と配置状態とを示す図である。表示装置１，８の構成は、上記第１の実施の形態に係る表示装置１の構成と基本的に同じである。制御部１５では、記憶部１５１及びデコーダ１５２以外の表示を省略している。

記憶部１５１は、画像データ３０に代えて、画像データ３５を格納する。画像データ３５は、表示装置１，８により構成される仮想パネルの表示領域に対応したサイズで作成されている。デコーダ１５２は、画像データ３５のデコード範囲を指定するデコード範囲指定情報３６を保持している。

表示装置１は、液晶表示パネル１１ａ〜１１ｃを備える。表示装置８は、液晶表示パネル８１ａ〜８１ｃを備える。液晶表示パネル１１ａ〜１１ｃ，８１ａ〜８１ｃがＸ方向（水平走査方向）に一列に並ぶように、表示装置１，８は配置される。

図１１（ａ）は、表示装置１，８により構成される仮想パネルの表示領域（以下、「仮想表示領域」という）２５を示す図である。仮想表示領域２５は、表示領域１１０ａ〜１１０ｃ，８１０ａ〜８１０ｃと、ギャップ２１，２１，２１，２１と、装置間ギャップ２６とにより構成される。

仮想表示領域２５のサイズは、Ｘ方向が２１４０ピクセル、Ｙ方向が２４０ピクセルである。表示装置１は、仮想表示領域２５のうちＸアドレスが１〜１０４０ピクセルの領域に対応する。表示装置８は、仮想表示領域２５のうちＸ方向で１１０１〜２１４０ピクセルの領域に対応する。仮想表示領域２５には、表示領域１１０ａ〜１１０ｃ，８１０ａ〜８０１ｃの間に発生するギャップ２１の他に、表示装置１，８により形成される装置間ギャップ２６が発生する。装置間ギャップ２６は、Ｘ方向の幅を６０ピクセルであり、Ｘアドレスが１０４１〜１１００の領域に対応する。

図１１（ｂ）は、仮想表示領域２５に表示される画像データ３５を示す図である。画像データ３５は、仮想表示領域２５のサイズに対応して作成されるため、Ｘ方向のサイズが２１４０ピクセル、Ｙ方向のサイズが２４０ピクセルとなる。

仮想表示領域２５に画像データ３５を表示させる場合、表示装置１、８は、画像データ３５をデコードして、デコード範囲指定情報３６で指定された範囲に対応するフレームデータ６０を作成する。表示装置１では、デコード範囲指定情報３６として、Ｘ方向のアドレス１〜１１４０が設定されている。表示装置８では、デコード範囲指定情報３６として、Ｘ方向のアドレス１１０１〜２１４０が設定されている。この結果、画像データ３５は、図１１（ｃ）に示すような状態で表示される。

ギャップ２１に対応する領域は、上記第１の実施の形態で説明したように、液晶表示パネル１１ａ〜１１ｃ，８１ａ〜８１ｃのいずれにも表示されない。

また、装置間ギャップ２６に対応する領域（Ｘアドレスが１０４１〜１１００の範囲）は、表示装置１，８のいずれにも表示されない。これは、表示装置１，８のデコード範囲指定情報３６のいずれにも、装置間ギャップ２６に対応するＸアドレスが指定されていないためである。この結果、図１０（ｃ）に示すように、装置間ギャップ２６の位置に表示される直角三角形２１２が、のこぎり状の形状ではなく、本来の形状（直角三角形）として類推できるように表示される。

このように、表示装置１，８は、画像データ３５のうち、それぞれのデコード範囲指定情報３６で指定された範囲をデコードしてピクセルデータ６１を生成し、ピクセルデータ６１をそれぞれの仮想パネルに表示する。デコード範囲指定情報３６は、装置間ギャップ２６を考慮して設定される。したがって、仮想表示領域２５に画像データ３５が表示される際に、装置間ギャップ２６により発生する画像データ３５の歪みを補正することができる。

なお、上記第２の実施の形態では、二つの表示装置１，８を用いる例について説明したが、図２に示すように、棚板５１の前面に並べられた３つ以上の表示装置を用いて仮想パネルを構成してもよい。表示装置１，１・・・のデコード部１５２が保持するデコード範囲指定情報３６に、各表示装置に対応する仮想表示領域のアドレス範囲を設定すればよい。

また、上記第２の実施の形態では、二つの表示装置１，８のデコーダ１５２は、デコード範囲指定情報３６に基づいて画像データ３５をデコードする例について説明したが、これに限られない。表示装置１，８は、仮想表示領域２５のうちそれぞれの表示領域に対応する画像データ３５を保持してもよい。表示装置１は、Ｘアドレスが１〜１０４０の領域に対応する画像データ３５を保持する。表示装置８は、Ｘアドレスが１１０１〜２１４０の領域に対応する画像データを保持する。この場合、表示装置１，８は、上記第１の実施の形態と同様の処理を実行する。画像データ３５のデータサイズを抑制することができるため、記憶部１５１に大容量のフラッシュメモリを用いる必要がない。したがって、表示装置１，８のコストを削減できる。

また、上記第２の実施の形態では、水平走査方向に配列された複数の表示装置を用いて単一の画像データ３５を表示する例について説明したが、これに限られない。たとえば、垂直走査方向に配列された複数の表示装置を用いて、一つの画像データを表示してもよい。たとえば、図２に示す棚板５１，５１に設置された６つの表示装置１を用いて、一つの画像データを表示することができる。Ｙ方向のデコード範囲を指定するために、各表示装置１のデコード範囲指定情報３６には、Ｙ方向のアドレス範囲が指定される。

このとき、Ｙ方向の装置間ギャップを考慮して、各表示装置１のデコード領域範囲情報３６にＹ方向のアドレス範囲を設定してもよい。これにより、Ｙ方向の装置間ギャップに伴う画像の歪みを抑制できる。

Ｙ方向に生じるギャップの大きさは、棚板５１，５１の間隔にほぼ対応する。このため、Ｙ方向の装置間ギャップを補正しても、視覚効果によりＹ方向の映像の歪みを抑制する効果が十分に得られないケースがある。この場合、Ｙ方向のアドレス範囲を設定する際に、Ｙ方向の装置間ギャップを考慮しなくてもよい。Ｙ方向の装置間ギャップを考慮しない場合、Ｙ方向の装置間ギャップを考慮する場合と比べて、画像データ３５のデータサイズを抑制することができる。

１，８ 表示装置
１１，１１ａ，１１ｂ，１１ｃ 液晶表示パネル
１２ 筐体
１３ 取り付け部
１４ チルト調節部
１５ 制御部
１６ ブリッジ回路
１５１ 記憶部
１５２ デコーダ
１５３ フレームメモリ
１５４ 仮想パネル制御部
１６１ａ，１６１ｂ，１６１ｃ ラインバッファ
１６２ パラメータテーブル格納部
１６３ 書き込み制御回路
１６４ 液晶表示パネル制御回路

Claims (9)

1. 複数の表示パネルと、
   画像データをデコードし、前記複数の表示パネルにより構成される仮想表示領域に対応した画素情報を生成する画素情報生成部と、
   前記仮想表示領域と、各表示パネルの個別表示領域との対応関係を示す対応情報を格納する対応情報格納部と、
   前記画素情報生成部から入力された画素情報を表示する表示パネルを前記対応情報に基づいて特定し、特定した表示パネルに前記入力された画素情報を出力する表示パネル特定部と、
   を備えることを特徴とする表示装置。
2. 請求項１に記載の表示装置において、
   前記複数の表示パネルは、
   相互に隣接する第１の表示パネル及び第２の表示パネル、
   を含み、
   前記表示パネル特定部は、
   前記入力された画素情報が前記第１の表示パネルの個別表示領域と前記第２の表示パネルの個別表示領域との間に挟まれたギャップ領域に対応する情報であるか否かを、前記対応情報に基づいて判定する判定部と、
   前記入力された画素情報が前記ギャップ領域に対応する情報である場合、前記入力された画素情報を破棄する画素情報破棄部と、
   を含むことを特徴とする表示装置。
3. 請求項２に記載の表示装置において、
   前記判定部は、
   前記入力された画素情報が各表示パネルの個別表示領域のいずれにも対応しない場合、前記入力された画素情報がギャップ領域に対応する情報であると判定することを特徴とする表示装置。
4. 請求項１ないし請求項３に記載の表示装置において、
   前記画素情報生成部は、
   前記画像データのうちデコードする範囲を指定するデコード範囲指定部、
   を含み、
   前記画素情報生成部は、前記画像データのうち前記デコード範囲指定部により指定された範囲をデコードして画素情報を生成することを特徴とする表示装置。
5. 請求項２に記載の表示装置において、
   前記第１の表示パネル及び第２の表示パネルが隣接する方向は、各表示パネルの水平走査線方向であることを特徴とする表示装置。
6. 請求項５に記載の表示装置において、
   前記画素情報生成部から画素情報が入力される順序は、前記仮想表示領域の水平走査線方向に対応しており、
   前記表示パネル特定部は、
   各表示パネルに対応する複数のバッファと、
   前記入力された画素情報の表示先として特定された表示パネルに対応するバッファに前記入力された画素情報を格納するバッファ書き込み部と、
   前記仮想表示領域の一水平走査線分に対応する画素情報の表示先が特定された場合、各バッファに書き込まれた画素情報を各表示パネルに出力する出力制御部と、
   を含むことを特徴とする表示装置。
7. 請求項６に記載の表示装置において、
   各表示パネルの水平走査線の数及び一水平走査線あたりの画素数は同一であり、
   前記出力制御部は、各バッファに書き込まれた画素情報の出力と同期して、各表示パネルを制御する制御情報を出力し、
   各表示パネルに出力される制御情報は、同一の情報であることを特徴とする表示装置。
8. 請求項１ないし請求項７のいずれかに記載の表示装置において、さらに、
   前記複数の表示パネルの表示面の角度を調節するチルト調節部、
   を備えることを特徴とする表示装置。
9. 請求項１ないし請求項８のいずれかに記載の表示装置において、
   各表示パネルは、液晶表示パネルであることを特徴とする表示装置。

Images