JP2011024377A - 圧縮機駆動装置および冷凍サイクル装置 - Google Patents

Abstract

【課題】スイッチ素子の特性を生かし、安価で電磁ノイズを低減した圧縮機駆動装置およびこれを用いた冷凍サイクル装置を提供する。
【解決手段】本圧縮機駆動装置は、圧縮機モータの２組の相巻線の各々に給電する２個のインバータ回路を備え、一方側のインバータ回路のスイッチング素子のうち、少なくとも１つは、ワイドバンドギャップ化合物半導体素子からなり、一方側のインバータ回路中でワイドバンドギャップ化合物半導体素子がスイッチング素子に使用されている回路中の位置に対応する位置にある他方側のインバータ回路のスイッチング素子のうち、少なくとも１つが、ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子からなる。
【選択図】 図３

Description

本発明は圧縮機駆動装置およびこれを用いた冷凍サイクル装置に係り、特に、インバータ回路のスイッチング素子の一部にワイドバンドギャップ化合物半導体素子を採用した圧縮機駆動装置およびこれを用いた冷凍サイクル装置に関する。

一般に空気調和機用等の密閉型圧縮機の圧縮機モータには、高効率が得られるブラシレスＤＣモータが用いられることが多い。

このブラシレスＤＣモータは、相巻線および永久磁石ロータを有し、相巻線から発せられる磁界の作用により永久磁石ロータが回転する。

相巻線には、インバータ回路が接続され、このインバータ回路から発せられる駆動電力が供給される。

そして、圧縮機モータが大容量の場合、大容量のインバータ回路が採用され、このインバータ回路から大電流の出力が行われ、給電用のケーブル、端子、およびリード線に流れる電流は、例えば６０Ａにも達する。

このようなケーブル、端子、およびリード線を通して流れる電流が５０Ａを超えると、端子およびリード線の発熱が無視できないほど大きくなり、特別な熱対策等が必要となってコストの上昇を招くなどの問題がある。

そのため、ケーブル、端子、およびリード線を通して流れる電流を減じる対策が提案されている（例えば、特許文献１参照）。

この特許文献１に記載の圧縮機駆動装置は、圧縮機モータに設けた２組の相巻線のうちの一方に第１のインバータ回路を接続し、他方に第２のインバータ回路を接続し、両インバータ回路は、直流電圧の印加方向に沿って上流側および下流側となる２つのスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点を各相巻線に接続する構成である。

このような構成をとることで各インバータ回路が賄う電力を１台のインバータ回路を用いる場合の半分にすることができ、各インバータ回路のスイッチング素子として、通常の半分程度の容量のものを用いることができ、さらに、ケーブル、端子、リード線などの発熱を小さく抑えることができコストの低減を図ることができる。特に、大容量のスイッチング素子よりも小容量のスイッチング素子を２個使用する場合のほうが、安価になる場合が多い。特に小容量のスイッチング素子が家庭用の空調機等に使用されるもので済めば、極めて大量生産されているため大幅に安価なものとなる。

そして、特許文献１に記載の圧縮機駆動装置は、第１のインバータ回路の上流側および下流側のスイッチング素子にシリコンデバイスであるＩＧＢＴを用い、第２のインバータ回路の上流側および下流側のスイッチング素子にシリコンデバイスであるスーパージャンクションＭＯＳＦＥＴ（以下、ＳＪ−ＭＯＳＦＥＴという。）を用いている。

一般に各種半導体素子は、図７に示すような電流起動波形特性（素子オン時）を持つ。

近年、開発されているワイドバンドギャップ化合物半導体素子（ＳｉＣ、ＧａＮ等）、例えば、ＳｉＣ−ＭＯＳＦＥＴは、ＳＪ−ＭＯＳＦＥＴを超える超低オン抵抗で、１５０〜２００℃でも通常動作可能であり、しかも、内蔵ダイオードが高速であるため、逆回復損失が小さい。

このため、ＳｉＣ素子は極めて高速で立ち上がり、ＭＯＳＦＥＴはこれに次ぎ、ＩＧＢＴはさらに劣る。

ＳＪ−ＭＯＳＦＥＴはＳｉデバイスの限界を超えた素子であり、Ｓｉデバイスに比べて大幅に改良された低オン抵抗が実現されているが、ＳｉＣ−ＭＯＳＦＥＴには及ばない。

また、図８に示すように、各種半導体素子の損失イメージを示し、低負荷域では、ＩＧＢＴの損失が最も大きく、ＭＯＳＦＥＴがこれに次ぎ、ＳｉＣ―ＭＯＳＦＥＴが最も小さく、ＳＪ−ＭＯＳＦＥＴがこれに次ぐ。中負荷域では、ＭＯＳＦＥＴが最も大きく、ＩＧＢＴがこれに次ぎ、ＳｉＣ―ＭＯＳＦＥＴが最も小さく、ＳＪ−ＭＯＳＦＥＴがこれに次ぐ。さらに、高負荷域では、ＳＪ−ＭＯＳＦＥＴが最も大きく、ＩＧＢＴがこれに次ぎ、ＳｉＣ―ＭＯＳＦＥＴが最も小さい。いずれの負荷域においても、ＳｉＣ―ＭＯＳＦＥＴは損失が小さい。

このため、特許文献１に記載の圧縮機駆動装置のように、第１インバータ回路のスイッチング素子にＩＧＢＴを用い、第２インバータ回路のスイッチング素子にＳＪ−ＭＯＳＦＥＴを用いているため、スイッチング素子の立ち上がり遅れが生じ、さらに、低負荷域および中負荷域で損失を生じるおそれがある。

しかしながら、ＳｉＣ−ＭＯＳＦＥＴの特性を生かし、第１インバータ回路および第２インバータ回路のスイッチング素子全体にＳｉＣ−ＭＯＳＦＥＴを用いると、ＳｉＣ−ＭＯＳＦＥＴは未だ高価であり、圧縮機駆動装置が高価になり、さらに、この圧縮機駆動装置を用いた冷凍サイクル装置も高価になる。さらに、ＳｉＣ−ＭＯＳＦＥＴを各インバータ回路のスイッチング素子全体に用いた場合、スイッチング素子の立ち上りは速いが、同時に立ち上がるため、電磁ノイズを発生するおそれがある。

特開２００８−１９３８７０号公報

そこで、ＳｉＣ−ＭＯＳＦＥＴ等のワイドバンドギャップ化合物半導体素子およびこの素子以外のＳＪ−ＭＯＳＦＥＴ等のスイッチング素子の特性を有効に生かしかつ、これら素子の特性を発揮させるように、第１、第２のインバータ回路の電気回路上の配置を工夫した圧縮機駆動装置が要望されていた。

本発明は上述した事情を考慮してなされたもので、スイッチ素子の特性を生かし、安価で電磁ノイズを低減した圧縮機駆動装置およびこれを用いた冷凍サイクル装置を提供することを目的とする。

上述した目的を達成するため、本発明に係る圧縮機駆動装置は、２組の相巻線を有する圧縮機モータと、直流電圧の印加方向に沿って上流側と下流側とからなる２個のスイッチング素子の直列回路を複数備え、これら直列回路に設けた前記各スイッチング素子の相互接点が前記相巻線の一方の組の相巻線に接続される一方側のインバータ回路と、直流電圧の印加方向に沿って上流側および下流側となる２個のスイッチング素子の直列回路を複数備え、これら直列回路における前記各スイッチング素子の相互接続点が前記相巻線の他方の組の相巻線に接続される他方側のインバータ回路を備え、前記スイッチング素子のうち、いずれか一方のインバータ回路に設けたスイッチング素子の上流側および下流側の少なくとも一方のスイッチング素子、あるいは一方のインバータ回路に設けた全スイッチング素子と他方のインバータ回路に設けたスイッチング素子の上下流側のいずれか一方側のスイッチング素子は、ワイドバンドギャップ化合物半導体素子からなり、このワイドバンドギャップ化合物半導体素子以外のスイッチング素子は、前記ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子からなることを特徴とする。

本発明によれば、スイッチ素子の特性を生かし、安価で電磁ノイズを低減した圧縮機駆動装置およびこれを用いた冷凍サイクル装置を提供することができる。

本発明の第１の実施形態の圧縮機駆動装置を用いた冷凍サイクル装置図。 本発明の第１の実施形態の圧縮機駆動装置により制御される密閉型圧縮機の概念図。 本発明の第１の実施形態の圧縮機駆動装置の概略的な回路図。 本発明の第１の実施形態の圧縮機駆動装置に用いる逆電圧印加回路図。 本発明の第２の実施形態の圧縮機駆動装置の概略的な回路図。 本発明の第３の実施形態の圧縮機駆動装置の概略的な回路図。 各種半導体素子のスイッチング特性を示す概念図。 各種半導体素子の負荷域と損失と相関を示す概念図。

本発明の第１の実施形態に係る圧縮機駆動装置およびこれを用いた冷凍サイクル装置について、図面を参照して説明する。

図１に示すように、本第１の実施形態に係る圧縮機駆動装置１は、例えば空気調和機に用いる冷凍サイクル装置２の一部を構成する密閉型の圧縮機１０の駆動に用いられる。

そして、冷凍サイクル装置２は、圧縮機１０、四方弁３、第１の熱交換器としての室外側熱交換器４、絞り機構５、第２の熱交換器としての室内側熱交換器６および四方弁３が順次配管接続されてなる。

冷房運転時、実線矢示のように、圧縮機１０で圧縮された気相冷媒は、四方弁３を介して室外熱交換器４に流れて凝縮され、液相になった冷媒は、絞り機構５で減圧され、室内側熱交換器６に流れて蒸発し、室内を冷房し、気相冷媒は四方弁３を介して圧縮機１０に戻る。

一方、暖房運転時は、破線矢示のように、圧縮機１０で圧縮された気相冷媒は、四方弁３を介して室内側熱交換器６に流れて室内を暖房する一方、凝縮されて液相になった冷媒は、絞り機構５で減圧され、室外側熱交換器４に流れて蒸発し、気相になった冷媒は四方弁３を介して圧縮機１０に戻る。

このように、冷房運転時および暖房運転時、冷媒を圧縮する圧縮機１０は、図２に示すように、密閉ケース１１に電動機部としてブラシレスＤＣモータ１２を用い、このブラシレスＤＣモータ１２により回転軸１３を介して回転駆動されるロータリ式圧縮機部１４を収容してなる。

ブラシレスＤＣモータ１２は、回転軸１３の周囲に永久磁石ロータ１５を配置し、この永久磁石ロータ１５の周りのステータに一方の組の相巻線である第１の三相巻線１６および他方の組の相巻線である第２の三相巻線１７を装着したもので、両三相巻線１６、１７から発せられる磁界と永久磁石ロータ１５の永久磁石が発する磁界との相互作用により、永久磁石ロータ１５および回転軸１３が回転する。

圧縮機１０の密閉ケース１１の外周面に２個の端子１８ａ、１８ｂが設けられ、これら端子１８ａ、１８ｂと三相巻線１６、１７とがそれぞれリード線１９ａ、１９ｂを介して接続される。そして、端子１８ａ、１８ｂが後述のインバータ回路３０、４０にそれぞれ配線接続される。

上記ブラシレスＤＣモータ１２の三相巻線１６、１７は、図３に示すように、それぞれ星形結線された３つの相巻線１６ｕ、１６ｖ、１６ｗおよび３つの相巻線１７ｕ、１７ｖ、１７ｗからなる。これら相巻線１６ｕ、…、１７ｗが重ね巻き状態でステータに装着されている。なお、三相巻線１６、１７の巻き方は、この重ね巻以外に回転軸に対して６０°ごとに設けられた６つのステータの内で１２０°間隔の位置にある３つのステータに一方の相巻線１６ｕ、１６ｖ、１６ｗを残りの３つのステータに相巻線１７ｕ、１７ｖ、１７ｗをそれぞれ巻きつける集中巻としてもよい。

圧縮機駆動装置１は圧縮機１０の駆動を制御する。具体的には、圧縮機駆動装置１は、商用交流電源２０の交流電圧が倍電圧整流回路２１で直流電圧に変換され、その直流電圧が一方側のインバータ回路である第１のインバータ回路３０および他方側のインバータ回路である第２のインバータ回路４０にそれぞれ印加される構成をなす。第１のインバータ回路３０および第２のインバータ回路４０は、それぞれ６つのスイッチ素子を備えた三相インバータである。

本第１実施形態においては、第１のインバータ回路のスイッチング素子には、ワイドバンドギャップ化合物半導体素子を用い、第２のインバータ回路のスイッチング素子には、このワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子を用いる。

ワイドバンドギャップ化合物半導体とは、バンドギャップの大きい半導体を指す。ここでいう「大きい」とは、一般に、シリコンのバンドギャップが１．１２ｅＶであることから、その２倍程度である２．２ｅＶ程度以上のバンドギャップを持つ場合をワイドバンドギャップと呼ばれる。主にＩＩＩ−Ｖ族半導体、特に窒化物半導体は大きなバンドギャップを持ち、ワイドバンドギャップ半導体となる。

例えば、炭化珪素のバンドギャップは２．２０〜３．０２ｅＶ、窒化ガリウムのバンドギャップは３．３９ｅＶ、ダイヤモンドのバンドギャップは５．４７ｅＶである。

ワイドバンドギャップ化合物半導体素子の大きな特長の一つに高温動作があり、また、図７、図８からもわかるように、高耐圧、低損失、高速スイッチングの特性を兼ね備える。

ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピード（立ち上がり速度）の半導体素子としては、シリコン基板を用いたＳＪ−ＭＯＳＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴなどである（図７）。

例えば、第１のインバータ回路３０は、直流電圧の印加方向に沿って上流側および下流側となる２個のスイッチング素子として、ワイドバンドギャップ化合物半導体素子であるＳｉＣ−ＭＯＳＦＥＴの直列回路を三相分有するもので、各相の上流側と下流側にＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３２ｕ、３１ｖ、３２ｖ、３１ｗ、３２ｗを備えている。

上流側ＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗに対し還流ダイオードＤ＋がそれぞれ逆並列接続され、下流側ＳｉＣ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗに対し還流ダイオードＤ−がそれぞれ逆並列接続されている。

また、ＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３２ｕの相互接続点、ＳｉＣ−ＭＯＳＦＥＴ３１ｖ、３２ｖの相互接続点、ＳｉＣ−ＭＯＳＦＥＴ３１ｗ、３２ｗの相互接続点に、相巻線１６ｕ、１６ｖ、１６ｗのそれぞれ非結線端が接続される。

なお、第１のインバータ回路３０の各直列回路には、ブラシレスＤＣモータ１２の回転数を検出するのに用いる電流検出用抵抗Ｒがそれぞれ接続されている。

第１のインバータ回路３０およびドライブ回路３３ａ〜３３ｆを１個のパッケージに組み込んだ形のドライブ回路内蔵スイッチングモジュール３４が形成されている。

ドライブ回路３３ａ〜３３ｆは、ＳｉＣ−ＭＯＳＦＥＴ３１ｕ〜３２ｗにそれぞれ対応し、制御回路であるＭＣＵ５０から供給される駆動信号に応じて対応するＳｉＣ−ＭＯＳＦＥＴ３１ｕ〜３２ｗをオン、オフ駆動する。

第２のインバータ回路４０は、直流電圧の印加方向に沿って上流側および下流側となる２個のスイッチング素子として、ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子、例えばシリコン製のＳＪ−ＭＯＳＦＥＴの直列回路を三相分有するもので、ＳＪ−ＭＯＳＦＥＴ４１ｕ、４２ｕ、４１ｖ、４２ｖ、４１ｗ、４２ｗを備える。

そして、ＭＯＳＦＥＴの場合、ＭＯＳＦＥＴに対して逆並列接続された寄生ダイオードＤが製造過程で不可避的に形成される。このため、上流側ＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗに対し寄生ダイオードＤ＋がそれぞれ逆並列接続され、下流側ＳＪ−ＭＯＳＦＥＴ４２ｕ、４２ｖ、４２ｗに対し寄生ダイオードＤ−がそれぞれ逆並列接続される。

さらに、ＳＪ−ＭＯＳＦＥＴ４１ｕ、４２ｕの相互接続点、ＳＪ−ＭＯＳＦＥＴ４１ｖ、４２ｖの相互接続点、ＳＪ−ＭＯＳＦＥＴ４１ｗ、４２ｗの相互接続点に、相巻線１７ｕ、１７ｖ、１７ｗのそれぞれ非結線端が接続される。

また、第２のインバータ回路４０は、誘導性負荷である相巻線１７ｕ、１７ｖ、１７ｗに蓄えられたエネルギによって上流側ＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗのそれぞれの寄生ダイオードＤ＋に順方向電流（還流電流）が流れた場合に、下流側ＳＪ−ＭＯＳＦＥＴ４２ｕ、４２ｖ、４２ｗのオンに伴って各寄生ダイオードＤ＋に流れる逆方向電流を抑制するため、下流側ＳＪ−ＭＯＳＦＥＴ４２ｕ、４２ｖ、４２ｗのそれぞれオンに先立って各寄生ダイオードＤ＋に逆電圧を印加する逆電圧印加回路（ＲＡ回路）４５ａ〜４５ｃを備えている。

さらに、第２のインバータ回路４０は、相巻線１７ｕ、１７ｖ、１７ｗに蓄えられたエネルギによって下流側ＳＪ−ＭＯＳＦＥＴ４２ｕ、４２ｖ、４２ｗの各寄生ダイオードＤ−に順方向電流（還流電流）が流れた場合に、上流側ＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗのオンに伴って各寄生ダイオードＤ−に流れる逆方向電流を抑制するため、上流側ＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗのそれぞれオンに先立って各寄生ダイオードＤ−に逆電圧を印加する図４に示すようなＲＡ回路４５ｄ〜４５ｆを備えている。

各寄生ダイオードＤは主回路電圧（例えば、約３００Ｖ）に比べて十分に低い電圧（１／２０以下、例えば、５〜１５Ｖ）の別個の補助電源により、主回路電圧印加前に予め逆回復させる。これにより、印加する電圧が低いため、逆回復電流は数十分の一程度となり、大幅に逆回復損失を低減できる。

なお、第２のインバータ回路４０の各直列回路には、ブラシレスＤＣモータ１２の回転数を検出するのに用いる電流検出用抵抗Ｒがそれぞれ接続され、両方で回転数を検出し、例えば平均値を得るなどの手段で検出精度を向上させているが、第１、第２のインバータ回路は１個のモータを駆動しているため、回転数検出に用いる電流検出用抵抗Ｒは、第１、第２のインバータ回路のいずれか一方にのみ設けることでも良い。

第２のインバータ回路４０、ＲＡ回路４５ａ〜４５ｆ、ＲＡドライブ回路４６ａ〜４６ｆ、およびドライブ回路４７ａ〜４７ｆは１個のパッケージに組み込んだ形のドライブ回路内蔵スイッチングモジュール４８で形成される。

ＲＡドライブ回路４６ａ〜４６ｆは、ＲＡ回路４５ａ〜４５ｆにそれぞれ対応し、ＭＣＵ５０から供給されるＲＡ駆動信号に応じてＲＡ回路４５ａ〜４５ｆを駆動する。ドライブ回路４７ａ〜４７ｆは、ＳＪ−ＭＯＳＦＥＴ４１ｕ〜４２ｗにそれぞれ対応し、ＭＣＵ５０から供給される駆動信号に応じて対応するＳＪ−ＭＯＳＦＥＴをオン、オフ駆動する。

これら整流回路２１、ドライブ回路内蔵スイッチングモジュール３４、ドライブ回路内蔵スイッチングモジュール４８は、コントローラであるＭＣＵ５０と共に、多数の配線パターンが形成された１個のインバータ基板６０に搭載される。

上記ＭＣＵ５０は、ＰＷＭ生成器５１、第２のインバータ回路４０側のＲＡドライブ回路４６ａ〜４６ｆを動作させるためのＲＡ駆動信号を出力するＲＡドライブ制御器５２を有している。

ＰＷＭ生成器５１は、６つのＰＷＭ信号を出力し、これが分岐されて第１のインバータ回路３０と第２のインバータ回路４０に供給される。

ＰＷＭ生成器５１は、予め定められた周波数のキャリア信号の電圧レベルと回転数設定用の指令値の電圧レベルとの比較により、指令値の電圧レベルに応じてオン、オフデューティが変化するＰＷＭ信号（パルス幅変調信号）として、位相が互いに１２０°異なる上素子駆動信号および位相が互いに１２０°異なる下素子駆動信号をそれぞれ生成する。

第１のインバータ回路３０において、上素子駆動信号が供給されるドライブ回路３３ａ、３３ｃ、３３ｅは、上素子駆動信号がＨｉｇｈレベルのとき、第１のインバータ回路３０の上素子側のＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗをオンし、上素子駆動信号がＬｏｗレベルのとき、これらＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗをオフする。

一方、下素子駆動信号が供給されるドライブ回路３３ｂ、３３ｄ、３３ｆは、下素子駆動信号がＨｉｇｈレベルのときＳｉＣ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗをオンし、下素子駆動信号がＬｏｗレベルのときＳｉＣ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗをオフする。なお、下流側のＳｉＣ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗがオフするタイミングと上流側のＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗがオンするタイミングとの間に、それぞれデッドタイムが確保される。上流側のＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗがオフするタイミングと下流側のＳｉＣ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗがオンするタイミングとの間にも、それぞれデッドタイムが確保される。

同様にドライブ回路４７ａ〜４７ｆは、第２のインバータ回路４０のＳＪ−ＭＯＳＦＥＴ４１ｕ〜４２ｗにそれぞれ対応し、ＭＣＵ５０内のＰＷＭ生成器５１から供給される駆動信号（ＰＷＭ信号）に応じて対応するＳＪ−ＭＯＳＦＥＴをオン、オフ駆動する。

１つのＰＷＭ生成器５１からは、第１のインバータ回路３０と第２のインバータ回路４０における同じ位置にあるスイッチング素子に対して同じＰＷＭ信号が供給されるようになっている。例えば、第１のインバータ回路３０のｕ相の上流側ＳｉＣ−ＭＯＳＦＥＴ３１ｕを駆動するドライブ回路３３ａと第２のインバータ回路３０のｕ相の上流側ＳＪ−ＭＯＳＦＥＴ４１ｕのドライブ回路４７ａにはＰＷＭ生成器５１から同じＰＷＭ信号が供給される。

第２のインバータ回路４０において、上素子用のＲＡドライブ回路４６ａ、４６ｃ、４６ｅは、ＲＡドライブ制御器５２から出力される動作信号がＨｉｇｈレベルのとき、上素子駆動信号がＨｉｇｈレベルに立ち上がるのに同期して、単安定マルチバイブレータの動作による一定時間だけＨｉｇｈレベルとなる上素子用逆電圧印加信号（上素子用ＲＡパルス信号ともいう）を出力する。この上素子用逆電圧印加信号がＨｉｇｈレベルになると、ＲＡ回路４５ａ、４５ｃ、４５ｅが動作して上流側の各寄生ダイオードＤ＋に逆電圧が印加される。上素子用逆電圧印加信号ｅがＨｉｇｈレベルに立ち上がるタイミング（逆電圧印加タイミング）は、上流側のＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗがオンする直前である。

さらに、下素子用のＲＡドライブ回路４６ｂ、４６ｄ、４６ｆは、ＲＡドライブ制御器５２から出力される動作信号がＨｉｇｈレベルのとき、下素子駆動信号がＨｉｇｈレベルに立ち上がるのに同期して、単安定マルチバイブレータの動作による一定時間だけＨｉｇｈレベルとなる下素子用逆電圧印加信号（下素子用ＲＡパルス信号ともいう）を出力する。この下素子用逆電圧印加信号がＨｉｇｈレベルになると、ＲＡ回路４５ｂ、４５ｄ、４５ｆが動作して下流側の各寄生ダイオードＤ−に逆電圧が印加される。

上素子用逆電圧印加信号がＨｉｇｈレベルに立ち上がるタイミング（逆電圧印加タイミング）は、下流側のＳＪ−ＭＯＳＦＥＴ４２ｕ、４２ｖ、４２ｗがオンする直前である。

このような構成において、第２のインバータ回路４０では、１個の直列回路の一方（例えば上流側）のＳＪ−ＭＯＳＦＥＴがオン、オフして別の１個の直列回路の他方（例えば下流側）のＳＪ−ＭＯＳＦＥＴがオンする二相通電に際し、例えばＳＪ−ＭＯＳＦＥＴ４１ｕおよびＳＪ−ＭＯＳＦＥＴ４２ｖが共にオンのとき、整流回路２１の正側出力端子からＳＪ−ＭＯＳＦＥＴ４１ｕ、相巻線１７ｕ、１７ｖ、ＳＪ−ＭＯＳＦＥＴ４２ｖ、および整流回路２１の負側出力端子の経路で電流が流れる。この状態からＳＪ−ＭＯＳＦＥＴ４１ｕがオフすると（ＳＪ−ＭＯＳＦＥＴ４２ｖはオンのまま）、相巻線１７ｕ、１７ｖに蓄えられたエネルギに基づく電流が、相巻線１７ｕ、１７ｖからＳＪ−ＭＯＳＦＥＴ４２ｖを経てＳＪ−ＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−を順方向（上方向）に流れる。こうして、寄生ダイオードＤｕ−に順方向電流（還流電流）が流れている状態において、上流側のＳＪ−ＭＯＳＦＥＴ４１ｕがオンに変ると、そのＳＪ−ＭＯＳＦＥＴ４１ｕを通してＳＪ−ＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−に整流回路２１の直流電圧が加わる。このとき、ＳＪ−ＭＯＳＦＥＴ４２ｕの寄生ダイオードＤ−に短絡電流のような大きな逆方向電流（スパイク電流ともいう）が流れてしまう。この逆方向電流は大きな電力損失を招いてしまうものであり、それを抑制するために、ＲＡ回路４５ａ〜４５ｆがそれぞれ所定のタイミングで動作する。

上記のような圧縮機１０の制御過程において、第１のインバータ回路３０のスイッチング素子には、スイッチ素子の特性を生かし、スイッチングスピードが速いＳｉＣ−ＭＯＳＦＥＴを用い、第２のインバータ回路４０のスイッチング素子には、ＳｉＣ−ＭＯＳＦＥＴよりスイッチングスピードが遅いＳＪ−ＭＯＳＦＥＴを用いるので、１個のＰＷＭ生成器から同じ駆動信号（ＰＷＭ信号）を供給することで、ＳｉＣ−ＭＯＳＦＥＴとＳＪ−ＭＯＳＦＥＴ間のわずかな立ち上り遅れを利用して、同時に立ち上がる場合に比べて電磁ノイズを低減することができる。また、一方のインバータ回路においてＳＪ−ＭＯＳＦＥＴの代わりにＩＧＢＴを用いてもＳｉＣ−ＭＯＳＦＥＴよりもＩＧＢＴの立ち上がりが遅れるため、電磁ノイズを低減することができる。

また、ブラシレスＤＣモータの巻線を２組の三相巻線に分け、各々の三相巻線に対してインバータ回路を設ける構成にし、インバータ回路の個々が賄う電力を１個のインバータ回路を用いる場合の半分にすることができる。これにより、インバータ回路のスイッチング素子として、通常の半分程度の容量のものを用いることができるので、コストの低減が図れる。仮に、モータが大容量のものであっても、三相巻線に流れる巻線電流がそれぞれ通常の半分程度（例えば３０Ａ程度）ですむので、インバータ回路と三相巻線との間のケーブル、端子、リード線などの発熱を小さく抑えることができる。これにより、熱対策も容易になるとともに、コストの低減が図れる。

また、スイッチ素子の特性を生かし、一方のインバータ回路にＳｉＣ−ＭＯＳＦＥＴを用いることで、低負荷域および中負荷域で損失を抑制することができ、さらに、他方の回路に安価なＳＪ−ＭＯＳＦＥＴを用いるので、両方のインバータ回路にＳｉＣ−ＭＯＳＦＥＴを用いるのに比べて、圧縮機駆動装置を安価にすることができる。

次に本発明の第２の実施形態に係る圧縮機駆動装置について説明する。 本第２の実施形態は、第１の実施形態が第１のインバータ回路にＳｉＣ−ＭＯＳＦＥＴを用い、第２のインバータ回路にＳＪ−ＭＯＳＦＥＴを用いるのに対して、第１のインバータ回路全体および第２のインバータ回路の上流側にＳｉＣ−ＭＯＳＦＥＴを用い、第２のインバータ回路の下流側にはＳＪ−ＭＯＳＦＥＴを用いる。

例えば、図５に示すように、第２実施形態に係る圧縮機駆動装置は、第１のインバータ回路３０は、６個のＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３２ｕ、３１ｖ、３２ｖ、３１ｗ、３２ｗを備えている。

また、第２のインバータ回路４０の上流側はＵ相にＳｉＣ−ＭＯＳＦＥＴ４１ｕ、Ｖ相にＳｉＣ−ＭＯＳＦＥＴ４１ｖ、Ｗ相にＳｉＣ−ＭＯＳＦＥＴ４１ｗを備え、下流側はＵ相にＳＪ−ＭＯＳＦＥＴ４２ｕ、Ｖ相にＳＪ−ＭＯＳＦＥＴ４２ｖ、Ｗ相にＳｉＣ−ＭＯＳＦＥＴ４２ｗを備える。

なお、他の構成は図３に示す圧縮機駆動装置と異ならないので、同一部分に同一符号を付して説明は省略する。

第２実施形態に係る圧縮機駆動装置によれば、両インバータ回路の全部にＳｉＣ−ＭＯＳＦＥＴあるいはＳＪ−ＭＯＳＦＥＴを用い、スイッチ素子の特性を生かし、同時に立ち上がるのに比べて電磁ノイズを低減することができ、両インバータ回路の全部にＳｉＣ−ＭＯＳＦＥＴを用いるのに比べて、圧縮機駆動装置を安価にすることができる。

また、スイッチ素子の特性を生かし、第１、第２の回路の全部にＳＪ−ＭＯＳＦＥＴを用いるのに比べて、低負荷域および中負荷域で損失を抑制することができる。

また、本発明の第３の実施形態に係る圧縮機駆動装置について説明する。

本第３の実施形態は、第１の実施形態が第１のインバータ回路にＳｉＣ−ＭＯＳＦＥＴを用い、第２のインバータ回路にＳＪ−ＭＯＳＦＥＴを用いるのに対して、第１のインバータ回路の上流側にＳｉＣ−ＭＯＳＦＥＴを用い、第１のインバータ回路の下流側および第２のインバータ回路全てにＳＪ−ＭＯＳＦＥＴを用いる。

例えば、図６に示すように、第３実施形態に係る圧縮機駆動装置は、第１のインバータ回路３０の上流側にＳｉＣ−ＭＯＳＦＥＴ３１ｕ、３１ｖ、３１ｗを備え、下流側にＳＪ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗを備える。

また、第２のインバータ回路４０の上流側にＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗを備え、４２ｕ、４２ｖ、４２ｗを備える。

第１のインバータ回路３０の下流側のＳＪ−ＭＯＳＦＥＴ３２ｕ、３２ｖ、３２ｗおよび第２のインバータ回路４０の上、下流側のＳＪ−ＭＯＳＦＥＴ４１ｕ、４１ｖ、４１ｗ、４２ｕ、４２ｖ、４２ｗはＲＡ回路４５ｇ〜４５ｉ、４５ａ〜４５ｆを備える。

第３実施形態に係る圧縮機駆動装置によれば、第１、第２のインバータ回路の全部にＳｉＣ−ＭＯＳＦＥＴあるいはＳＪ−ＭＯＳＦＥＴを用い、スイッチ素子の特性を生かし、同時に立ち上がるのに比べて電磁ノイズを低減することができ、第１、第２の回路の全部にＳｉＣ−ＭＯＳＦＥＴを用いるのに比べて、圧縮機駆動装置を安価にすることができる。

また、スイッチ素子の特性を生かし、第１、第２の回路の全部にＳＪ−ＭＯＳＦＥＴを用いるのに比べて、低負荷域および中負荷域で損失を抑制することができる。

上記各実施形態に係る圧縮機駆動装置により制御される圧縮機を用いた冷凍サイクル装置では、直流電圧の印加方向に沿って上流側と下流側とからなる２個のスイッチング素子の直列回路を複数備え、これら直列回路に設けた各スイッチング素子の相互接点が相巻線の一方の組の相巻線に接続される一方側のインバータ回路と、直流電圧の印加方向に沿って上流側および下流側となる２個のスイッチング素子の直列回路を複数備え、これら直列回路における各スイッチング素子の相互接続点が相巻線の他方の組の相巻線に接続される他方側のインバータ回路を備え、一方側のインバータ回路のスイッチング素子のうち、少なくとも１つは、ワイドバンドギャップ化合物半導体素子からなり、一方側のインバータ回路中でワイドバンドギャップ化合物半導体素子がスイッチング素子に使用されている回路中の位置に対応する位置にある他方側のインバータ回路のスイッチング素子のうち、少なくとも１つが、ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子からなるようにしたため、スイッチング動作遅れが改善され、安価で電磁ノイズの低減を図ることができる。

なお、「対応する位置」とは、第１のインバータ回路と第２のインバータ回路における同じ相の同じ側（上流側か下流側である）ことを意味する。具体的には、例えば、第１のインバータ回路のｕ相の上流側のスイッチング素子と第２のインバータ回路のｕ相の上流側のスイッチング素子を対応する位置にあることをいう。

１…圧縮機駆動装置、２…冷凍サイクル装置、３…四方弁、４…室外側熱交換器、５…絞り機構、６…室内側熱交換器、１０…圧縮機、１１…密閉ケース、１２…ブラシレスＤＣモータ、１３…回転軸、１４…ロータリ式圧縮機部、１５…永久磁石ロータ、１６…三相巻線、１７…三相巻線、１６ｕ、１６ｖ、１６ｗ…相巻線、１７ｕ、１７ｖ、１７ｗ…相巻線、１８ａ、１８ｂ…端子、１９ａ、１９ｂ…リード線、２０…商用交流電源、２１…倍電圧整流回路、３０…第１のインバータ回路、３１ｕ、３１ｖ、３１ｗ…ＳｉＣ−ＭＯＳＦＥＴ、３２ｕ、３２ｖ、３２ｗ…ＳｉＣ−ＭＯＳＦＥＴ、３３ａ〜３３ｆ…ドライブ回路、３４…ドライブ回路内蔵スイッチングモジュール、４０…第２のインバータ回路、４１ｕ、４１ｖ、４１ｗ…ＳＪ−ＭＯＳＦＥＴ、４２ｕ、４２ｖ、４２ｗ…ＳＪ−ＭＯＳＦＥＴ、４５ａ〜４５ｆ…逆電圧印加回路（ＲＡ回路）、４６ａ〜４６ｆ…ＲＡドライブ回路、４７ａ〜４７ｆ…ドライブ回路、４８…ドライブ回路内蔵スイッチングモジュール、５０…ＭＣＵ、５１…ＰＷＭ生成器、５２…ＲＡドライブ制御器、６０…インバータ基板。

Claims (4)

1. ２組の相巻線を有する圧縮機モータと、
   直流電圧の印加方向に沿って上流側と下流側とからなる２個のスイッチング素子の直列回路を複数備え、これら直列回路に設けた前記各スイッチング素子の相互接点が前記相巻線の一方の組の相巻線に接続される一方側のインバータ回路と、
   直流電圧の印加方向に沿って上流側および下流側となる２個のスイッチング素子の直列回路を複数備え、これら直列回路における前記各スイッチング素子の相互接続点が前記相巻線の他方の組の相巻線に接続される他方側のインバータ回路を備え、
   前記一方側のインバータ回路の前記スイッチング素子のうち、少なくとも１つは、ワイドバンドギャップ化合物半導体素子からなり、
   前記一方側のインバータ回路中でワイドバンドギャップ化合物半導体素子が前記スイッチング素子に使用されている回路中の位置に対応する位置にある前記他方側のインバータ回路の前記スイッチング素子のうち、少なくとも１つが、前記ワイドバンドギャップ化合物半導体素子より遅いスイッチングスピードの半導体素子からなることを特徴とする圧縮機駆動装置。
2. 前記ワイドバンドギャップ化合物半導体素子以外のスイッチング素子としてＭＯＳＦＥＴを用い、このＭＯＳＦＥＴの寄生ダイオードを前記直流電圧に比べて十分に低い電圧の別個の制御電源により、前記ＭＯＳＦＥＴへの直流電圧印加前に予め逆回復させる前記寄生ダイオードの逆回復支援回路を備えることを特徴とする請求項１に記載の圧縮機駆動装置。
3. 前記一方側のインバータ回路および他方側のインバータ回路の各スイッチ素子は、１個のＰＷＭ生成器が生成するＰＷＭ信号によって制御されることを特徴とする請求項１または２に記載の圧縮機駆動装置。
4. 請求項１〜３に記載の圧縮機駆動装置によって駆動される圧縮機と、第１の熱交換器と、絞り機構と、第２の熱交換器とを備えることを特徴とする冷凍サイクル装置。

Images