JP2011023386A - 電源システム - Google Patents
電源システム Download PDFInfo
- Publication number
- JP2011023386A JP2011023386A JP2009164509A JP2009164509A JP2011023386A JP 2011023386 A JP2011023386 A JP 2011023386A JP 2009164509 A JP2009164509 A JP 2009164509A JP 2009164509 A JP2009164509 A JP 2009164509A JP 2011023386 A JP2011023386 A JP 2011023386A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- diffusion layer
- type
- switch element
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】内部電源端子と外部電源端子を出力端子へつなぎ替えの際に電圧が不安定にならずにスムーズに電圧を切り替えることができる電源システムを得る。
【解決手段】P形半導体基板上にN型ウェルが設けられ、前記N型ウェル内にP型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けれたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記N型ウェル内に一列に順番に、第1のスイッチ素子の第1のP型拡散層と、第1のゲート電極端子と、第2のP型拡散層と、前記N型ウェルの電位を供給するN型拡散層と、第2のスイッチ素子の第4のP型拡散層と、第2のゲート電極端子と、第3のP型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記N型ウェルの領域を横切るパターンに形成する。
【選択図】図2
【解決手段】P形半導体基板上にN型ウェルが設けられ、前記N型ウェル内にP型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けれたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記N型ウェル内に一列に順番に、第1のスイッチ素子の第1のP型拡散層と、第1のゲート電極端子と、第2のP型拡散層と、前記N型ウェルの電位を供給するN型拡散層と、第2のスイッチ素子の第4のP型拡散層と、第2のゲート電極端子と、第3のP型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記N型ウェルの領域を横切るパターンに形成する。
【選択図】図2
Description
この発明は、内部電源端子と外部電源端子を出力端子につなぎ替えて使用する電源システムに関する。
従来の内部電源端子と外部電源端子を出力端子につなぎ替えて使用する電源システムは、特許文献1のように、第1のダイオードの一端を出力端子に接続し他端を内部電源端子に接続し、第2のダイオードの一端を出力端子に接続し他端を外部電源端子に接続して構成したダイオードOR回路を用いて内部電源端子と外部電源端子を出力端子につなぎ替える電源システムを構成していた。
しかしながら、特許文献1の方式では、第1のダイオード及び第2のダイオードに、トランジスタのしきい値により順方向に電圧降下が発生し、出力端子の電圧が内部電源の内部電源端子の電圧及び外部電源の外部電源端子の電圧と異なる問題があった。
そのため、先ず、2つのMOSトランジスタのドレイン端子とゲート電極端子とをたすきがけに結合する交差結合対回路を用いてしきい値の影響を取り除くことが考えられた。しかし、研究の結果、その場合には、MOSトランジスタの電極間に寄生ダイオードが発生してしまい、以下の問題を生じることがわかった。すなわち、内部電源の内部電源端子と外部電源の外部電源端子を出力端子につなぎ替える際に、内部電源端子と外部電源端子の電圧が近い値になる場合に、寄生ダイオードに起因して電圧降下が起こる電圧の不安定現象が発生し、内部電源端子と外部電源端子の出力端子へのつなぎ替えがスムーズに行なえない問題が発生することがわかった。
そのため、本発明の課題は、出力端子の電圧を内部電源端子及び外部電源端子の電圧値から低下させない電源システムで、しかも内部電源端子と外部電源端子の出力端子へのつなぎ替えの際に電圧が不安定になることなく、内部電源端子と外部電源端子の出力端子へのつなぎ替えがスムーズに行なえる電源システムを得ることにある。
上記の課題を解決するために、本発明は、P形半導体基板上にN型ウェルが設けられ、前記N型ウェル内にP型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けられたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記N型ウェル内に一列に順番に、第1のスイッチ素子の第1のP型拡散層と、第1のゲート電極端子と、第2のP型拡散層と、前記N型ウェルの電位を供給するN型拡散層と、第2のスイッチ素子の第4のP型拡散層と、第2のゲート電極端子と、第3のP型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記N型ウェルの領域を横切るパターンに形成し、前記N型拡散層と前記第2のP型拡散層と前記第4のP型拡散層を前記出力端子に電気接続し、前記第1のP型拡散層と前記第2のゲート電極端子を前記外部電源端子に接続し、前記第3のP型拡散層と前記第1のゲート電極端子を前記内部電源端子
に接続したことを特徴とする電源システムである。
に接続したことを特徴とする電源システムである。
また、本発明は、N形半導体基板上にP型ウェルが設けられ、前記P型ウェル内にN型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けられたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記P型ウェル内に一列に順番に、第1のスイッチ素子の第1のN型拡散層と、第1のゲート電極端子と、第2のN型拡散層と、前記P型ウェルの電位を供給するP型拡散層と、第2のスイッチ素子の第4のN型拡散層と、第2のゲート電極端子と、第3のN型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記P型ウェルの領域を横切るパターンに形成し、前記P型拡散層と前記第2のN型拡散層と前記第4のN型拡散層を前記出力端子に電気接続し、前記第1のN型拡散層と前記第2のゲート電極端子を前記外部電源端子に接続し、前記第3のN型拡散層と前記第1のゲート電極端子を前記内部電源端子に接続したことを特徴とする電源システムである。
本発明によれば、外部電源端子Vccの電圧が内部電源端子Vbatの電圧に近づいた時刻T1でも、Vcc<Vbatである限り、スイッチ素子SW1は安定して出力端子Voutを外部電源端子Vccから切り離し、スイッチ素子SW2は安定して出力端子Voutを内部電源端子Vbatに接続する。また、時刻T2を過ぎてVcc>Vbatになると、速やかにスイッチ素子SW1が導通状態に切り替わり、スイッチ素子SW2は非導通状態に切り替わり、内部電源端子Vbatと外部電源端子Vccの出力端子Voutへの接続の切り替えをスムーズに行なえる効果がある。
本発明の実施形態について図面を参照して以下に説明する。
<第1の実施形態>
図1に本発明の第1の実施形態の回路構成を示し、また、表1に、図1の回路の各節点の電圧の関係を示す。本発明の第1の実施形態は、図1のように、PMOSFETから成る第1のスイッチ素子SW1と第2のスイッチ素子SW2を有する。第1のスイッチ素子SW1のドレイン端子2と第2のスイッチ素子SW2のゲート電極端子7を外部電源端子Vccに接続し、第2のスイッチ素子SW2のドレイン端子6と第1のスイッチ素子SW1のゲート電極端子3を内部電源端子Vbatに接続する。そして、第1のスイッチ素子SW1のソース端子4と第2のスイッチ素子SW2のソース端子8を出力端子Voutに接続する。また、第1のスイッチ素子SW1の基板電位と第2のスイッチ素子SW2の基板電位は共通に接続して出力端子Voutに接続する。
<第1の実施形態>
図1に本発明の第1の実施形態の回路構成を示し、また、表1に、図1の回路の各節点の電圧の関係を示す。本発明の第1の実施形態は、図1のように、PMOSFETから成る第1のスイッチ素子SW1と第2のスイッチ素子SW2を有する。第1のスイッチ素子SW1のドレイン端子2と第2のスイッチ素子SW2のゲート電極端子7を外部電源端子Vccに接続し、第2のスイッチ素子SW2のドレイン端子6と第1のスイッチ素子SW1のゲート電極端子3を内部電源端子Vbatに接続する。そして、第1のスイッチ素子SW1のソース端子4と第2のスイッチ素子SW2のソース端子8を出力端子Voutに接続する。また、第1のスイッチ素子SW1の基板電位と第2のスイッチ素子SW2の基板電位は共通に接続して出力端子Voutに接続する。
図2に、P型半導体基板1上に構成されたP型MOSFETによるスイッチ素子SW1とスイッチ素子SW2の断面概略図を示す。図2を参照して、本実施形態の回路の構成を詳しく説明する。図2(a)のように、本実施形態は、P型半導体基板PSUB上にN型ウェル(Nwell)5を設け、P型MOSFETから成るスイッチ素子SW1とSW2を、N型ウェル5の電位を供給するためのN型拡散層1の両側にソース端子を隣接させて左右対称に配置したback−to−back構成に配置し、スイッチ素子SW1とSW2のソース端子とN型拡散層1とを同電位にする配線で接続した構成である。
P型MOSFETから成るスイッチ素子SW1はN型ウェル5内に形成されたP型拡散層2a、4aとゲート電極端子3で構成する。図1の回路図と対比させると、P型拡散層4aはスイッチ素子SW1のソース端子4であり、P型拡散層2aはドレイン端子2である。また、P型MOSFETから成るスイッチ素子SW2はN型ウェル5内に形成されたP型拡散層6a、8aとゲート電極端子7で構成する。図1の回路図と対比させると、P型拡散層8aはスイッチ素子SW2のソース端子8であり、P型拡散層6aはドレイン端子6である。
図2(a)に示すように、本実施形態の回路は、スイッチ素子SW1のP型拡散層4aとスイッチ素子SW2のP型拡散層8aを、N型ウェル5の電位を供給するためのN型拡散層1に隣接させて、N型拡散層1を中心にした左右対称にスイッチ素子SW1とスイッチ素子SW2の回路要素を配置したback−to−back構成に形成する。ゲート電極端子3とゲート電極端子7のパターンは、それらが半導体基板面のN型ウェル5の領域を横切って左右の領域に分割するように形成する。そして、第1のスイッチ素子SW1のP型拡散層4aと第2のスイッチ素子SW2のP型拡散層8aとN型ウェル5の電位を供給するためのN型拡散層1を共通の出力端子Voutに電気接続する配線を形成する。また、back−to−back構成の一端のスイッチ素子SW1のP型拡散層2aとスイッチ素子SW2のゲート電極端子7を外部電源端子Vccに電気接続させる配線を形成し、back−to−back構成の他端のスイッチ素子SW2のP型拡散層6aとスイッチ素子SW1のゲート電極端子3は内部電源端子Vbatに接続する配線を形成する。
次に、表1と図2を参照して、本発明の実施形態の第1のスイッチ素子SW1と第2のスイッチ素子SW2の動作を説明する。
(Vcc>Vbatの場合)
先ず、表1でVcc>Vbatの場合を図2(b)を用いて説明する。例えば、内部電源端子Vbatの電位が11Vであり、外部電源端子Vccの電圧が12Vの場合を考える。この場合は、P型MOSFETのスイッチ素子SW1のゲート電極端子3にVccの電位より低い11Vが印加されるのでP型MOSFETのスイッチ素子SW1が導通状態にされる。そのため、外部電源端子Vccの12Vの電圧はP型MOSFETのスイッチ素子SW1を介して出力端子Voutに伝達され、出力端子Voutは12Vになる。一方、P型MOSFETのスイッチ素子SW2のゲート電極端子7には12Vが印加されるので、スイッチ素子SW2は非導通状態にされ、内部電源端子Vbatと出力端子Vout間は完全に分離される。
先ず、表1でVcc>Vbatの場合を図2(b)を用いて説明する。例えば、内部電源端子Vbatの電位が11Vであり、外部電源端子Vccの電圧が12Vの場合を考える。この場合は、P型MOSFETのスイッチ素子SW1のゲート電極端子3にVccの電位より低い11Vが印加されるのでP型MOSFETのスイッチ素子SW1が導通状態にされる。そのため、外部電源端子Vccの12Vの電圧はP型MOSFETのスイッチ素子SW1を介して出力端子Voutに伝達され、出力端子Voutは12Vになる。一方、P型MOSFETのスイッチ素子SW2のゲート電極端子7には12Vが印加されるので、スイッチ素子SW2は非導通状態にされ、内部電源端子Vbatと出力端子Vout間は完全に分離される。
この回路動作を以下で詳しく説明する。12Vの外部電源端子Vccの電位が第1のスイッチ素子SW1のP型拡散層2aに接続するので、第1のスイッチ素子SW1のP型拡散層2aとN型ウェル5間のPN接合は順方向バイアス状態になり、P型拡散層2aからN型ウェル5に対しホールが注入される。N型ウェル5内に注入された少数キャリアであるホールは第1のスイッチ素子SW1のP型拡散層4aに達し出力端子Voutに供給され、出力Voutの電位を上昇させる。これは、スイッチ素子SW1において、P型拡散層2aとN型ウェル5とP型拡散層4aにより構成されたPNP接合がバイポーラトランジスタとして動作していることになる。その後、出力端子Voutに接続するN型ウェル5の電位が上昇しホールの注入が終了するとP型MOSFETであるスイッチ素子SW1は通常のMOSFETとして動作する。
この回路には、第1のスイッチ素子SW1と第2のスイッチ素子SW2が共通のN型ウェル5内に形成されているので、第2のスイッチ素子SW2のP型拡散層とN型ウェル5を結ぶ寄生ダイオード9が形成されている。しかし、その寄生ダイオード9のN型ウェル5内の電流経路の途中にゲート電極端子7が、外部電源端子Vccの電位の12Vの電位障壁を形成して電流を妨げているので、この寄生ダイオード9に電流が流れず寄生ダイオード9による誤動作を防止することができる効果がある。
(Vcc<Vbatの場合)
次に、表1でVcc<Vbatの場合を図2(c)を参照して説明する。例えば、内部電源端子Vbatの電位が12Vあり、外部電源端子Vccの電圧が5Vの場合を考える。この場合は、P型MOSFETのスイッチ素子SW2のゲート電極端子7にVbatの電位より低い5Vが印加されるのでP型MOSFETのスイッチ素子SW2が導通状態にされる。そのため、内部電源端子Vbatの12Vの電圧はP型MOSFETのスイッチ素子SW2を介して出力端子Voutに伝達され、出力端子Voutは12Vになる。一方、P型MOSFETのスイッチ素子SW1のゲート電極端子3には12Vが印加されるので、スイッチ素子SW2は非導通状態にされ、外部電源端子Vccと出力端子Vout間は完全に分離される。
次に、表1でVcc<Vbatの場合を図2(c)を参照して説明する。例えば、内部電源端子Vbatの電位が12Vあり、外部電源端子Vccの電圧が5Vの場合を考える。この場合は、P型MOSFETのスイッチ素子SW2のゲート電極端子7にVbatの電位より低い5Vが印加されるのでP型MOSFETのスイッチ素子SW2が導通状態にされる。そのため、内部電源端子Vbatの12Vの電圧はP型MOSFETのスイッチ素子SW2を介して出力端子Voutに伝達され、出力端子Voutは12Vになる。一方、P型MOSFETのスイッチ素子SW1のゲート電極端子3には12Vが印加されるので、スイッチ素子SW2は非導通状態にされ、外部電源端子Vccと出力端子Vout間は完全に分離される。
この回路では、12Vの内部電源端子Vbatの電位が第2のスイッチ素子SW2のP型拡散層6aに接続するので、第2のスイッチ素子SW2のP型拡散層6aとN型ウェル5間のPN接合は順方向バイアス状態になり、P型拡散層6aからN型ウェル5に対しホールが注入される。N型ウェル5内に注入された少数キャリアであるホールは第2のスイッチ素子SW2のP型拡散層4aに達し出力端子Voutに供給され、出力Voutの電位を上昇させる。その後、出力端子Voutに接続するN型ウェル5の電位が上昇しホールの注入が終了するとP型MOSFETであるスイッチ素子SW2は通常のMOSFETとして動作する。
この回路には、第1のスイッチ素子SW1と第2のスイッチ素子SW2が共通のN型ウェル5内に形成されているので、第1のスイッチ素子SW1のP型拡散層とN型ウェル5を結ぶ寄生ダイオード10が形成されている。しかし、その寄生ダイオード10のN型ウェル5内の電流経路の途中にゲート電極端子3が、内部電源端子Vbatの電位の12Vの電位障壁を形成して電流を妨げているので、この寄生ダイオード10に電流が流れず寄生ダイオード10による誤動作を防止することができる効果がある。第1の実施形態の回路は、以上で説明したように、内部電源端子Vbatと外部電源端子Vccを出力端子Voutへつなぎ替える動作に問題が無い。
なお、本発明のN型ウェル5の半導体基板面における領域の形は直線の帯状の形に限定されず、拡散層を一列に配列する曲線状の帯状のN型ウェル5に形成しても良い。また、N型ウェル5の形状は、そのN型ウェル5がゲート電極端子3の位置とゲート電極端子7の位置で左右の領域に分割される形状であれば十分である。その形状は、細い帯状のN型ウェル5を形成しても良いし、ゲート電極端子3と7が領域を左右に分割するような細い首部を有しそれ以外は広い領域を有する形のN型ウェル5を形成しても良い。また、N型ウェル5の領域自体は幅が広くても、ゲート電極端子3と7の形状を、N型ウェル5の領域を横切って、N型ウェル5の領域を左右に分割するように形成しても良い。
<比較例>
次に、図3に示した電圧波形図を参照して、比較回路の動作と第1の実施形態の動作を比較して説明する。比較例の回路は、図1の回路図のように、2つのMOSトランジスタのドレイン端子とゲート電極端子とをたすきがけに結合する交差結合対回路を用いるが、比較例の回路では、第1のスイッチ素子SW1と第2のスイッチ素子SW2は半導体基板上で共通のN型ウェル5内に形成され、第1のスイッチ素子SW1と第2のスイッチ素子SW2の配置は、共通のN型ウェル5内でback−to−backには配置されず並列に配置されているものとする。
次に、図3に示した電圧波形図を参照して、比較回路の動作と第1の実施形態の動作を比較して説明する。比較例の回路は、図1の回路図のように、2つのMOSトランジスタのドレイン端子とゲート電極端子とをたすきがけに結合する交差結合対回路を用いるが、比較例の回路では、第1のスイッチ素子SW1と第2のスイッチ素子SW2は半導体基板上で共通のN型ウェル5内に形成され、第1のスイッチ素子SW1と第2のスイッチ素子SW2の配置は、共通のN型ウェル5内でback−to−backには配置されず並列に配置されているものとする。
比較例の回路では、内部電源端子Vbatの電圧が一定で、外部電源端子Vccの電圧がVbatの電圧より低い電圧からVbatより高い電圧まで変化する場合の動作を、図2(c)を参照して説明する。最初に、外部電源端子Vccの電圧が内部電源端子Vbatの電圧より低い場合は、スイッチ素子SW1は非導通状態でスイッチ素子SW2が導通して、出力端子Voutには内部電源端子Vbatの電圧があらわれる。次に、時刻T1に、外部電源端子Vccの電圧が内部電源端子Vbatの電圧より低い電圧から内部電源端子Vbatの電圧に近づく。その場合は、外部電源端子Vccの電位が高くなるので、スイッチ素子SW2の導通が抑制され始め、一方、共通のN型ウェル5内で接続するスイッチ素子SW1のP形拡散層2aから寄生ダイオードを通じて共通のN型ウェル5内に多くの電流が流れ、その電流による電圧降下の効果も加わり、図3に示すように、N型ウェル5の電位を下げ、それに接続する出力端子Voutの電圧が低下する。そして、この出力端子Voutの電圧低下傾向は、外部電源端子Vccの電圧がVbatの電圧と同じになる時刻T2になっても継続し、外部電源端子Vccの電圧がVbatの電圧よりある程度高くなるまで続く。
この比較例に対して、第1の実施形態の回路構成では、外部電源端子Vccの電圧が内部電源端子Vbatの電圧より近づいた時刻T1でも、Vcc<Vbatである限り、スイッチ素子SW1は安定して出力端子Voutを外部電源端子Vccから切り離し、また、寄生ダイオード9及び10の動作も抑制されるため、スイッチ素子SW2は安定して出力端子Voutを内部電源端子Vbatに接続する。また、時刻T2を過ぎてVcc>Vbatになると、速やかにスイッチ素子SW1が導通状態に切り替わり、スイッチ素子SW2は非導通状態に切り替わり、内部電源端子Vbatと外部電源端子Vccの出力端子Voutへの接続の切り替えをスムーズに行なえる効果がある。
<第2の実施形態>
なお、本発明は、上記した第1の実施形態に限定的に制限されるものではなく、本発明の原理に準ずる各種形態及び変形を本発明が含むものであることは勿論である。すなわち、第1の実施形態で、スイッチング素子SW1及びSW2をPMOSFETで構成したが、これらの回路は、PMOSFETに限定されるもので無く、NMOSFETを用いてスイッチング素子SW1及びSW2を構成する第2の実施形態も可能である。すなわち、N形半導体基板上にP型ウェルを設け、そのP型ウェル内に一列に順番に、N型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が、P型ウェルの電位を供給するためのP型拡散層を中心にした左右対称に回路要素を配置したback−to−back構成で配置されたダイオードOR回路により内部電源端子Vbatと外部電源端子Vccを出力端子Voutへつなぎ替えて出力端子Voutに電源電圧を供給する電源システムを構成することもできる。この場合は、その共通のP型ウェル内に、第1のスイッチ素子の第1のN型拡散層と、第1のゲート電極端子と、第2のN型拡散層と、P型ウェルの電位を供給するためのP型拡散層と、第2のスイッチ素子の第4のN型拡散層と、第2のゲート電極端子と、第3のN型拡散層をこの順に一列に配列する。そして、P型拡散層と第2のN型拡散層と第4のN型拡散層を出力端子Voutに電気接続し、第1のN型拡散層と第2のゲート電極端子を外部電源端子Vccに接続し、第3のN型拡散層と第1のゲート電極端子を内部電源端子Vbatに接続することで、第2の実施形態の電源システムを構成することができる。
なお、本発明は、上記した第1の実施形態に限定的に制限されるものではなく、本発明の原理に準ずる各種形態及び変形を本発明が含むものであることは勿論である。すなわち、第1の実施形態で、スイッチング素子SW1及びSW2をPMOSFETで構成したが、これらの回路は、PMOSFETに限定されるもので無く、NMOSFETを用いてスイッチング素子SW1及びSW2を構成する第2の実施形態も可能である。すなわち、N形半導体基板上にP型ウェルを設け、そのP型ウェル内に一列に順番に、N型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が、P型ウェルの電位を供給するためのP型拡散層を中心にした左右対称に回路要素を配置したback−to−back構成で配置されたダイオードOR回路により内部電源端子Vbatと外部電源端子Vccを出力端子Voutへつなぎ替えて出力端子Voutに電源電圧を供給する電源システムを構成することもできる。この場合は、その共通のP型ウェル内に、第1のスイッチ素子の第1のN型拡散層と、第1のゲート電極端子と、第2のN型拡散層と、P型ウェルの電位を供給するためのP型拡散層と、第2のスイッチ素子の第4のN型拡散層と、第2のゲート電極端子と、第3のN型拡散層をこの順に一列に配列する。そして、P型拡散層と第2のN型拡散層と第4のN型拡散層を出力端子Voutに電気接続し、第1のN型拡散層と第2のゲート電極端子を外部電源端子Vccに接続し、第3のN型拡散層と第1のゲート電極端子を内部電源端子Vbatに接続することで、第2の実施形態の電源システムを構成することができる。
1・・・N型拡散層
2、6・・・ドレイン端子
2a、4a、6a、8a・・・P型拡散層
3、7・・・ゲート電極端子
4、8・・・ソース端子
5・・・N型ウェル(Nwell)
9、10・・・寄生ダイオード
PSUB・・・P型半導体基板
SW1・・・第1のスイッチング素子
SW2・・・第2のスイッチング素子
Vbat・・・内部電源端子
Vcc・・・外部電源端子
Vout・・・出力端子
2、6・・・ドレイン端子
2a、4a、6a、8a・・・P型拡散層
3、7・・・ゲート電極端子
4、8・・・ソース端子
5・・・N型ウェル(Nwell)
9、10・・・寄生ダイオード
PSUB・・・P型半導体基板
SW1・・・第1のスイッチング素子
SW2・・・第2のスイッチング素子
Vbat・・・内部電源端子
Vcc・・・外部電源端子
Vout・・・出力端子
Claims (2)
- P形半導体基板上にN型ウェルが設けられ、前記N型ウェル内にP型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けれたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記N型ウェル内に一列に順番に、第1のスイッチ素子の第1のP型拡散層と、第1のゲート電極端子と、第2のP型拡散層と、前記N型ウェルの電位を供給するN型拡散層と、第2のスイッチ素子の第4のP型拡散層と、第2のゲート電極端子と、第3のP型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記N型ウェルの領域を横切るパターンに形成し、前記N型拡散層と前記第2のP型拡散層と前記第4のP型拡散層を前記出力端子に電気接続し、前記第1のP型拡散層と前記第2のゲート電極端子を前記外部電源端子に接続し、前記第3のP型拡散層と前記第1のゲート電極端子を前記内部電源端子に接続したことを特徴とする電源システム。
- N形半導体基板上にP型ウェルが設けられ、前記P型ウェル内にN型MOSFETから成る第1のスイッチ素子と第2のスイッチ素子が設けれたダイオードOR回路により内部電源端子と外部電源端子を出力端子へつなぎ替えて出力端子に電源電圧を供給する電源システムであって、前記P型ウェル内に一列に順番に、第1のスイッチ素子の第1のN型拡散層と、第1のゲート電極端子と、第2のN型拡散層と、前記P型ウェルの電位を供給するP型拡散層と、第2のスイッチ素子の第4のN型拡散層と、第2のゲート電極端子と、第3のN型拡散層の順に拡散層を配列し、前記第1のゲート電極端子と前記第2のゲート電極端子を前記P型ウェルの領域を横切るパターンに形成し、前記P型拡散層と前記第2のN型拡散層と前記第4のN型拡散層を前記出力端子に電気接続し、前記第1のN型拡散層と前記第2のゲート電極端子を前記外部電源端子に接続し、前記第3のN型拡散層と前記第1のゲート電極端子を前記内部電源端子に接続したことを特徴とする電源システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164509A JP2011023386A (ja) | 2009-07-13 | 2009-07-13 | 電源システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009164509A JP2011023386A (ja) | 2009-07-13 | 2009-07-13 | 電源システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011023386A true JP2011023386A (ja) | 2011-02-03 |
Family
ID=43633237
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009164509A Pending JP2011023386A (ja) | 2009-07-13 | 2009-07-13 | 電源システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011023386A (ja) |
-
2009
- 2009-07-13 JP JP2009164509A patent/JP2011023386A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI409930B (zh) | 靜電放電保護之架構 | |
JP2007181084A (ja) | スイッチ回路、ダイオード | |
CN102800702A (zh) | 半导体器件及包括该半导体器件的集成电路 | |
US9374074B2 (en) | Voltage selection circuit and semiconductor integrated circuit device having the same | |
JP2008085571A (ja) | 半導体集積回路 | |
US9748946B2 (en) | Power supply switching circuit and semiconductor device | |
US11450656B2 (en) | Anti-parallel diode device | |
US8013475B2 (en) | Reverse voltage protected integrated circuit arrangement for multiple supply lines | |
KR20060103091A (ko) | 반도체 집적회로 | |
US20080224547A1 (en) | Reverse voltage protected integrated circuit arrangement | |
US20130120049A1 (en) | Power Switch | |
KR100842340B1 (ko) | 반도체 집적회로 장치 | |
JP2011023386A (ja) | 電源システム | |
JP5102131B2 (ja) | ホールド回路 | |
JP2005101397A (ja) | 半導体装置 | |
US7342760B2 (en) | Circuit arrangement for protection against electrostatic discharge and voltage regulating device having a circuit arrangement | |
JP3768201B2 (ja) | Cmos出力回路 | |
JP5675566B2 (ja) | ブートストラップ回路、並びにそれを備えたインバータ装置 | |
JP2005191896A (ja) | 出力ドライブ回路を備える半導体集積回路 | |
SE424685B (sv) | Forsterkar/switch-organ for hog effekt | |
US8526148B2 (en) | Semiconductor device, DC-DC converter, and protective element | |
JP6188134B2 (ja) | 半導体装置 | |
JP3739364B2 (ja) | Cmos出力回路 | |
KR20120021661A (ko) | 반도체 장치의 사이리스터 | |
JP2009253191A (ja) | 電流負荷駆動回路 |