JP2011018776A

JP2011018776A - 電子回路を収容する容器及び電子装置

Info

Publication number: JP2011018776A
Application number: JP2009162491A
Authority: JP
Inventors: Daisuke Iguchi; 大介井口
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2009-07-09
Filing date: 2009-07-09
Publication date: 2011-01-27
Anticipated expiration: 2029-07-09
Also published as: JP5573027B2

Abstract

【課題】電子回路の動作により電子回路を収容する導電性の収容部に流れる収容部固有の共振周波数の電流を抑制可能な、電子回路を収容する容器及び電子装置を提供する。
【解決手段】電子装置１００は、電子回路２を内部空間に収容する導電性材料のケース１０と、電子回路の動作によりケース１０に流れる環状電流の電流路に設けられ、前記収容部の共振周波数を有する電流を抑制可能なＥＢＧ構造体３とを有する筐体１、及び電子回路２を有する。
【選択図】図１

Description

本発明は、電子回路を収容する容器及び電子装置に関する。

高周波回路から発生する電磁波が他の機器に影響を与えないよう、高周波回路を金属からなる筐体に収容することが一般に行われている（特許文献１参照）。

特許文献１には、高周波回路を収容し、この高周波回路の動作周波数に基づく電磁波の表面伝搬を阻止する高インピーダンス板を供えた金属からなる筐体が記載されている。

特開２００４−２２５８７号公報

本発明は、収容部の共振により収容部に流れる電流を抑制可能な電子回路を収容する容器及び電子装置を提供することを目的とする。

本発明の一態様は、上記目的を達成するために、以下の電子回路を収容する容器及び電子装置を提供する。

［１］電子回路を内部空間に収容する導電性材料の収容部と、前記電子回路の動作により前記収容部に流れる電流の電流路に設けられ、前記収容部の共振周波数を有する電流を抑制する抑制部材とを備えた電子回路を収容する容器。

［２］前記抑制部材は、前記収容部の少なくとも一つの面の対向する辺の間を横断する帯状に配置されている上記［１］に記載の電子回路を収容する容器。

［３］前記抑制部材は、前記収容部の内面を一周する帯状に配置されている上記［１］又は［２］に記載の電子回路を収容する容器。

［４］前記収容部の第１の共振周波数を有する電流を抑制する第1の抑制部材と、前記第１の共振周波数とは異なる前記収容部の第２の共振周波数を有する電流を抑制する第２の抑制部材とを有する上記［１］から［３］の何れかに記載の電子回路を収容する容器。

［５］電子回路と、前記電子回路を内部空間に収容する導電性材料の収容部と、前記電子回路の動作により前記収容部に流れる電流の電流路に設けられ、前記収容部の共振周波数を有する電流を抑制する抑制部材とを有する電子装置。

請求項１に記載の発明によれば、収容部の共振により収容部に流れる電流を抑制できる。

請求項２に記載の発明によれば、収容部を構成する一つの面の対向する辺の間の一部のみに抑制部材を配置した場合に比べて、収容する電子回路の動作によって発生する収容部の共振周波数の電流を抑制できる。

請求項３に記載の発明によれば、抑制部材が収容部の内面を一周しない場合に比べて、収容する電子回路の動作によって発生する収容部の共振周波数の電流を抑制できる。

請求項４に記載の発明によれば、収容する電子回路の動作によって発生する収容部の複数の共振周波数の電流を抑制できる。

請求項５に記載の発明によれば、収容する電子回路の動作によって発生する収容部の共振周波数の電流を抑制できる。

図１は、本発明の第１の実施の形態に係る電子回路及び電子回路を収容する容器を有する電子装置を示す外観図である。図２は、本発明の第１の実施の形態に係る電子装置を示す一部断面図である。図３（ａ）〜（ｃ）は、本発明の第１の実施の形態に係るＥＢＧ構造体を示す説明図である。図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る第１及び第２のＥＢＧ構造体を示す説明図である。図５（ａ）及び（ｂ）は、本発明の第３の実施の形態に係る筐体を示す外観図及び展開図である。図６は、本発明の第４の実施の形態に係る筐体の内面を示す展開図である。

[第１の実施の形態]
図１は、本発明の第１の実施の形態に係る電子回路を収容する容器及び電子回路を有する電子装置の外観を示す。この電子装置１００は、例えばプリンタ機能やコピー機能等を備えた画像処理装置の制御装置として使用される。

電子回路を収容する容器の一例としての筐体１は、ケース本体１１と蓋１２からなるケース１０を有している。ケース本体１１及び蓋１２は、鉄やアルミ等の導電性材料からなり、ケース本体１１と蓋１２はボルト締め等の公知の手段により電気的に接続された状態で一体に結合される。ケース本体１１は、その長方形状の底面１１０から側面１１１，１１２，１１３，１１４がそれぞれ垂直に形成されている。ケース１０は全体として直方体状であり、図示のようにケース本体１１の幅寸法をａ、奥行き寸法をｂで表す。

電子回路２は、回路パターンが形成されたプリント基板２０の表面に複数の電子部品２１が実装されている。電子部品２１としては、ＣＰＵ（Central Processing Unit；中央演算処理装置）や各種メモリ、ゲート素子、コンデンサや抵抗器等が含まれる。各電子部品２１は、プリント基板２０に形成された回路パターンにより接続され、電子回路として機能する。

プリント基板２０の端部にはコネクタ２２が装着されており、コネクタ２２を介して電子回路２への電源供給及び電気信号の送受信が行われる。コネクタ２２は、ケース本体１１に形成された開口部１１ａからその一端が外部に突き出し、相手側のコネクタに接続される。

プリント基板２０の四隅には取付孔２０ａが形成されており、プリント基板２０は各取付孔２０ａに対応する４つの導電性のスペーサ４を介してケース１０の底面１１０に取り付けられる。プリント基板２０の底面１１０側に面した側にはグランドパターンが形成されており、このグランドパターンがスペーサ４を介してケース本体１１に電気的に接続される。ケース本体１１には、一端が接地された導線５２の他端が端子５１を介して接続されている。

筐体１はまた、蓋１２の電子回路２に面した裏側（ケース１０の内側）に形成された、抑制部材の一例としてのＥＢＧ（Electromagnetic Band Gap）構造体３を有している。ＥＢＧ構造体３は、内部空間の幅方向の全体に亘って帯状に配置されている。ＥＢＧ構造体３は、蓋１２に流れる特定の周波数帯の電流を抑制する機能を有しており、その詳細については後述する。

図２は、ケース本体１１に電子回路２及び蓋１２が組み付けられた状態の電子装置１００を、ケース本体１１の側面１１１の付近で切断して示す。ケース本体１１及び蓋１２によって形成された収容空間Ｓに電子回路２が収容されている。ケース本体１１の高さと蓋１２の厚みを合わせたケース１０の高さ寸法をｃで表す。

ＥＢＧ構造体３は、蓋１２の裏側に密着して張りつけられた誘電体３１と、誘電体３１の蓋１２とは反対側に密着して張りつけられた金属メッシュ３２とを有している。

図３（ａ）は、ＥＢＧ構造体３の一部をケース１０の内側から見た図である。金属メッシュ３２は、多数の正方形状の金属小片３２０を平面状に等間隔で並べたメタルパッチ構造を備えている。

図３（ｂ）は、金属メッシュ３２を構成する１つの金属小片３２０を、その周辺部を含めて拡大して示す。１つの金属小片３２０は、隣接する４つの金属小片３２０と接続片３２１ａ，３２１ｂ，３２１ｃ，３２１ｄを介して接続されている。接続片３２１ａ及び接続片３２１ｂは、金属小片３２０の一角部に設けられており、接続片３２１ｃは金属小片３２０の一辺を挟んで接続片３２１ａの反対側の角部に設けられている。また、接続片３２１ｄは金属小片３２０の一辺を挟んで接続片３２１ｂの反対側の角部に設けられている。残る一つの角部には接続片が設けられていない。

図３（ｃ）は、図３（ｂ）に示した金属小片３２０及び接続片３２１ａ〜３２１ｄの２次元等価回路を示す。この２次元等価回路は、直列に接続されたインダクタＬ１，Ｌ２の間にキャパシタＣを接続して構成されている。

金属小片３２０のキャパシタンスをＣpatch、金属小片３２０のインダクタンスをＬpatch、各接続片３２１ａ〜３２１ｄのインダクタンスをＬbranchとすると、上記２次元等価回路のキャパシタＣの静電容量はＣpatch、インダクタＬ１，Ｌ２のインダクタンスは（Ｌpatch＋Ｌbranch）／２で表される。また、ＥＢＧ構造体３のカットオフ周波数ｆcutoffは式１で表される。

例えば、Ｃpatchを１３．３Ｆ、Ｌpatchを１ｎＨ、Ｌbranchを１ｎＨとした場合には、カットオフ周波数ｆcutoffは１．９５ＧＨｚとなる。

一方、ケース１０固有の共振周波数ｆmnqは、幅方向のモード次数をｍ、奥行き方向のモード次数をｎ、高さ方向のモード次数をｑ、光速をＣｏとすると、式２で表される。

ＥＢＧ構造体３がこのｆmnqの周波数の電流を抑制する特性を有するように、金属小片３２０及び各接続片３２１ａ〜３２１ｄの形状を設定し、Ｃpatch，Ｌpatch及びＬbranchを調整してカットオフ周波数ｆcutoffをｆmnqに近づける。このように、電子回路２の動作によりケース１０が共振して流れる電流を抑制し、この電流によって引き起こされる電磁放射が電子回路２を誤動作させることを抑制する。ＥＢＧ構造体３は、ケース１０に流れる電流を４０ｄＢ以上減衰させるように構成することが望ましい。

例えば、ケース１０の幅方向の寸法ａを２００ｍｍ、モード次数ｍを１とし、奥行き方向の寸法ｂを１５０ｍｍ、モード次数ｎを１とし、高さ方向の寸法ｃを１００ｍｍ、モード次数ｑを１とした場合には、共振周波数ｆmnqは１．９５ＧＨｚとなる。

本実施の形態では、蓋１２の内側にＥＢＧ構造体３を配置したので、蓋１２，ケース本体１１の側面１１３，底面１１０，側面１１１を環状に流れる電流が抑制される。

誘電体３１としては、常磁性体粒子を分散して大きな負の誘電率を有する誘電体を適用することができる。このような誘電体は実効比誘電率の絶対値が１０を超えるようにすることが可能であり、これによって金属小片３２０の大きさを小さくすることができ、ケース１０に流れる電流をより大きく減衰させることが可能となる。

［第２の実施の形態］
次に、本発明の第２の実施の形態につき、図４を用いて説明する。第２の実施の形態では、蓋１２の内側に第１及び第２のＥＢＧ構造体を配置した点が第１の実施の形態とは異なり、他の部分は共通するので、共通する部分については説明を省略する。

図４（ａ）は、蓋１２をケース１０の内側から見た状態を示す。この図に示すように、第２の実施の形態では、蓋１２に第１のＥＢＧ構造体３３と、第２のＥＢＧ構造体３４とが平行して配置されている。蓋１２がケース本体１１に組み付けられた状態では、ＥＢＧ構造体３３及び第２のＥＢＧ構造体３４がケース１０の内面の幅方向の両端部に達している。

図４（ｂ）に示すように、第１のＥＢＧ構造体３３は、第１の実施の形態のＥＢＧ構造体３と同様、誘電体３１の表面に多数の第１の金属小片３３０が２次元的に等間隔に配置されており、第１の金属小片３３０のそれぞれが、４箇所に形成された接続片３３１ａ，３３１ｂ，３３１ｃ，３３１ｄで隣接する他の金属小片３３０と接続されている。

図４（ｃ）に示すように、第２のＥＢＧ構造体３４も多数の第２の金属小片３４０が接続片３４１ａ，３４１ｂ，３４１ｃ，３４１ｄで隣接する他の金属小片３４０と接続されているが、第２の金属小片３４０は、第１の金属小片３３０よりも大きさが小さい。これにより、図３（ｃ）に示した等価回路のインダクタンス及びキャパシタンスが異なり、カットオフ周波数も異なっている。

第１のＥＢＧ構造体３３のカットオフ周波数ｆcutoff１と第２のＥＢＧ構造体３３のカットオフ周波数ｆcutoff２は、式２におけるモード次数ｍ，ｎ，ｑが異なる２つの共振周波数ｆmnqに対応して設定されている。これにより、１つのＥＢＧ構造体のみを配置した場合よりも広い帯域でケース１０に流れる電流が抑制される。

［第３の実施の形態］
次に、第３の実施の形態につき、図５を用いて説明する。
図５（ａ）は、電子回路２を省略し、筐体１の内部を破線で示す筐体１の外観図である。また、図５（ｂ）は、説明のために収容空間Ｓを直方体に見立ててその展開図を示したものである。これら図面に示すように、ＥＢＧ構造体３５は、ケース本体１１の側面１１４，底面１１０，側面１１２，及び蓋１２にまたがって、ケース１０の収容空間Ｓの内面を一周する輪となった帯状に配置されている。

本実施の形態では、ケース本体１１の側面１１３，底面１１０，側面１１１，蓋１２を環状に流れる電流路Ｉ１の電流のみならず、ケース本体１１の側面１１１，１１２，１１３，１１４を環状に流れる電流路Ｉ２の電流も抑制される。

［第４の実施の形態］
次に、第４の実施の形態につき、図６を用いて説明する。
図６は、第３の実施の形態の図５（ｂ）に相当する、収容空間Ｓを直方体に見立てた展開図である。この図に示すように、ＥＢＧ構造体３６は、ケース本体１１の側面１１１，１１２，１１３，１１４及び底面１１０並びに蓋１２の内面を２方向に横断するように配置されている。第４の実施の形態では、図５（ｂ）に示した電流路Ｉ１，Ｉ２（図６では図示を省略）の電流に加え、蓋１２，ケース本体１１の側面１１２，底面１１０，側面１１４を環状に流れる電流路Ｉ３の電流も抑制される。

以上、本発明の筐体及び電子装置を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。

（１）上記各実施の形態では、ケース１０を導電性材料からなるケース本体１１及び蓋１２からなる直方体状としたが、これに限らず、蓋１２を無くし、若しくは蓋１２を樹脂等の非導電性材料で形成してもよい。この場合には、ＥＢＧ構造体をケース本体１１の内面に配置する。

（２）電子回路２を収容するケースの形状は、直方体状に限らず、円筒状や他の多角柱である三角柱状、六角柱状あるいは、直方体の角を落とした形状でもよい。このような形状のケースでも、その共振周波数の電流の電流路にＥＢＧ構造体を配置することで、その電流を抑制することができる。

（３）ＥＢＧ構造体の具体的な構造としては、上記各実施の形態のものに限らず、ケース１０固有の共振周波数の電流を抑制できる構造である限り、例えば特許文献１に記載された構造のものに置き換えてもよい。

（４）電子回路２は、スペーサ４を介することなく、その裏面をケース本体１１の底面１１０に直接接触させて配置してもよい。

（５）１つ、あるいは２つのＥＢＴ構造体を配置した実施の形態に限らず、更にＥＢＴ構造体を加えてもよい。また、複数のＥＢＴ構造体を１つの帯状としてもよい。

１００・・・電子装置、２・・・電子回路、３・・・ＥＢＧ構造体、４・・・スペーサ、１・・・筐体、１０・・・ケース、１１・・・ケース本体、１１ａ・・・開口部、１２・・・蓋、２０・・・プリント基板、２０ａ・・・取付孔、２１・・・電子部品、２２・・・コネクタ、３１・・・誘電体、３２・・・金属メッシュ、３３・・・第１のＥＢＧ構造体、３４・・・第２のＥＢＧ構造体、３５・・・ＥＢＧ構造体、３６・・・ＥＢＧ構造体、５１・・・端子、５２・・・導線、１１０・・・底面、１１１，１１２，１１３，１１４・・・側面、３２０・・・金属小片、３２１ａ，３２１ｂ，３２１ｃ，３２１ｄ・・・接続片、３３０・・・金属小片、３３１ａ，３３１ｂ，３３１ｃ，３３１ｄ・・・接続片、３４０・・・金属小片、３４１ａ，３４１ｂ，３４１ｃ，３４１ｄ・・・接続片、Ｃ・・・キャパシタ、Ｉ１，Ｉ２，Ｉ３・・・電流路、Ｌ１，Ｌ２・・・インダクタ、ｍ，ｎ，ｑ・・・モード次数、Ｓ・・・収容空間

Claims

電子回路を内部空間に収容する導電性材料の収容部と、
前記電子回路の動作により前記収容部に流れる電流の電流路に設けられ、前記収容部の共振周波数を有する電流を抑制する抑制部材とを備えた電子回路を収容する容器。
前記抑制部材は、前記収容部の少なくとも一つの内面の対向する辺の間を横断する帯状に配置されている請求項１に記載の電子回路を収容する容器。
前記抑制部材は、前記収容部の内面を一周する帯状に配置されている請求項１又は２に記載の電子回路を収容する容器。
前記収容部の第１の共振周波数を有する電流を抑制する第1の抑制部材と、前記第１の共振周波数とは異なる前記収容部の第２の共振周波数を有する電流を抑制する第２の抑制部材とを有する請求項１乃至３の何れか１項に記載の電子回路を収容する容器。
電子回路と、
前記電子回路を内部空間に収容する導電性材料の収容部と、
前記電子回路の動作により前記収容部に流れる電流の電流路に設けられ、前記収容部の共振周波数を有する電流を抑制する抑制部材とを有する電子装置。