JP2008005176A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2008005176A
JP2008005176A JP2006172000A JP2006172000A JP2008005176A JP 2008005176 A JP2008005176 A JP 2008005176A JP 2006172000 A JP2006172000 A JP 2006172000A JP 2006172000 A JP2006172000 A JP 2006172000A JP 2008005176 A JP2008005176 A JP 2008005176A
Authority
JP
Japan
Prior art keywords
semiconductor package
lid
plate
package
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006172000A
Other languages
English (en)
Other versions
JP4641286B2 (ja
Inventor
Naonori Uda
尚典 宇田
Akihisa Fujita
晶久 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2006172000A priority Critical patent/JP4641286B2/ja
Publication of JP2008005176A publication Critical patent/JP2008005176A/ja
Application granted granted Critical
Publication of JP4641286B2 publication Critical patent/JP4641286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Waveguides (AREA)
  • Transceivers (AREA)

Abstract

【課題】高周波半導体の搭載された半導体パッケージにおいて、パッケージ内に発生する電磁波の伝搬を抑止すること、およびその半導体パッケージの製造方法。
【解決手段】高周波半導体を搭載した半導体パッケージの蓋の内側に、周期的な板状の突起をプレス加工により形成した。パッケージ内を伝搬する電磁波の管内波長をλとして、板と板の間隔はλ/2、板の高さはλ/4である。この周期構造により、パッケージ内の共振を防止でき、ポート間のアイソレーションの劣化を防止することができる。
【選択図】図1

Description

本発明は、高周波半導体装置、特にミリ波半導体装置が搭載された半導体パッケージに関するものである。
ミリ波レーダ用半導体装置などの高周波半導体装置は、耐環境性、動作の安定、低コスト化、小型化、などの観点から、パッケージ化されている。
しかし、このパッケージ内のキャビティの大きさが、キャビティを伝搬する電磁波の管内波長の1/2の整数倍である時、共振が発生し、内部に定在波を形成する。高周波半導体装置が搭載された半導体パッケージでは、キャビティの大きさをキャビティ内の管内波長の1/2以下とすることは困難であり、共振が発生する可能性が高い。定在波は、パッケージ内のデバイスやワイヤボンドなどを励振し、動作が不安定になったり、不要な伝搬の原因となる。したがって、送受信ポート間のアイソレーションを劣化させたり、受信ポート間のアイソレーションを劣化させてしまう。
この問題の解決のため、特許文献1には、角柱状の突起を格子状または市松模様に周期的に並べた構造を有する半導体パッケージが示されている。特許文献2には、角柱状または円柱状の突起を格子状に並べた構造が示され、それらの構造はプレス加工によって作製される旨が記されている。特許文献3には、円錐状、楕円柱状の突起を周期的に並べた構造が示されている。特許文献4には、スリットを周期的に並べた構造を有する半導体パッケージが示されている。
ほかにも、周期構造を利用したものとして、非特許文献1がある。この文献には、周期構造を利用した遅延線の技術が示されており、さらに周期構造がバンドギャップを形成できることが示唆されている。
特許第3739230号 特許第3589137号 特開平11−40689 特開2006−73935 川村光男、マイクロ波基礎工学、昭晃堂、pp.113−126
先に述べたように、パッケージは小型で低コストなものが良いため、周期構造は容易に作製でき、かつその周期が短いもの、もしくは周期構造の繰り返し数が少ないもの、であることが望ましい。
しかしながら、特許文献1、2、3に記された周期構造では、1周期あたりの電磁波の伝搬阻止効果がそれほど高くなく、繰り返し数が多くなってしまうためパッケージが大きくなってしまう。また、特許文献4に記された周期構造では、周期が管内波長と同じであり、特許文献1、2に記された周期構造の周期である管内波長の1/2と比べて大きく、必然的にパッケージを大きくせざるを得ない。また、特許文献4のスリットは、レーザー加工機などを用いて作製する旨が記載されていて、作製の容易さの観点からも望ましいものではない。
そこで、本発明では、従来の周期構造よりも電磁波の遮蔽効果が高く、しかも容易に作製できる周期構造を有した半導体パッケージを提供する。
第1の発明は、高周波半導体装置が設置された基板と、基板を覆い密閉する導電性の蓋とから成る半導体パッケージにおいて、蓋の内側の上面は基板側に向けて立設された複数の導電性の板を有し、板は半導体パッケージ内を伝搬する電磁波の進行方向に沿って周期的に配列され、板の間隔は、伝搬する電磁波の管内波長の1/2×0.8〜1/2×1.2であり、板の高さは、伝搬する電磁波の管内波長の1/4×0.8〜1/4×1.2であることを特徴とする半導体パッケージである。
電磁波の進行方向に沿って、というのは、板の配列方向に対して電磁波の進行方向が沿っていることを意味し、板の配列方向と電磁波の進行方向が直交していないこと、つまり各板に対して電磁波の進行方向が平行でないことをいう。この場合、板と電磁波の進行方向のなす角は、直角に近いほど望ましく、直角であることが最も望ましい。また、板の間隔は、管内波長の1/2×0.9〜1/2×1.1であればより望ましく、管内波長の1/2であるとさらに望ましい。板の高さも、管内波長の1/4×0.9〜1/4×1.1であればより望ましく、管内波長の1/4であるとさらに望ましい。
導電性の蓋および板は、金属であってもよく、金属以外で形成したものにメッキを施したものであってもよい。たとえば、金属としては、アルミニウムなどが使用でき、金属以外には、樹脂などに金属メッキを施したものなどが使用できる。メッキに使用する金属は、金などが使用できる。また、蓋は全体が導電性である必要はなく、蓋の内面または蓋の肉厚の内部が導電性であればよい。また、蓋と板は一体となっていてもよい。
第2の発明は、第1の発明において、板が基板に設置された入出力ポート間を結ぶ線に対し垂直に配列されていることを特徴とする半導体パッケージである。この場合、入出力ポート間を伝搬する電磁波に対して板が直交することになる。
第3の発明は、第1の発明において、半導体パッケージ内を伝搬する電磁波の進行方向は複数あって、蓋の上面には、各進行方向に沿って板が配列され、各進行方向ごとの複数の配列部分で構成されていることを特徴とする半導体パッケージである。
入出力ポートが複数ある場合、電磁波の進行方向も複数あり、特定の方向の板の配列だけでは、ある入出力ポート間は電磁波の進行方向に沿って板が配列されていても、他の入出力ポート間は電磁波の進行方向が板の配列方向に沿っていない場合があり、特に平行となっている場合は伝搬抑止効果が著しく低くなってしまう。
そこで第3の発明では、電磁波の進行方向ごとにいくつか領域を分け、その領域においては、電磁波の進行方向に沿って板が配列されているようにした。つまり、蓋の内側の上面は、いくつかの配列方向の異なる板の周期構造により構成されることとなる。また、領域の境界では板の配列方向の違いにより板と板はT字型に交わることになる。このような構造により、電磁波の進行方向と沿わない部分を減らしている。
第4の発明は、第1の発明から第3の発明において、高周波半導体装置がミリ波半導体装置である半導体パッケージである。パッケージを小型化できるため、本発明のパッケージは、ミリ波半導体が搭載されたパッケージに特に有効である。
第5の発明から第7の発明はいずれも周期構造の形成に特徴を有した構造である。
本発明による周期構造は、プレス加工、樹脂成型、アルミダイキャストによる一体成型で容易に成型できる。樹脂成型の場合は、成型後表面を金属メッキ加工する。
板の厚さは、薄いほど伝搬抑止効果が高いが、薄すぎると上記のような加工方法では容易に作製できなくなる。そのため加工するためには、少なくとも300μm以上は必要であり、できるだけ薄い方がよい。また、板と基板の間の距離を調整することによって、同等の伝搬抑止効果を保ったまま、ある程度板の厚さを大きくできる。
金属板をプレス加工する場合、または樹脂成型後表面を金属メッキする場合に用いる金属としては、金などを用いることができる。
第1の発明のように、蓋の内側の上面に板をもって周期構造を作製したことにより、パッケージ内には、パッケージ内を伝搬する電磁波の管内波長帯にバンドギャップが形成され、その管内波長帯の電磁波の伝搬を抑止できる。したがって、パッケージ内の共振を防止でき、入出力ポート間のアイソレーションの劣化を防止できる。また、構造が簡単であるため製造が容易で低コスト化が可能である。また、板と電磁波の進行方向が直交する場合は、電磁波の伝搬抑止効果が最も高く、そのため周期構造をなす板の枚数を減らすことができ、さらなるパッケージの小型化をはかることができる。また、第3の発明による構造では、電磁波の伝搬を完全には抑止できず、パッケージ内に定在波が発生し、電界の強い部分が発生してしまう。しかし、領域を調整することにより、その電界の強い部分が、電界の影響を受けやすい半導体装置や線路の上にこないようにすることが可能である。したがって、ポート間のアイソレーションの劣化を防止できる。
以下、本発明を具体的な実施例に基づいて説明する。ただし、本発明は、下記の実施例に限定されるものではない。
実施例1では、本発明による周期構造を有したパッケージを作製し、パッケージ内で特定波長の電磁波の伝搬が効果的に抑止できているかを確かめた。なお、ミリ波半導体に本発明のパッケージを適用することを考え、抑止したい管内波長を4.6mmとした。以下にその実施例1のパッケージの構造を詳しく記述する。
図1は、実施例1のパッケージの斜視図である。パッケージ内の構造がわかるように、透視して示している。なお、説明をしやすくするために、便宜的にx、y、z軸を図1中に示している。図2は、パッケージのx軸での断面図である。パッケージは直方体であり、x軸は、x軸に対してパッケージが左右対称になるように選んでいる。パッケージは、入力ポート12と出力ポート13を有する基板10と、基板10を覆いパッケージを密閉する導電性の蓋11とからなる。蓋11の内側には、蓋11の側面15a、b(y軸方向)に対して導電性の板14a〜14fが平行に並んで設置されている。板14a〜14fの間隔D1はパッケージ内を伝搬する電磁波の管内波長の1/2の2.3mmで、板14aと側面15aおよび板14fと側面15bの間隔D2は管内波長のほぼ1/4の1.1mm、板14a〜14fの高さD3は管内波長の1/4より少し大きい1.3mm、板14a〜14fの厚さD4は0.3mm、基板10と板14a〜14fとの間隔D5は0.6mmである。また、入力ポート12と出力ポート13はx軸上であって、基板10上にはチップ16が設置され、チップ17と入力ポート12を接続する線路17およびチップ17と出力ポート13を接続する線路18が形成されていて、入力ポート12は板14aと14bの間に、出力ポート13は板14eと14fの間に設置されている。このように入力ポート12と出力ポート13を設置したことにより、入力ポート12と出力ポート13間は、板14a〜14fと直交している。
板14a〜14fによる周期構造は、金属板をプレス加工することによって作製した。単純な構造であるため、容易に作製ができる。また、板状の周期構造は、樹脂成型したものに金属メッキを施すことによって成型してもよいし、アルミダイキャストにより成型してもよい。同様の効果が得られる。
この実施例1のパッケージの入力ポート12から77GHzの電磁波を入射し、パッケージ内の電界分布を調べると、図3、4の結果をえた。図3は、z=D5の平面での電界分布を示し、色が白いほど電界が強いことを示す。また、図4は、図2と同じ断面における電界分布を示す。図3と同じく色が白いほど電界が強いことを示す。入力付近では電界は強いが、次第に弱まり、出力ポート13にはほとんど伝搬していないことがわかる。また、x軸方向、つまり板14a〜14fと直交する方向に対して最も効果的に伝搬を抑止できていて、y軸方向、つまり板14a〜14fと平行な方向にはほとんど抑止効果がないことがわかる。
また、図3、4を見ると、板の枚数は4、5枚で十分な伝搬阻止効果があり、4、5周期ほどの周期構造でも高い効果があることが読み取れる。したがって、実施例1のパッケージにおいては、さらなるパッケージの小型化が可能と思われる。
ここで、周期構造により特定波長においてバンドギャップが形成されることの定性的な説明を、図5を参考にしながら述べておく。
図5のように、上下に導体で挟まれた領域に電磁波が右に進行する場合、電界は下向き、磁界は図面に対して垂直下向きである。しかし、障壁があるため電界は図5のように曲がり、電磁波の進行方向と平行な成分が発生する。そのため、障壁に沿って伝搬する電磁波が発生し、障壁の高さが電磁波の管内波長の1/4であるため定在波を形成する。すなわち、電磁波のエネルギーの一部は進行方向に垂直な電磁波のエネルギーに変換され、進行方向のエネルギーは減少する。さらに電磁波の管内波長の1/2離れたところに障壁があると、ここでも同様に定在波が形成されるが、電界の向きはさきほどの定在波とは逆向きであるため打ち消しあう。したがって、障壁が管内波長の1/2で並んでいる場合、この管内波長の電磁波は、上下に導体で挟まれた領域内では存在できなくなる。つまり、バンドギャップが形成されることになる。
実施例2では、実施例1と同じ周期構造のパッケージにおいて、D3の値を変化させたときに、D5の値がどの範囲であれば77GHz付近にバンドギャップが形成されるかを検討した。
まず、実施例1と全く同一の条件でD5の値だけを変化させたところ、D5の値が0.9mm以下であれば、77GHz付近にバンドギャップが形成されることが確認できた。また、D3の値を1.0mmとし、D5の値を変化させたところ、D5の値が1.0mm以下で、77GHz付近にバンドギャップが形成されることが確認できた。
実施例3では、ローカルポート100と受信ポート101〜103が3つある場合に、ポート間のアイソレーションを高めるのに効果的な構造を示す。ポートが複数あるために、実施例1のような周期構造では、ある特定のポート間を結ぶ線に対して板が直交しないこととなる。そこで、図6のように、2つの板による周期構造を互いに配列方向が直交し、かつT字型に板と板が交わる構造を有するパッケージを作製した。図6では、図1と同様に、パッケージ内部の構造がわかるよう透視して示している。なお、基板110に搭載されているチップ105はダミーである。また、基板110上には、チップ105とローカルポート100を結ぶ線路106、チップ105と受信ポート101を結ぶ線路107、チップ105とローカルポート102を結ぶ線路108、チップ105とローカルポート103を結ぶ線路109が形成されている。D1〜D5の数値はすべて実施例1と同じである。
図7は、ローカルポート100から76.5GHzの電磁波を入力した場合の、板の先端面を結ぶ基板110に平行な平面での電界分布を等電位線として示し、図8は、受信ポート102から76.5GHzの電磁波を入力した場合の、板の端面での電界分布を等電位線として示している。図7のように、ローカルポート100からの入力は、周期構造を有する板に対し直交しているため、電磁波の伝搬を効果的に抑止できていることがわかる。一方、図8のように、受信ポート102からの入力では、周期構造を有する板に対し直交していて、ローカルポート100から並んでいる板に対しては平行であるが、基板110との間に隙間があり、完全な壁とはなっていない。このため、受信ポート102からの信号は効果的に抑止できておらず、定在波がいたるところで形成されていることがわかる。しかし、アイソレーションが必要となる、チップ105上や、線路106、107、109上では、電界が強くない。つまり、実施例3の構造では、周期構造による電磁波のフィルタ機能は弱く、定在波の形成を抑止することはできないが、線路上やチップ上のように、電磁波による影響を与えたくない領域は電界の強い部分とならないように、調整することができる。このようにして、実施例3では、ポート間のアイソレーションを高めている。
図9は、ローカルポート100と受信ポート101間のアイソレーションを測定したグラフである。蓋をしない場合、周期構造がない蓋をした場合、周期蓋1(実施例1の構造の蓋)をした場合、周期蓋2(実施例3の構造の蓋)をした場合、の4通りに対しアイソレーションを測定した。抑止したい周波数は、77GHz付近である。その結果、図9のように、周期構造のない蓋をした場合は、蓋をしない場合と比べて、15dBほど劣化している。他方、周期蓋2をした場合は、蓋をしない場合と比べて、20dBほどよくなっている。
図10は、受信ポート101と受信ポート102間のアイソレーションを測定したグラフである。蓋をしない場合、周期構造がない蓋をした場合、周期蓋2をした場合、の3通りに対しアイソレーションを測定した。同じように、抑止したい周波数は、77GHz付近である。周期構造のない蓋をした場合は、蓋をしない場合と比べて、10dBほど劣化している。他方、周期蓋2をした場合は、蓋をしない場合と比べて、8dBほどよくなっている。
このように、実施例3の構造を用いることにより、ポート間のアイソレーションを向上することができた。
本発明の半導体パッケージは、パッケージ内の共振、ポート間のアイソレーションの劣化を防止でき、かつ小型化、低コスト化が可能であることに利点がある。
実施例1の半導体パッケージの斜視図。 実施例1の半導体パッケージの断面図。 半導体パッケージ内の電界分布図。 半導体パッケージ内の電界分布図。 バンドギャップ形成の説明図。 実施例3の半導体パッケージの斜視図。 ローカルポート100から入力した場合の電界分布図。 受信ポート102から入力した場合の電界分布図。 ローカルポート100と受信ポート101間のアイソレーションの測定図。 受信ポート101と受信ポート102間のアイソレーションの測定図。
符号の説明
10、110:基板
11:蓋
12:入力ポート
13:出力ポート
14a〜14f:板
16、105:チップ
17、18、106〜109:線路
100:ローカルポート
101〜103:受信ポート

Claims (7)

  1. 高周波半導体装置が設置された基板と、前記基板を覆い密閉する導電性の蓋とから成る半導体パッケージにおいて、
    前記蓋の内側の上面は、前記基板側に向けて立設された複数の導電性の板を有し、
    前記板は、前記半導体パッケージ内を伝搬する電磁波の進行方向に沿って周期的に配列され、
    前記板の間隔は、伝搬する前記電磁波の管内波長の1/2×0.8〜1/2×1.2であり、
    前記板の高さは、前記電磁波の管内波長の1/4×0.8〜1/4×1.2であること、
    を特徴とする半導体パッケージ。
  2. 前記板は、前記基板に設置された入出力ポート間を結ぶ線に対し垂直に配列されていることを特徴とする請求項1に記載の半導体パッケージ。
  3. 前記半導体パッケージ内を伝搬する電磁波の進行方向は複数あって、
    前記蓋の上面には、各進行方向に沿って前記板が配列され、各進行方向ごとの複数の配列部分で構成されていることを特徴とする請求項1に記載の半導体パッケージ。
  4. 前記高周波半導体装置が、ミリ波半導体装置であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の半導体パッケージ。
  5. 請求項1ないし請求項4のいずれか1項において、
    前記蓋および前記板は、金属板のプレス加工により形成されたものであることを特徴とする半導体パッケージ。
  6. 請求項1ないし請求項4のいずれか1項において、
    前記蓋および前記板は、樹脂成型による一体成型であり、
    前記蓋および前記板の表面に、金属メッキが施されていることを特徴とする半導体パッケージ。
  7. 請求項1ないし請求項4のいずれか1項において、
    前記蓋および前記板は、アルミダイキャストによる一体成型で構成されていることを特徴とする半導体パッケージ。
JP2006172000A 2006-06-21 2006-06-21 半導体パッケージ Active JP4641286B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006172000A JP4641286B2 (ja) 2006-06-21 2006-06-21 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006172000A JP4641286B2 (ja) 2006-06-21 2006-06-21 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2008005176A true JP2008005176A (ja) 2008-01-10
JP4641286B2 JP4641286B2 (ja) 2011-03-02

Family

ID=39009205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006172000A Active JP4641286B2 (ja) 2006-06-21 2006-06-21 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4641286B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018776A (ja) * 2009-07-09 2011-01-27 Fuji Xerox Co Ltd 電子回路を収容する容器及び電子装置
WO2016067394A1 (ja) * 2014-10-29 2016-05-06 三菱電機株式会社 高周波装置及び高周波装置の製造方法
EP4355045A1 (en) * 2022-10-13 2024-04-17 Aptiv Technologies Limited Shielding element for electronic components

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230159002A (ko) 2022-05-13 2023-11-21 주식회사 웨이브피아 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307305A (ja) * 1999-04-26 2000-11-02 Hitachi Ltd 高周波通信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307305A (ja) * 1999-04-26 2000-11-02 Hitachi Ltd 高周波通信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018776A (ja) * 2009-07-09 2011-01-27 Fuji Xerox Co Ltd 電子回路を収容する容器及び電子装置
WO2016067394A1 (ja) * 2014-10-29 2016-05-06 三菱電機株式会社 高周波装置及び高周波装置の製造方法
JPWO2016067394A1 (ja) * 2014-10-29 2017-04-27 三菱電機株式会社 高周波装置及び高周波装置の製造方法
EP4355045A1 (en) * 2022-10-13 2024-04-17 Aptiv Technologies Limited Shielding element for electronic components

Also Published As

Publication number Publication date
JP4641286B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
JP7280884B2 (ja) 多層導波路、多層導波路構成、及びそれらの生産方法
WO2014111996A1 (ja) アンテナ
KR20210088527A (ko) 고주파 필터 및 그러한 고주파 필터를 포함하는 위상 배열 안테나
WO2001067837A1 (fr) Plaque metallique blindee et dispositif a circuit utilisant cette plaque metallique blindee
JP5566169B2 (ja) アンテナ装置
JP2011055377A (ja) 導波管変換器及びその製造方法
JP4641286B2 (ja) 半導体パッケージ
US20200194862A1 (en) Waveguide device, antenna device, and communication device
CN102683785A (zh) 用于空腔共振器的馈送结构
JP6211835B2 (ja) 高周波伝送線路
JP2012213146A (ja) 高周波変換回路
US20230187799A1 (en) Filter structure and filter device
CN106033843B (zh) 一种加载金属栅的角锥喇叭天线及其设计方法
US7795729B2 (en) Transceiver device
JP5581245B2 (ja) パッチアンテナ
Zaman et al. Prospective new PMC based gap waveguide shielding for microwave modules
JP2011182039A (ja) 高周波用伝送線路基板
JP5964785B2 (ja) 高周波伝送線路
JP6721352B2 (ja) 導波管/伝送線路変換器及びアンテナ装置
WO2019175933A1 (ja) 高周波装置
JP5377070B2 (ja) 導波管/マイクロストリップ線路変換器
WO2016098340A1 (ja) 半導体チップおよび導波管変換システム
JP5981466B2 (ja) 平面伝送線路導波管変換器
JP6346373B2 (ja) 電子機器
WO2013185807A1 (en) Packaging of active and passive microwave circuits using a grid of planar conducting elements on a grid of vertically arranged substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101126

R150 Certificate of patent or registration of utility model

Ref document number: 4641286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250