JP2011018775A - 静電保護回路及び半導体回路 - Google Patents
静電保護回路及び半導体回路 Download PDFInfo
- Publication number
- JP2011018775A JP2011018775A JP2009162464A JP2009162464A JP2011018775A JP 2011018775 A JP2011018775 A JP 2011018775A JP 2009162464 A JP2009162464 A JP 2009162464A JP 2009162464 A JP2009162464 A JP 2009162464A JP 2011018775 A JP2011018775 A JP 2011018775A
- Authority
- JP
- Japan
- Prior art keywords
- type transistor
- protection circuit
- source
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】薄膜トランジスターで回路構成した場合であっても安定した動作をする集積回路を提供する。
【解決手段】高電位源と低電位源との間に設けられた静電保護回路はP型トランジスターとN型トランジスターとが直列接続しており、P型トランジスターのソースとゲートが高電位源に接続し、N型トランジスターのソースとゲートが低電位源に接続し、P型トランジスターのドレインとN型トランジスターのドレインとが接続している。
【選択図】図1
【解決手段】高電位源と低電位源との間に設けられた静電保護回路はP型トランジスターとN型トランジスターとが直列接続しており、P型トランジスターのソースとゲートが高電位源に接続し、N型トランジスターのソースとゲートが低電位源に接続し、P型トランジスターのドレインとN型トランジスターのドレインとが接続している。
【選択図】図1
Description
本発明はトランジスターを使用した静電保護回路及び半導体回路に関する。取り分け本発明はトランジスターとして絶縁性物質上に形成される薄膜トランジスターを利用している薄膜半導体回路に関する。
半導体集積回路には静電気放電による回路破壊を防止すべく、静電保護回路を設ける場合がある。従来の静電保護回路は電源と信号線との間にトランジスターをダイオード接続して居た(図5)。例えば図5に示す様に静電保護回路としてP型トランジスターを用い、P型トランジスターのソースとゲートが高電位側の配線に接続し、ドレインが低電位側の配線に接続していた。この場合、トランジスターのドレインがダイオードのアノード(陽極)に相当し、ソースがカソード(陰極)に相当する(例えば、特許文献1の図2(静電保護回路3,4)、特許文献2の図5(N型トランジスターから構成される静電保護回路301)参照)。
しかしながら従来の静電保護回路を薄膜トランジスター(以下、TFTと略記する)から構成される集積回路に適応すると、集積回路の動作歩留りが著しく低いとの課題が生じて居た。又、仮令回路が正常に動作しても消費電力が大きいとの課題が発生して居た。取り分け、転写法を用いてプラスティックフィルム上にTFTに依る集積回路を作製した際に斯様な弊害が際だって居た。
其処で本発明は上述の諸課題を鑑み、TFTから為る半導体集積回路が仮令プラスティックフィルム上に作られても此等回路の動作歩留りを向上させ、同時に消費電力も削減し得る静電保護回路や半導体回路を提供する事を目的とする。
其処で本発明は上述の諸課題を鑑み、TFTから為る半導体集積回路が仮令プラスティックフィルム上に作られても此等回路の動作歩留りを向上させ、同時に消費電力も削減し得る静電保護回路や半導体回路を提供する事を目的とする。
本発明は、上記課題の少なくとも一部を解決するように、以下の適用例又は形態として実現することが可能である。
〔適用例1〕本適用例に記載の静電保護回路は、高電位源と低電位源との間に設けられた静電保護回路において、P型トランジスターとN型トランジスターとが互いに直列接続されており、該P型トランジスターのドレインと該N型トランジスターのドレインとが互いに電気的に接続されている事を特徴とする。
〔適用例2〕本適用例に記載の静電保護回路は、高電位源と低電位源との間に設けられた静電保護回路において、P型トランジスターとN型トランジスターとが互いに直列接続されており、該P型トランジスターのソースと該N型トランジスターのソースとが互いに電気的に接続されている事を特徴とする。
〔適用例3〕本適用例に記載の半導体回路は、トランジスターにより構成される内部回路と、該内部回路に接続する正電源と負電源と信号線と、該信号線に接続する静電保護回路とを有する半導体回路において、該静電保護回路は、該正電源と該信号線との間に設けられた第一保護回路と該負電源と該信号線との間に設けられた第二保護回路とを有し、該第一保護回路は第一P型トランジスターと第一N型トランジスターとが互いに直列接続されており、該第一P型トランジスターのドレインと該第一N型トランジスターのドレインとが互いに電気的に接続されており、該第二保護回路は第二P型トランジスターと第二N型トランジスターとが互いに直列接続されており、該第二P型トランジスターのドレインと該第二N型トランジスターのドレインとが互いに電気的に接続されている事を特徴とする。
〔適用例4〕本適用例に記載の半導体回路は、トランジスターにより構成される内部回路と、該内部回路に接続する正電源と負電源と信号線と、該信号線に接続する静電保護回路とを有する半導体回路において、該静電保護回路は、該正電源と該信号線との間に設けられた第一保護回路と該負電源と該信号線との間に設けられた第二保護回路とを有し、該第一保護回路は第一P型トランジスターと第一N型トランジスターとが互いに直列接続されており、該第一P型トランジスターのソースと該第一N型トランジスターのソースとが互いに電気的に接続されており、該第二保護回路は第二P型トランジスターと第二N型トランジスターとが互いに直列接続されており、該第二P型トランジスターのソースと該第二N型トランジスターのソースとが互いに電気的に接続されている事を特徴とする。
斯くした構成を為す事で、プラスティックフィルムやガラス基板の表面帯電やTFTを為す絶縁膜中の固定電荷等に依ってトランジスターのフラットバンド電圧がずれたとしても、通常使用時にはP型トランジスターかN型トランジスターのどちらかは必ずオフ状態(高抵抗状態)になる。斯くして本例は回路の誤動作を防止する効果を生じせしめ、併せてダイオードリーク(トランジスターオフ時の漏れ電流)を低減して消費電力を削減するとの効果が生まれる。
1.本発明の実施形態としての静電保護回路
本実施形態は高電位源10と低電位源20との間に設けられた静電保護回路に関する。高電位源10と低電位源20は内部回路50に繋がり、本例の静電保護回路は内部回路50を静電気放電から保護する機能を有する。静電保護回路は通常使用時には両電源間を電気的に遮断するが、静電気放電などで瞬間的に著しく高い電位が一方の電源に掛かった場合には両電源間を導通させる。高電位源10や低電位源20とは静電保護回路が導入される二本の信号線を比較して、設計上高電位になる方が高電位源10で、設計上低電位になる方が低電位源20である。本例で云う信号線とは半導体集積回路に入力する配線や半導体集積回路から出力する配線を指し、単純な電源も含まれる。高電位源10の代表は正電源(Vdd)で、低電位源20の代表は負電源(Vss、接地電位線)である。本例では静電保護回路がP型トランジスター30とN型トランジスター40とから成り、此等が両電源間で直列に接続されている(図1及び図2)。図1に示す静電保護回路ではP型トランジスター30のソースとゲートが高電位源10に接続し、N型トランジスター40のソースとゲートが低電位源20に接続し、P型トランジスター30のドレインとN型トランジスター40のドレインとが接続している。一方、図2に示す静電保護回路ではP型トランジスター30のドレインが低電位源20に接続し、P型トランジスター30のゲートが高電位源10に接続し、N型トランジスター40のドレインが高電位源10に接続し、N型トランジスター40のゲートが低電位源20に接続し、P型トランジスター30のソースとN型トランジスター40のソースとが接続している。電解効果トランジスターに於けるソースとドレインとの関係は、N型では双方の電位を比較して電位の低い方がソースとなり、高い方がドレインとなる。反対にP型では電位の高い方がソースで、低い方がドレインとなる。図1に示すトランジスター配置と図2に示すトランジスター配置とでは電源間でのP型トランジスター30とN型トランジスター40との位置が入れ替わっているので、P型トランジスター30とN型トランジスター40とが接続する電極が図1ではドレインとなり、図2ではソースとなる。
本実施形態は高電位源10と低電位源20との間に設けられた静電保護回路に関する。高電位源10と低電位源20は内部回路50に繋がり、本例の静電保護回路は内部回路50を静電気放電から保護する機能を有する。静電保護回路は通常使用時には両電源間を電気的に遮断するが、静電気放電などで瞬間的に著しく高い電位が一方の電源に掛かった場合には両電源間を導通させる。高電位源10や低電位源20とは静電保護回路が導入される二本の信号線を比較して、設計上高電位になる方が高電位源10で、設計上低電位になる方が低電位源20である。本例で云う信号線とは半導体集積回路に入力する配線や半導体集積回路から出力する配線を指し、単純な電源も含まれる。高電位源10の代表は正電源(Vdd)で、低電位源20の代表は負電源(Vss、接地電位線)である。本例では静電保護回路がP型トランジスター30とN型トランジスター40とから成り、此等が両電源間で直列に接続されている(図1及び図2)。図1に示す静電保護回路ではP型トランジスター30のソースとゲートが高電位源10に接続し、N型トランジスター40のソースとゲートが低電位源20に接続し、P型トランジスター30のドレインとN型トランジスター40のドレインとが接続している。一方、図2に示す静電保護回路ではP型トランジスター30のドレインが低電位源20に接続し、P型トランジスター30のゲートが高電位源10に接続し、N型トランジスター40のドレインが高電位源10に接続し、N型トランジスター40のゲートが低電位源20に接続し、P型トランジスター30のソースとN型トランジスター40のソースとが接続している。電解効果トランジスターに於けるソースとドレインとの関係は、N型では双方の電位を比較して電位の低い方がソースとなり、高い方がドレインとなる。反対にP型では電位の高い方がソースで、低い方がドレインとなる。図1に示すトランジスター配置と図2に示すトランジスター配置とでは電源間でのP型トランジスター30とN型トランジスター40との位置が入れ替わっているので、P型トランジスター30とN型トランジスター40とが接続する電極が図1ではドレインとなり、図2ではソースとなる。
本例が効果を発揮するその原理に関しては後に詳述するが、通常動作時にはP型トランジスター30かN型トランジスター40のどちらか一方が必ずオフ状態に有るので高電位源10と低電位源20とが電気的に干渉する事はない。その為に内部回路は確実に動作する。万が一静電気放電などで、低電位源20に著しく高い電位が瞬間的に掛かるか(例えば低電位源20に+100V)、或いは高電位源10に著しく低い電位が瞬間的に掛かると(例えば高電位源10に−100V)、静電保護回路を為す両トランジスターはオン状態と為って高電位源10と低電位源20とを導通させる。その結果、静電気放電に伴う電荷を高電位源10と低電位源20との両配線に分配し、静電気放電に伴う急激な電位変化を抑制する事で内部回路50を静電破壊から保護する。反対に静電気放電などで低電位源20に著しく低い電位が瞬間的に掛かるか(例えば低電位源20に−100V)、或いは高電位源10に著しく高い電位が瞬間的に掛かると(例えば高電位源10に+100V)、静電保護回路を為す両トランジスターは強いオフ状態と為って大きなオフリーク電流により高電位源10と低電位源20とを導通させる。
内部回路50を保護するには内部回路50で用いられているトランジスターよりも簡単に静電保護回路が高電位源10と低電位源20とを導通させる必要があるので、静電保護回路に用いられるトランジスターのゲート長L(チャンネル長と呼ぶこともある)は内部回路50に用いられるトランジスターのゲート長Lよりも短い事が望ましい。具体的には静電保護回路に用いられるトランジスターのゲート長は内部回路50に用いられるトランジスターのゲート長の0.8倍未満が好ましい。微細化が進んでゲート長の変動が10%程度生じても0.8倍未満として有れば、静電保護回路を構成するトランジスターの方が間違いなく先にソースドレイン間降伏を起こしてオフリーク電流を増大させ、両電源間を導通させるからである。同様な理由で、内部回路50を為すトランジスターをドレイン端に低濃度不純物領域(N型トランジスターではドレイン端にN−領域)を有するlightly‐doped drain構造(LDD構造)のトランジスターとし、静電保護回路を為すトランジスターをドレイン端まで高濃度不純物領域となるself‐aligned構造(ゲート端と高濃度不純物を有するドレイン端とがほぼ整合する構造)のトランジスターやnon‐self‐aligned構造(ゲート電極とドレインを為す高濃度不純物領域とが部分的に重なり合った構造)のトランジスターとすれば、矢張り静電保護回路が先にオフリーク電流を増大させて、内部回路50が壊れる前に両電源間を導通させる。
トランジスター構造を静電保護回路と内部回路50とで変える場合、N型トランジスターもP型トランジスターも内部回路50ではLDD構造を採用し、静電保護回路では少なくともどちらか一方をself‐aligned構造とすれば、保護機能が働く。或いは内部回路50では第一導電型トランジスター(例えばN型トランジスター)をLDD構造とし、第二導電型トランジスター(例えばP型トランジスター)をself‐aligned構造とし、静電保護回路では第一導電型トランジスターも第二導電型トランジスターもself‐aligned構造としても良い。静電保護回路のドレインコンダクタンスを大きくする意味からは、内部回路50で用いられる最も幅広のトランジスターよりも静電保護回路で用いられるトランジスターのゲート幅(チャンネル幅)は広くするのが望ましい。内部回路50で用いられているトランジスターの最大ゲート幅よりも静電保護回路で用いられているゲート幅を10倍以上とすれば、ドレインコンダクタンスも静電保護回路の方が10倍以上となり、確実に静電気を放電する。
2.本発明の実施形態としての半導体回路
次にトランジスターから構成される内部回路50と、此の内部回路50に接続する正電源11(Vdd、例えば5V)と負電源21(Vss、例えば0V)と信号線15と、信号線15に接続する静電保護回路とを有する半導体回路に関して図3と図4とを用いて説明する。
次にトランジスターから構成される内部回路50と、此の内部回路50に接続する正電源11(Vdd、例えば5V)と負電源21(Vss、例えば0V)と信号線15と、信号線15に接続する静電保護回路とを有する半導体回路に関して図3と図4とを用いて説明する。
先と同様に信号線とは半導体から成る内部回路50に入力する配線や内部回路50から出力する配線を指し、単純な電源も含まれる。例えば正電源電位と負電源電位との中間の電位を有する第三の電源線も信号線に含まれる。本例の静電保護回路は通常使用時には電源線と信号線との間を電気的に遮断しているが、静電気放電などで瞬間的に著しく高い電位が一方の配線に掛かった場合には両配線間を導通させて、静電気破壊から内部回路を守る。
本例で使用される静電保護回路は正電源11と信号線15との間に設けられた第一保護回路と負電源21と信号線15との間に設けられた第二保護回路とから成る。第一保護回路は第一P型トランジスター31と第一N型トランジスター41とが直列接続しており、第二保護回路では第二P型トランジスター32と第二N型トランジスター42とが直列接続している。
図3の構成では第一P型トランジスター31のソースとゲートが正電源11に接続し、第一N型トランジスター41のソースとゲートが信号線15に接続し、第一P型トランジスター31のドレインと第一N型トランジスター41のドレインとが接続している。又、第二P型トランジスター32のソースとゲートが信号線15に接続し、第二N型トランジスター42のソースとゲートが負電源21に接続し、第二P型トランジスター32のドレインと第二N型トランジスター42のドレインとが接続している。
一方、図4の構成では、第一P型トランジスター31のドレインが信号線15に接続し、第一P型トランジスター31のゲートが正電源11に接続し、第一N型トランジスター41のドレインが正電源11に接続し、第一N型トランジスターのゲートが信号線15に接続し、第一P型トランジスター31のソースと第一N型トランジスター41のソースとが接続している。又、第二P型トランジスター32のドレインが負電源21に接続し、第二P型トランジスター32のゲートが信号線15に接続し、第二N型トランジスター42のドレインが信号線15に接続し、第二N型トランジスター42のゲートが負電源21に接続し、第二P型トランジスター32のソースと第二N型トランジスター42のソースとが接続している。
一方、図4の構成では、第一P型トランジスター31のドレインが信号線15に接続し、第一P型トランジスター31のゲートが正電源11に接続し、第一N型トランジスター41のドレインが正電源11に接続し、第一N型トランジスターのゲートが信号線15に接続し、第一P型トランジスター31のソースと第一N型トランジスター41のソースとが接続している。又、第二P型トランジスター32のドレインが負電源21に接続し、第二P型トランジスター32のゲートが信号線15に接続し、第二N型トランジスター42のドレインが信号線15に接続し、第二N型トランジスター42のゲートが負電源21に接続し、第二P型トランジスター32のソースと第二N型トランジスター42のソースとが接続している。
本例が効果を発揮するその原理に関しては後に詳述するが、通常動作時には第一P型トランジスター31乃至は第二P型トランジスター32か第一N型トランジスター41乃至は第二N型トランジスター42のどちらか一方が必ずオフ状態に有るので高電位側信号(正電源11と信号線15とでは正電源11が高電位側信号に、信号線15と負電源21とでは信号線15が高電位側信号になる)と低電位側信号(正電源11と信号線15とでは信号線15が低電位側信号に、信号線15と負電源21とでは負電源21が低電位側信号になる)とが電気的に干渉する事はない。その為に内部回路は確実に動作する。万が一静電気放電などで、低電位側信号線に著しく高い電位が瞬間的に掛かるか(例えば低電位側信号線に+100V)、或いは高電位側信号線に著しく低い電位が瞬間的に掛かると(例えば高電位側信号線に−100V)、第一保護回路乃至は第二保護回路を為すPN両トランジスターはオン状態と為って高電位側信号線と低電位側信号線とを導通させる。
その結果、静電気放電に伴う電荷を高電位側信号線と低電位側信号線とに分配し、静電気放電に伴う急激な電位変化を抑制する事で内部回路50を静電破壊から保護する。反対に静電気放電などで低電位側信号線に著しく低い電位が瞬間的に掛かるか(例えば低電位側信号線に−100V)、或いは高電位側信号線に著しく高い電位が瞬間的に掛かると(例えば高電位側信号線に+100V)、第一保護回路乃至は第二保護回路を為すPN両トランジスターは強いオフ状態と為って大きなオフリーク電流により高電位側信号と低電位側信号とを導通させる。
内部回路50を保護するには内部回路50で用いられているトランジスターよりも簡単に第一保護回路乃至は第二保護回路が高電位側信号線と低電位側信号線とを導通させる必要があるので、第一保護回路や第二保護回路に用いられるトランジスターのゲート長L(チャンネル長と呼ぶこともある)は内部回路50に用いられるトランジスターのゲート長Lよりも短い事が望ましい。具体的には第一保護回路や第二保護回路に用いられるトランジスターのゲート長は内部回路50に用いられるトランジスターのゲート長の0.8倍未満が好ましい。微細化が進んでゲート長の変動が10%程度生じても0.8倍未満として有れば、第一保護回路や第二保護回路を構成するトランジスターの方が間違いなく先にソースドレイン間降伏を起こしてオフリーク電流を増大させ、両電源間を導通させるからである。同様な理由で、内部回路50を為すトランジスターをドレイン端に低濃度不純物領域(N型トランジスターではドレイン端にN−領域)を有するlightly‐doped drain構造(LDD構造)のトランジスターとし、第一保護回路や第二保護回路を為すトランジスターをドレイン端まで高濃度不純物領域となるself‐aligned構造(ゲート端と高濃度不純物を有するドレイン端とがほぼ整合する構造)のトランジスターやnon‐self‐aligned構造(ゲート電極とドレインを為す高濃度不純物領域とが部分的に重なり合った構造)のトランジスターとすれば、矢張り第一保護回路や第二保護回路が先にオフリーク電流を増大させて、内部回路50が壊れる前に両電源間を導通させる。
トランジスター構造を第一保護回路や第二保護回路と内部回路50とで変える場合、N型トランジスターもP型トランジスターも内部回路50ではLDD構造を採用し、第一保護回路や第二保護回路ではN型かP型の少なくともどちらか一方のトランジスターをself‐aligned構造とすれば、保護機能が働く。或いは内部回路50では第一導電型トランジスター(例えばN型トランジスター)をLDD構造とし、第二導電型トランジスター(例えばP型トランジスター)をself‐aligned構造とし、第一保護回路や第二保護回路では第一導電型トランジスターも第二導電型トランジスターもself‐aligned構造としても良い。第一保護回路乃至は第二保護回路のドレインコンダクタンスを大きくする意味からは、内部回路50で用いられる最も幅広のトランジスターよりも第一保護回路や第二保護回路で用いられるトランジスターのゲート幅(チャンネル幅)は広くするのが望ましい。内部回路50で用いられているトランジスターの最大ゲート幅よりも第一保護回路や第二保護回路で用いられているゲート幅を10倍以上とすれば、ドレインコンダクタンスも第一保護回路乃至は第二保護回路の方が10倍以上となり、確実に静電気を放電する。
3.本例の作用原理と効果
本構成を為す事で、プラスティックフィルムやガラス基板上にTFTにて半導体集積回路を作製した場合でも集積回路の動作歩留りは向上し、同時に消費電力も削減される。此処ではこの原理を説明する。図5に示す従来の静電保護回路をプラスティックフィルム上の回路等に適応した際には回路歩留りが著しく低かった。この原因を出願人が鋭意調査したところ、フィルム表面に剥離帯電などの電荷が存在し、これがTFTのしきい値電圧を変動させている事が回路不良の原因と判明した。図6に示す様な良好なトランジスターではゲート電圧が0VでN型トランジスターもP型トランジスターも十分に低いドレイン電流となる(トランジスターはオフ状態にある)。その為に従来の静電気保護回路(図5)もきちんと動作する。所が、樹脂の表面帯電やTFTを為す絶縁膜中(例えば下地絶縁膜中やゲート絶縁膜中)の固定電荷等が存在すると、フラットバンド電圧がずれ、それに応じてしきい値電圧もずれる。例えばガラス基板表面やプラスティック基板表面に負の電荷が存在すると、TFT特性は図8に示す様に全体的にゲート電位の正方向(右方向)にずれる。この為にゲート電位が0Vの際にP型トランジスターがオフ状態にならず、オフ状態にも拘わらずドレインコンダクタンスが或る程度大きくなって仕舞う。こうなると図5の従来回路では通常使用時に高電位側信号(例えば正電源11)と低電位側信号(例えば信号線15)とが干渉し、内部回路は動作しなくなる。又、仮令動作しても静電保護回路を通じた漏れ電流が増大し、消費電力が著しく高くなって仕舞う。
本構成を為す事で、プラスティックフィルムやガラス基板上にTFTにて半導体集積回路を作製した場合でも集積回路の動作歩留りは向上し、同時に消費電力も削減される。此処ではこの原理を説明する。図5に示す従来の静電保護回路をプラスティックフィルム上の回路等に適応した際には回路歩留りが著しく低かった。この原因を出願人が鋭意調査したところ、フィルム表面に剥離帯電などの電荷が存在し、これがTFTのしきい値電圧を変動させている事が回路不良の原因と判明した。図6に示す様な良好なトランジスターではゲート電圧が0VでN型トランジスターもP型トランジスターも十分に低いドレイン電流となる(トランジスターはオフ状態にある)。その為に従来の静電気保護回路(図5)もきちんと動作する。所が、樹脂の表面帯電やTFTを為す絶縁膜中(例えば下地絶縁膜中やゲート絶縁膜中)の固定電荷等が存在すると、フラットバンド電圧がずれ、それに応じてしきい値電圧もずれる。例えばガラス基板表面やプラスティック基板表面に負の電荷が存在すると、TFT特性は図8に示す様に全体的にゲート電位の正方向(右方向)にずれる。この為にゲート電位が0Vの際にP型トランジスターがオフ状態にならず、オフ状態にも拘わらずドレインコンダクタンスが或る程度大きくなって仕舞う。こうなると図5の従来回路では通常使用時に高電位側信号(例えば正電源11)と低電位側信号(例えば信号線15)とが干渉し、内部回路は動作しなくなる。又、仮令動作しても静電保護回路を通じた漏れ電流が増大し、消費電力が著しく高くなって仕舞う。
これに対して本構成では、図7に示す様に仮令基板表面が帯電していたり(図7では基板60の表面が負の電荷70により負に帯電している例を示している)、或いは下地絶縁膜80中やゲート絶縁膜中に固定電荷が存在するなどして、トランジスターのフラットバンド電圧がずれたとしても(図8に示す様な伝達特性になったとしても)、通常使用時にはP型トランジスター30乃至は31、32か、N型トランジスター40乃至は41、42のどちらかは必ずオフ状態(高抵抗状態)になる。図8の例では基板表面に存在する負電荷に依りしきい値電圧がプラスにずれ、P型トランジスターのドレインコンダクタンスは大きくなっているが、N型トランジスターは完全なオフ状態にあり、通常使用時には静電保護回路が設けられた二本の配線間を流れる電流はきわめて小さい。要するに本構成の静電保護回路は、通常使用時に静電保護回路が導入された二本の信号線間は電気的に遮断するので、それらが干渉し合う不具合が発生する可能性が極めて小さい。斯くして本例は半導体集積回路がガラスやプラスティックと云った帯電し易い絶縁物質上に作製されても、その回路の誤動作を防止する効果を生じせしめ(内部回路の動作歩留りを向上させ)、併せて静電保護回路を介したダイオードリーク(トランジスターオフ時の漏れ電流)を低減して消費電力を削減するとの効果が生まれるのである。
4.効果の検証
具体的な数値を用いて本例の効果を検証する。此処では高電位源に5Vを印加し、低電位源を0Vとした例を用いる。又、負の固定電荷によりTFTの伝達特性が図8に示す様にずれている状態を想定する。
具体的な数値を用いて本例の効果を検証する。此処では高電位源に5Vを印加し、低電位源を0Vとした例を用いる。又、負の固定電荷によりTFTの伝達特性が図8に示す様にずれている状態を想定する。
図1に示す本構成の静電保護回路では、P型トランジスターのオフリーク電流が大きくとも、N型トランジスターがしっかりとオフ状態を維持するので、ドレイン電位は最終的に5V近傍となり、図8のTFTでは高電位源と低電位源との間で静電保護回路を介する漏れ電流は10-12A程度となって、両電源間は遮断される。この場合、N型トランジスター40が高抵抗状態になっている。
これに対して従来の静電保護回路ではP型トランジスターのオフリーク電流がそのまま静電保護回路を介する漏れ電流になるので、その規模は10-6A程度となり、電源間の信号干渉が生じる。電源間の信号干渉は無論回路の動作不良を引き起こし、無駄な電力を消費する。この例が示す通り、固定電荷で同じだけTFTのしきい値電圧がずれても本例構成では漏れ電流を従来よりも著しく小さくして、回路を正常動作させるとの効果が認められる。
これに対して従来の静電保護回路ではP型トランジスターのオフリーク電流がそのまま静電保護回路を介する漏れ電流になるので、その規模は10-6A程度となり、電源間の信号干渉が生じる。電源間の信号干渉は無論回路の動作不良を引き起こし、無駄な電力を消費する。この例が示す通り、固定電荷で同じだけTFTのしきい値電圧がずれても本例構成では漏れ電流を従来よりも著しく小さくして、回路を正常動作させるとの効果が認められる。
図2や図4の構成ではドレイン電位がPN両トランジスターで固定され、ソース電位が高電位と低電位の中間でPN両トランジスターのドレイン電流を等しくする電位に定まるので、PN両トランジスターのソースドレイン電圧がPN両トランジスターに分割され、静電保護回路の漏れ電流は図1や図3に示す構成よりも更に小さくなる。例えば図8の場合、ソース電位は2.5V位になり、それに伴い静電保護回路を介する漏れ電流は10-13A程度へと更に低減される。又、電源間の電位差(本例では5V−0V=5V)は各トランジスターに於いてはソースドレイン電圧(Vds)とソースゲート電圧(Vgs)とに分割される。此の為にどちらか一方のトランジスターをLDD構造とした場合、LDDTFTではオフ電流のVds依存性が非常に小さいので、漏れ電流は他方のトランジスターの最小電流となる様にソース電位が定まる。斯うして漏れ電流は10-13A程度から更に低減され、通常使用時に両電源間を流れる電流が無視できるほどに小さくなり、静電保護回路に起因する回路動作不良を無くす事が実現する。即ち図2や図4の構成ではPN両トランジスターの一方をLDD構造とすれば、静電保護回路に起因する回路動作不良や消費電力増大と云った課題を非常に効果的に解決出来る。
此等の検証結果が示す様に、本例構成の静電保護回路では信号線間の干渉を、仮令トランジスターのフラットバンド電圧がずれても、従来よりも著しく低減させ、回路歩留りを向上させると共に消費電力をも低減する。取り分け帯電し易い絶縁物質上に作られたTFT回路でその効果は顕著となる。又、絶縁物質でもガラスよりはプラスティックを基板に使用した場合の方が効果は明瞭となる。これはガラスよりもプラスティックの方が帯電し易い為で、製造途上に固定電荷が閉じ込められ易い事に起因する。又、剥離帯電は非常に大きいので、TFTの剥離工程を伴う転写法で作製されたプラスティックフィルム上のTFT回路にて取り分け本例はその効果を発揮する。
10…高電位源、11…正電源(Vdd)、15…信号(Vsig)、20…低電位源、21…負電源、30…P型トランジスター、31…第一P型トランジスター、32…第二P型トランジスター、40…N型トランジスター、41…第一N型トランジスター、42…第二N型トランジスター、50…内部回路、60…基板、70…電荷、80…下地絶縁膜。
Claims (4)
- 高電位源と低電位源との間に設けられた静電保護回路において、
P型トランジスターとN型トランジスターとが互いに直列接続されており、該P型トランジスターのドレインと該N型トランジスターのドレインとが互いに電気的に接続されている事を特徴とする静電保護回路。 - 高電位源と低電位源との間に設けられた静電保護回路において、
P型トランジスターとN型トランジスターとが互いに直列接続されており、該P型トランジスターのソースと該N型トランジスターのソースとが互いに電気的に接続されている事を特徴とする静電保護回路。 - トランジスターにより構成される内部回路と、該内部回路に接続する正電源と負電源と信号線と、該信号線に接続する静電保護回路とを有する半導体回路において、
該静電保護回路は、該正電源と該信号線との間に設けられた第一保護回路と該負電源と該信号線との間に設けられた第二保護回路とを有し、
該第一保護回路は第一P型トランジスターと第一N型トランジスターとが互いに直列接続されており、
該第一P型トランジスターのドレインと該第一N型トランジスターのドレインとが互いに電気的に接続されており、
該第二保護回路は第二P型トランジスターと第二N型トランジスターとが互いに直列接続されており、
該第二P型トランジスターのドレインと該第二N型トランジスターのドレインとが互いに電気的に接続されている事を特徴とする半導体回路。 - トランジスターにより構成される内部回路と、該内部回路に接続する正電源と負電源と信号線と、該信号線に接続する静電保護回路とを有する半導体回路において、
該静電保護回路は、該正電源と該信号線との間に設けられた第一保護回路と該負電源と該信号線との間に設けられた第二保護回路とを有し、
該第一保護回路は第一P型トランジスターと第一N型トランジスターとが互いに直列接続されており、
該第一P型トランジスターのソースと該第一N型トランジスターのソースとが互いに電気的に接続されており、
該第二保護回路は第二P型トランジスターと第二N型トランジスターとが互いに直列接続されており、
該第二P型トランジスターのソースと該第二N型トランジスターのソースとが互いに電気的に接続されている事を特徴とする半導体回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162464A JP2011018775A (ja) | 2009-07-09 | 2009-07-09 | 静電保護回路及び半導体回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009162464A JP2011018775A (ja) | 2009-07-09 | 2009-07-09 | 静電保護回路及び半導体回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011018775A true JP2011018775A (ja) | 2011-01-27 |
Family
ID=43596346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009162464A Withdrawn JP2011018775A (ja) | 2009-07-09 | 2009-07-09 | 静電保護回路及び半導体回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011018775A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256859A (ja) * | 2011-04-22 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
KR20160035623A (ko) * | 2014-09-23 | 2016-04-01 | 엘지디스플레이 주식회사 | 정전기 방전회로 |
US9515064B2 (en) | 2013-07-01 | 2016-12-06 | Seiko Epson Corporation | Static electricity protection circuit, electro-optic device and electronic device |
US9977299B2 (en) | 2013-10-11 | 2018-05-22 | Seiko Epson Corporation | Static electricity protection circuit, electro-optical apparatus, and electronic equipment |
-
2009
- 2009-07-09 JP JP2009162464A patent/JP2011018775A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012256859A (ja) * | 2011-04-22 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9515064B2 (en) | 2013-07-01 | 2016-12-06 | Seiko Epson Corporation | Static electricity protection circuit, electro-optic device and electronic device |
US9768158B2 (en) | 2013-07-01 | 2017-09-19 | Seiko Epson Corporation | Static electricity protection circuit, electro-optic device and electronic device |
US9977299B2 (en) | 2013-10-11 | 2018-05-22 | Seiko Epson Corporation | Static electricity protection circuit, electro-optical apparatus, and electronic equipment |
KR20160035623A (ko) * | 2014-09-23 | 2016-04-01 | 엘지디스플레이 주식회사 | 정전기 방전회로 |
KR102252147B1 (ko) | 2014-09-23 | 2021-05-14 | 엘지디스플레이 주식회사 | 정전기 방전회로 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107527904B (zh) | 半导体集成电路装置 | |
JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
US7236339B2 (en) | Electrostatic discharge circuit and method therefor | |
US8804290B2 (en) | Electrostatic discharge protection circuit having buffer stage FET with thicker gate oxide than common-source FET | |
US7145204B2 (en) | Guardwall structures for ESD protection | |
US7982523B2 (en) | Electro static discharge clamping device | |
US9001481B2 (en) | Protection circuit | |
US9035363B2 (en) | JFET ESD protection circuit for low voltage applications | |
JP2011018775A (ja) | 静電保護回路及び半導体回路 | |
US9991253B2 (en) | Protection element, protection circuit, and semiconductor integrated circuit | |
CN108063134B (zh) | 一种基于soi工艺的nmos器件及其构成的静电保护电路 | |
US6879476B2 (en) | Electrostatic discharge circuit and method therefor | |
KR20160143814A (ko) | Esd 보호 구조를 갖는 반도체 디바이스 | |
US11195825B2 (en) | Multi-diode semiconductor device and method of operation therefor | |
US9184141B2 (en) | Electrostatic discharge protection device | |
JP5010158B2 (ja) | 半導体装置 | |
KR20070052912A (ko) | 반도체회로용 정전기 보호소자 | |
US8866200B2 (en) | JFET ESD protection circuit for low voltage applications | |
KR20140071013A (ko) | Esd 보호회로 | |
KR20140047965A (ko) | Esd 보호회로 | |
US10249713B2 (en) | Semiconductor device including an ESD protection element | |
JP5511353B2 (ja) | 半導体装置 | |
US20130107402A1 (en) | Electrostatic protection circuit capable of preventing latch-up effect | |
KR20100085226A (ko) | 이에쓰디 보호용 플로팅 몸체 지지엔모스 | |
JP2000058666A (ja) | 静電気保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20121002 |