JP2011015534A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011015534A JP2011015534A JP2009157722A JP2009157722A JP2011015534A JP 2011015534 A JP2011015534 A JP 2011015534A JP 2009157722 A JP2009157722 A JP 2009157722A JP 2009157722 A JP2009157722 A JP 2009157722A JP 2011015534 A JP2011015534 A JP 2011015534A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mos transistor
- semiconductor integrated
- integrated circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】ブートストラップ回路を用いたDC/DCコンバータの半導体集積回路であって、電源投入時に、スイッチング素子M1を駆動するドライバ回路23が起動を完了するまで、前記スイッチング素子M1のスイッチング動作を抑止する抑止回路30を有する。
【選択図】 図3
Description
図6はドライバ回路13の一例の回路構成図を示す。図6において、ドライバ回路13はレベルシフト回路13aとラッチ回路13bとドライブ段インバータ13cを有している。レベルシフト回路13aは、ハイレベル/ローレベルが5V/0Vの入力信号をMOSトランジスタM1のオン時にハイレベル/ローレベルが17V/12Vの信号に変換して出力し、MOSトランジスタM1のオフ時に変換せずに出力する。
ブートストラップ回路を用いたDC/DCコンバータの半導体集積回路であって、
電源投入時に、スイッチング素子(M1)を駆動するドライバ回路(23)が起動を完了するまで、前記スイッチング素子(M1)のスイッチング動作を抑止する抑止回路(30)を有する。
前記前記スイッチング素子(M1)の一端と制御端子との間を接続する抵抗素子(R10)と、を有する。
図1は本発明のDC/DCコンバータの半導体集積回路20の一実施形態のブロック構成図を示す。図1において、半導体集積回路20の外部端子BS,外部端子SW間にはキャパシタC1が接続され、外部端子SW,外部端子GND間にはショットキーダイオードSDが接続されている。外部端子SWはインダクタL1を介して出力端子21に接続されている。
図3はドライバ回路23と抑止回路30の一実施形態の回路構成図を示す。図3において、ドライバ回路23はレベルシフト回路23aとラッチ回路23bとドライブ段インバータ23cを有し、ドライブ段インバータ23cの出力が抑止回路30を通してMOSトランジスタM1のゲートに供給される。
ところで、例えばドライバ回路23が電圧3V以上を供給されて正常動作を行うような場合には、抑止回路30のMOSトランジスタM20を設けただけでは半導体集積回路20の電源投入時にMOSトランジスタM1のゲート・ソース間電圧がスレッショールド電圧を超える。このような場合には、図4に示すように、MOSトランジスタM20のソースに、nチャネルMOSトランジスタM21のドレインとゲートの接続点を接続する。そして、MOSトランジスタM20のドレイン及びゲートを端子31からMOSトランジスタM13のドレインに接続し、MOSトランジスタM21のソースを端子32から抵抗R10及びMOSトランジスタM14のドレイン及びMOSトランジスタM1のゲートに接続する。つまり、レベルシフト素子であるMOSトランジスタM20,M21を直列接続した構成としている。
21 出力端子
22 レギュレータ
23,24 ドライバ回路
25 スイッチコントロール部
26 エラーアンプ
27 PWMコンパレータ
28 発振器
30 抑止回路
C1,C2 キャパシタ
D1 ダイオード
L1 インダクタ
M1〜M21 MOSトランジスタ
R1,R2 抵抗
SD ショットキーダイオード
Claims (3)
- ブートストラップ回路を用いたDC/DCコンバータの半導体集積回路であって、
電源投入時に、スイッチング素子を駆動するドライバ回路が起動を完了するまで、前記スイッチング素子のスイッチング動作を抑止する抑止回路を
有することを特徴とする半導体集積回路。 - 請求項1記載の半導体集積回路において、
前記抑止回路は、前記スイッチング素子の制御端子レベルをレベルシフトして前記スイッチング素子のオンを抑止するレベルシフト素子と、
前記前記スイッチング素子の一端と制御端子との間を接続する抵抗素子と、
を有することを特徴とする半導体集積回路。 - 請求項2記載の半導体集積回路において、
前記レベルシフト素子を複数直列接続したことを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157722A JP5476822B2 (ja) | 2009-07-02 | 2009-07-02 | 半導体集積回路 |
PCT/JP2010/060360 WO2011001838A1 (ja) | 2009-07-02 | 2010-06-18 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157722A JP5476822B2 (ja) | 2009-07-02 | 2009-07-02 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011015534A true JP2011015534A (ja) | 2011-01-20 |
JP5476822B2 JP5476822B2 (ja) | 2014-04-23 |
Family
ID=43410916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157722A Active JP5476822B2 (ja) | 2009-07-02 | 2009-07-02 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5476822B2 (ja) |
WO (1) | WO2011001838A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532580A (ja) * | 2012-10-17 | 2015-11-09 | ハラルド ディラーズベルガー | 極低入力電圧で動作可能なフライバックコンバータ |
JP2016063568A (ja) * | 2014-09-16 | 2016-04-25 | リコー電子デバイス株式会社 | スイッチング電源装置及びそれを備えた電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0368212A (ja) * | 1989-08-07 | 1991-03-25 | Koufu Nippon Denki Kk | ドライブ回路 |
JP2005304226A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ回路及びスイッチング電源装置 |
-
2009
- 2009-07-02 JP JP2009157722A patent/JP5476822B2/ja active Active
-
2010
- 2010-06-18 WO PCT/JP2010/060360 patent/WO2011001838A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0368212A (ja) * | 1989-08-07 | 1991-03-25 | Koufu Nippon Denki Kk | ドライブ回路 |
JP2005304226A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 電源ドライバ回路及びスイッチング電源装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015532580A (ja) * | 2012-10-17 | 2015-11-09 | ハラルド ディラーズベルガー | 極低入力電圧で動作可能なフライバックコンバータ |
JP2016063568A (ja) * | 2014-09-16 | 2016-04-25 | リコー電子デバイス株式会社 | スイッチング電源装置及びそれを備えた電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP5476822B2 (ja) | 2014-04-23 |
WO2011001838A1 (ja) | 2011-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4425727B2 (ja) | 電源回路 | |
JP4253720B2 (ja) | パワーオンリセット回路 | |
US20080116960A1 (en) | Charge pump-type dc/dc converter | |
JP2012070333A (ja) | レベルシフト回路及びそれを用いたスイッチングレギュレータ | |
JP2012134690A (ja) | レベルシフト回路およびスイッチング電源装置 | |
JP2009146130A (ja) | ドロッパ型レギュレータ | |
JP2008079360A (ja) | 昇圧コンバータ及び半導体集積回路 | |
JP4268176B2 (ja) | フローティング駆動回路 | |
JP2011014738A (ja) | 半導体集積回路 | |
JP4265894B2 (ja) | Dc/dcコンバータの制御回路及びdc/dcコンバータ | |
JP4514753B2 (ja) | レベルシフト回路及びこれを備えたスイッチングレギュレータ | |
JP5719627B2 (ja) | 地絡保護回路及びこれを用いたスイッチ駆動装置 | |
US7915921B1 (en) | Circuits and methods for level shifting a signal | |
JP5476822B2 (ja) | 半導体集積回路 | |
US9360881B2 (en) | Drive circuit, integrated circuit device, and method for controlling charge pump circuit | |
US8026705B2 (en) | Bootstrap circuit and bulk circuit thereof | |
JP6719242B2 (ja) | レベルシフト回路 | |
US6731099B2 (en) | DC-DC converter with control circuit capable of generating step-up and step-down signals | |
JP2006191705A (ja) | 多出力電源装置 | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
JP2006209295A (ja) | 電源装置 | |
JP4855149B2 (ja) | 電源装置 | |
JP5130896B2 (ja) | 半導体素子の駆動回路 | |
JP6589751B2 (ja) | チャージポンプ回路 | |
JP6213381B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |