JP2016063568A - スイッチング電源装置及びそれを備えた電子機器 - Google Patents

Abstract

【課題】回路規模を増大させることなしに高効率なスイッチング電源装置を提供する。【解決手段】入力電圧を所定の出力電圧に変換して出力するスイッチング電源装置であって、第１のスイッチング素子と、それを駆動する第１の駆動回路と、第１の整流素子と、第１のスイッチング素子と第１の整流素子との間の中間ノードと、第１のインダクタと、それと並列接続された補助共振回路とを備える。補助共振回路は、中間ノードに接続された第２のスイッチング素子と、第２の整流素子と、第２のインダクタとを有する。スイッチング電源装置は、第２のスイッチング素子を駆動する第２の駆動回路と、クロック信号に基づいて、第１のスイッチング素子及び第２のスイッチング素子を所定のオン時間だけオンさせる制御信号を生成して出力する制御回路と、第１の駆動回路と第２の駆動回路とに電源を供給するブートストラップ回路とを備える。【選択図】図１

Description

本発明は、スイッチング電源装置及びそれを備えた電子機器に関する。

スイッチング素子からなるスイッチング電源装置においては、スイッチ素子のオン及びオフ時においてスイッチング損失が発生するという問題が発生する。近年、この問題を解決するために、ゼロ電圧スイッチング（ＺＶＳ）によるソフトスイッチング方式が提案されている。この種の電源装置として、例えば非特許文献１に開示されたマクマレー回路は、駆動素子と整流素子と補助インダクタとを直列接続されて構成された補助共振回路を有し、常時ＺＶＳによるソフトスイッチングの動作を実現できる。

また、特許文献１には、非特許文献１に開示されたスイッチング電源装置において、さらに抵抗を分圧平滑コンデンサに並列接続されたスイッチング電源装置が開示されている。従って、分圧平滑コンデンサの中間電位を入力電圧の１／２に設定することができるので、より確実にＺＶＳによるソフトスイッチングの動作を実現することができる。

また、特許文献２には、非特許文献１に開示されたスイッチング電源装置において、さらに補助共振回路を平滑用インダクタと並列に接続されたスイッチング電源装置が開示されている。当該スイッチング電源装置によれば、分圧平滑コンデンサを必要としないので、当該分圧平滑コンデンサの電圧変動の影響を受けないという利点を有する。

しかしながら、上述したスイッチング電源装置では、補助共振回路を構成する補助スイッチング素子を駆動する駆動回路が明示されていない。仮に、非特許文献１及び特許文献２において、補助スイッチング素子を駆動する駆動回路としてブートストラップ回路を用いると、駆動素子及び補助スイッチング素子それぞれに対して、異なるブートストラップ回路が必要となるので、回路規模が増大するという問題があった。さらに、駆動素子と補助スイッチング素子のソース電位を共通化するようにブートストラップ回路を共通化した場合には、分圧平滑コンデンサに抵抗を並列接続する必要があるので、当該抵抗による損失による効率が低下するという問題があった。

本発明の目的は上記の問題点を解決し、回路規模を増大させることなしに高効率なスイッチング電源装置を提供することにある。

本発明の一態様に係るスイッチング電源装置は、
入力端子を介して入力された入力電圧を所定の出力電圧に変換し、出力端子を介して出力するスイッチング電源装置であって、
上記入力端子に接続された第１のスイッチング素子と、
所定の制御信号に基づいて、上記第１のスイッチング素子を駆動する第１の駆動回路と、
上記第１のスイッチング素子と接地との間に接続された第１の整流素子と、
上記第１のスイッチング素子と上記第１の整流素子との間の中間ノードと、上記出力端子との間に接続された第１のインダクタと、
上記第１のインダクタと並列接続された補助共振回路とを備え、
上記補助共振回路は、上記中間ノードに接続された第２のスイッチング素子と、上記第２のスイッチング素子に直列接続された第２の整流素子と、上記第２の整流素子に直列接続された第２のインダクタとを有し、
上記スイッチング電源装置は、
所定の制御信号に基づいて、上記第２のスイッチング素子を駆動する第２の駆動回路と、
クロック信号に基づいて、上記第１のスイッチング素子及び上記第２のスイッチング素子を所定のオン時間だけオンさせる制御信号を生成して上記第１の駆動回路及び上記第２の駆動回路にそれぞれ出力する制御回路と、
上記第１の駆動回路と上記第２の駆動回路とに電源を供給するブートストラップ回路とを備えたことを特徴とする。

本発明によれば、主スイッチング素子２１と補助スイッチング素子３１の電源を共通のブートストラップ回路により供給するので、回路規模を増大させることなしに高効率なスイッチング電源装置を実現することができる。

本発明の実施形態１に係るスイッチング電源装置１の構成を示す回路図である。 （ａ）は、図１のスイッチング電源装置１の時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図であり、（ｂ）は（ａ）と経過時間軸を共通にし、図１の主スイッチング素子２１及び補助スイッチング素子３１の状態を示すタイミングチャートであり、（ｃ）は（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図であり、（ｄ）は（ａ）と経過時間軸を共通にし、図１の整流ダイオード２２の状態を示すタイミングチャートであり、（ｅ）は（ａ）と経過時間軸を共通にし、図１の補助整流ダイオード３２の状態を示すタイミングチャートである。 本発明の実施形態２に係るスイッチング電源装置１Ａの構成を示す回路図である。 （ａ）は、図３のスイッチング電源装置１Ａの時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図であり、（ｂ）は（ａ）と経過時間軸を共通にし、図３の主スイッチング素子２１、補助スイッチング素子３１、及び整流スイッチング素子２６の状態を示すタイミングチャートであり、（ｃ）は（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図であり、（ｄ）は（ａ）と経過時間軸を共通にし、図３の整流電流検出抵抗２５の両端間の電位差Ｖ１０の時間軸波形図であり、（ｅ）は（ａ）と経過時間軸を共通にし、図３の整流スイッチング素子２６のボディーダイオードの状態を示すタイミングチャートであり、（ｆ）は（ａ）と経過時間軸を共通にし、図３の補助整流ダイオード３２の状態を示すタイミングチャートである。 本発明の実施形態３に係るスイッチング電源装置１Ｂの構成を示す回路図である。 （ａ）は、図５のスイッチング電源装置１Ｂの時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図であり、（ｂ）は（ａ）と経過時間軸を共通にし、図５の主スイッチング素子２１及び補助スイッチング素子３１の状態を示すタイミングチャートであり、（ｃ）は（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図であり、（ｄ）は（ａ）と経過時間軸を共通にし、図５の整流ダイオード２２の状態を示すタイミングチャートであり、（ｅ）は（ａ）と経過時間軸を共通にし、図５の補助整流ダイオード３２の状態を示すタイミングチャートである。 本発明の実施形態１の変形例１に係るスイッチング電源装置１Ｃの構成を示す回路図である。 本発明の実施形態１の変形例２に係るスイッチング電源装置１Ｄの構成を示す回路図である。 各スイッチング電源装置１，１Ａ，１Ｂ，１Ｃ，１Ｄを備えた電子機器１００の構成を示すブロック図である。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態１．
図１は、本発明の実施形態１に係るスイッチング電源装置１の構成を示す回路図である。図１のスイッチング電源装置１は、電源７から入力端子ＴＩＮを介して入力された入力電圧ＶＩＮを所定の低電圧に変換し、出力電圧ＶＯＵＴとして出力端子ＴＯＵＴを介して負荷８に供給する非同期整流方式の降圧型スイッチング電源装置である。スイッチング電源装置１は、入力電圧ＶＩＮの出力制御を行うためのスイッチング動作を行うＮｃｈ−ＦＥＴ（Ｎチャネル電界効果トランジスタ）から構成される駆動用の主スイッチング素子２１を含むコンバータ回路２を備えて構成される。また、スイッチング電源装置１は、当該コンバータ回路２におけるスイッチング損失を低減させるための補助共振回路３と、ブートストラップ回路４と、当該ブートストラップ回路４から電源供給される駆動回路５，６とを備えて構成される。また、スイッチング電源装置１は、当該駆動回路５、６を制御する制御回路１０を備えて構成される。

図１において、コンバータ回路２は、第１のスイッチング素子である主スイッチング素子２１と、第１の整流素子である整流ダイオード２２と、第１のインダクタ２３とを備えて構成される。ここで、主スイッチング素子２１は、入力端子ＴＩＮと整流ダイオード２２のカソードとの間に接続され、整流ダイオード２２のアノードは接地される。主スイッチング素子２１と整流ダイオード２２との接続部である中間ノードＬＸと出力端子ＴＯＵＴとの間にインダクタ２３が接続され、出力端子ＴＯＵＴと接地との間に出力電圧ＶＯＵＴを平滑化するための平滑コンデンサ２４が接続される。

補助共振回路３は、補助スイッチング素子３１と、第２の整流素子である補助整流ダイオード３２と、第２のインダクタである補助インダクタ３３とを備えて構成される。補助スイッチング素子３１は、中間ノードＬＸと出力端子ＴＯＵＴとの間にインダクタ２３に並列接続され、Ｎｃｈ−ＦＥＴ（Ｎチャネル電界効果トランジスタ）から構成される補助駆動用の第２のスイッチング素子である。ここで、補助スイッチング素子３１と補助整流ダイオード３２と補助インダクタ３３とは相互に直列接続される。補助スイッチング素子３１は、中間ノードＬＸと補助整流ダイオード３２のカソードとの間に接続される。補助インダクタ３３は、補助整流ダイオード３２のアノードと出力端子ＴＯＵＴとの間に接続される。なお、整流ダイオード２２及び補助整流ダイオード３２はダイオードであるので、順方向に電流を流すことは可能であるが、逆方向に電流を流すことはできない。また、補助インダクタ３３のインダクタンスはインダクタ２３のインダクタンスよりも小さくなるように設定される。

補助共振回路３は、整流ダイオード２２がオフしてから主スイッチング素子２１がオンするまでの期間（デッドタイム期間）において中間ノードＬＸに電流を供給する。この構成とすることにより、主スイッチング素子２１のオフ時のサージ電圧を低減することができる。

ブートストラップ回路４は、負極側が接地された第１の電源である低電圧電源４１と、第３の整流素子であるブートストラップダイオード４２と、第１のキャパシタであるブートストラップ容量４３とを備えて構成される。低電圧電源４１の正極側は、ブートストラップダイオード４２のアノードに接続され、ブートストラップダイオード４２のカソードは、ブートストラップ容量４３の一端に接続される。ブートストラップ容量４３の他端は、中間ノードＬＸに接続される。

駆動回路５の正側電源入力端は、ブートストラップダイオード４２のカソードに接続され、駆動回路５の負側電源入力端は、中間ノードに接続される。また、駆動回路６の正側電源入力端は、ブートストラップダイオード４２のカソードに接続され、駆動回路６の負側電源入力端は、中間ノードに接続される。ここで、駆動回路５、６の正側電源入力端と負側電源入力端との間には、ブートストラップダイオード４２のカソード側の電圧Ｖ７から中間ノードＬＸの電圧ＶＬＸを引いた電圧が印加される。すなわち、中間ノードＬＸの電圧ＶＬＸを基準電圧としてブートストラップダイオード４２のカソード側の電圧Ｖ７が駆動回路５、６にそれぞれ印加される。また、低電圧電源４１の出力電圧Ｖ８は、主スイッチング素子２１及び補助スイッチング素子３１のしきい値電圧以上となり、電源７の入力電圧ＶＩＮよりも十分小さくなるように設定される。

駆動回路５、６は、制御回路１０にそれぞれ接続され、駆動回路５、６の出力端は、補助スイッチング素子３１のゲート及び主スイッチング素子２１のゲートにそれぞれ接続される。

制御回路１０は、クロック信号ＣＬＫに基づいて、主スイッチング素子２１及び補助スイッチング素子３１を所定のオン時間（Ｔｏｎ）だけオンさせる制御信号をそれぞれ生成して駆動回路５、６に出力する。駆動回路５は、制御回路１０からの制御信号に基づいて補助スイッチング素子３１をオン／オフ制御する出力信号を生成して補助スイッチング素子３１に出力する。また、駆動回路６は、制御回路１０からの制御信号に基づいて主スイッチング素子２１をオン／オフ制御する出力信号を生成して主スイッチング素子２１に出力する。ここで、主スイッチング素子２１及び補助スイッチング素子３１は、各駆動回路５、６からの出力信号に基づいて、所定のオン時間（Ｔｏｎ）にわたってそれぞれオンし続ける。

以上のように構成された実施形態１に係るスイッチング電源装置１の動作について以下に説明する。

図２（ａ）は、図１のスイッチング電源装置１の時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図である。図２（ｂ）は図２（ａ）と経過時間軸を共通にし、図１の主スイッチング素子２１及び補助スイッチング素子３１の状態を示すタイミングチャートである。図２（ｃ）は図２（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図である。図２（ｄ）は図２（ａ）と経過時間軸を共通にし、図１の整流ダイオード２２の状態を示すタイミングチャートである。図２（ｅ）は図２（ａ）と経過時間軸を共通にし、図１の補助整流ダイオード３２の状態を示すタイミングチャートである。

図２（ａ）では、電源７から入力端子ＴＩＮを介して入力された入力電圧ＶＩＮが点線で示され、中間ノードＬＸの電圧ＶＬＸが実線で示され、補助整流ダイオード３２のアノード側の電圧Ｖ３が太点線で示され、出力電圧ＶＯＵＴが鎖線で示される。図２（ｂ）では、駆動回路５の出力電圧Ｖ５と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ５−ＶＬＸ）が実線で示され、駆動回路６の出力電圧Ｖ６と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ６−ＶＬＸ）が点線で示される。また、図２（ｂ）ではブートストラップダイオード４２のカソード側の電圧Ｖ７と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ７−ＶＬＸ）が鎖線で示される。ここで、差電圧（Ｖ５−ＶＬＸ）がハイレベルである場合には、補助スイッチング素子３１はオンし、差電圧（Ｖ５−ＶＬＸ）がローレベルである場合には、補助スイッチング素子３１はオフする。また、差電圧（Ｖ６−ＶＬＸ）がハイレベルである場合には、主スイッチング素子２１はオンし、差電圧（Ｖ６−ＶＬＸ）がローレベルである場合には、主スイッチング素子２１はオフする。図２（ｃ）では、電流Ｉ２が点線で示され、電流Ｉ３が太点線で示され、電流Ｉ２と電流Ｉ３との合計電流Ｉ１が実線で示される。

以下に、時間ｔ０より順を追って当該動作について説明する。時間ｔ０では主スイッチング素子２１がオンし、インダクタ２３の電流Ｉ３は正の傾きを有する。また、補助スイッチング素子３１はオフしているので、補助インダクタ３３の電流Ｉ２はゼロとなる。従って、補助整流ダイオード３２のアノード側の電圧Ｖ３は、スイッチング電源装置１の出力電圧ＶＯＵＴと同電位となる。その後、時間ｔ１では差電圧（Ｖ６−ＶＬＸ）はローレベルとなり、主スイッチング素子２１はオフする。その結果、インダクタ２３において順方向の電流が発生して、中間ノードＬＸの電圧ＶＬＸは低下する。このとき、主スイッチング素子２１及び整流ダイオード２２の寄生容量（図示せず）により、中間ノードＬＸの電圧ＶＬＸは所定の傾きを有する。

時間ｔ２において、中間ノードＬＸの電圧ＶＬＸが整流ダイオード２２のしきい値電圧Ｖｔｈ１以下となり、整流ダイオード２２がオンし、インダクタ２３の転流が開始される。同時に、ブートストラップ容量４３に蓄えられた電圧に相当するブートストラップダイオード４２のカソード側の電圧Ｖ７が低電圧電源４１の出力電圧Ｖ８よりも低くなる。その場合には、ブートストラップ容量４３は、低電圧電源４１からブートストラップダイオード４２を介して充電される。従って、ブートストラップ容量４３は、ブートストラップダイオード４２のカソード側の電圧Ｖ７が低電圧電源４１の出力電圧Ｖ８とほぼ等しい電圧になる。この間、インダクタ２３の電流Ｉ３は負の傾きを有する。

時間ｔ３において、差電圧（Ｖ５−ＶＬＸ）がハイレベルとなり、補助スイッチング素子３１及びび補助整流ダイオード３２がオンする。その結果、スイッチング電源装置１の出力電圧ＶＯＵＴは中間ノードＬＸの電圧ＶＬＸとほぼ同電位まで低下し、補助インダクタ電流Ｉ２が逆方向に流れ始める。このとき、補助スイッチング素子３１のゲート電荷は低電圧電源４１からブートストラップダイオード４２を介して駆動回路５により供給される。

時間ｔ４において、電流Ｉ２と電流Ｉ３との合計電流Ｉ１が負となると、整流ダイオード２２はオフし、中間ノードＬＸの電圧ＶＬＸは、スイッチング電源装置１の出力電圧ＶＯＵＴに向かって上昇を開始する。

時間ｔ５において、差電圧（Ｖ６−ＶＬＸ）がハイレベルとなり、主スイッチング素子２１がオンする。その結果、中間ノードＬＸの電圧ＶＬＸは、電源７の入力電圧ＶＩＮへと上昇し、電流Ｉ２は正の傾きとなる。このとき、主スイッチング素子２１のゲート電荷はブートストラップ容量４３から駆動回路６を介して供給される。また、ブートストラップ容量４３は放電されるので、差電圧（Ｖ７−ＶＬＸ）は低下する。

時間ｔ６において、電流Ｉ２がゼロになると、補助整流ダイオード３２はオフする。その結果、補助整流ダイオード３２のアノード側の電圧Ｖ３はスイッチング電源装置１の出力電圧ＶＯＵＴと同電位となる。

時間ｔ７において、駆動回路５の出力電圧Ｖ５はローレベルとなるように制御される。従って、中間ノードＬＸの電圧ＶＬＸが引き下げられても補助スイッチング素子３１はオフしているので、電流Ｉ２は逆方向に流れない。以降同シーケンスが繰り返される。

以上の実施形態に係るスイッチング電源装置１によれば、駆動回路５、６を動作させるための電源を１つのブートストラップ回路４から供給するので、回路規模を縮小することが可能となる。

さらに、以上の実施形態に係るスイッチング電源装置１によれば、整流ダイオード２２がオフされた後に主スイッチング素子２１がオンするので、整流ダイオード２２による貫通電流はなく、さらに非常に低い電流が流れている状態でオンすることができる。従って、スイッチング損失を低減することが可能となる。

また、以上の実施形態に係るスイッチング電源装置１によれば、当該スイッチング電源装置１におけるインダクタ２３に電流が途切れなく連続的に流れる（電流連続モード）。従って、インダクタ２３の定格電流を低く設定することが可能となる。さらに、主スイッチング素子２１及び整流ダイオード２２の導通時間を縮小することができるので、主スイッチング素子２１及び整流ダイオード２２の導通損失並びにインダクタ２３のコアロス（コア損失）を低減することが可能となる。

また、以上の実施形態に係るスイッチング電源装置１によれば、補助インダクタ３３のインダクタンスがインダクタ２３のインダクタンスよりも小さく設定することができる。従って、部品の小型化が可能となるとともに補助インダクタ３３のコアロスを低減することができる。さらに、補助スイッチング素子３１及び補助整流ダイオード３２の同通時間は縮小することができるので、補助スイッチング素子３１及び補助整流ダイオード３２の同通損失を低減することができる。

実施形態２．
図３は、本発明の実施形態２に係るスイッチング電源装置１Ａの構成を示す回路図である。図３のスイッチング電源装置１Ａは、図１のスイッチング電源装置１に比較すると、制御回路１０の代わりに制御回路１０Ａを備えたことを特徴とする。また、図３のスイッチング電源装置１Ａは、図１のスイッチング電源装置１に比較すると、整流ダイオード２２の代わりにＮｃｈ−ＦＥＴから構成される整流用の第３のスイッチング素子である整流スイッチング素子２６及び駆動回路９を備えたことを特徴とする。また、図３のスイッチング電源装置１Ａは、図１のスイッチング電源装置１に比較すると、当該整流スイッチング素子２６のソース電位を検出するための整流電流検出抵抗２５をさらに備えたことを特徴とする。ここで、制御回路１０Ａは、入力電圧ＶＩＮ及び中間ノードＬＸの電圧ＶＬＸを入力し、整流電流検出抵抗２５の一端は制御回路１０Ａ及び整流スイッチング素子２６のソースに接続され、整流電流検出抵抗２５の他端は接地される。また、駆動回路９は、制御回路１０Ａに接続され、駆動回路９の出力端は、整流スイッチング素子２６のゲートに接続される。

駆動回路９の正側電源入力端は、ブートストラップダイオード４２のアノードに接続され、駆動回路９の負側電源入力端は接地される。ここで、駆動回路９の正側電源入力端と負側電源入力端との間には、低電圧電源４１の出力電圧Ｖ８が印加される。

制御回路１０Ａは、図１の制御回路１０に比較すると、以下の点が相違する。すなわち、１）入力電圧ＶＩＮ及び中間ノードＬＸの電圧ＶＬＸに基づいて、主スイッチング素子２１をオンするように制御する。２）補助スイッチング素子３１がオンした後に整流スイッチング素子２６に流れる電流が負の値であることを検出すると、整流スイッチング素子２６をオフするように制御信号を生成して駆動回路９に出力する。３）整流スイッチング素子２６がオンすることにより発生する整流電流検出抵抗２５の両端間の電位差Ｖ１０をモニタし、主スイッチング素子２１をオフさせるように制御する。

ここで、制御回路１０は、主スイッチング素子２１がオフした後に主スイッチング素子２１のソースドレイン間電圧がゼロもしくは十分に小さいことを検出すると、主スイッチング素子２１をオンするように制御信号を生成する。制御回路１０Ａは、中間ノードＬＸの電圧ＶＬＸが入力電圧ＶＩＮ以上となると、主スイッチング素子２１をオンさせる制御信号を生成して駆動回路６に出力する。また、制御回路１０Ａは、整流スイッチング素子２６がオンすることにより発生する整流電流検出抵抗２５の両端間の電位差Ｖ１０をモニタする。さらに、制御回路１０Ａは、当該電位差Ｖ１０がオフ制御しきい値電圧Ｖｔｈ３以上となると、整流スイッチング素子２６に流れる電流が負の値であると検出して、整流スイッチング素子２６をオフさせる制御信号を生成して駆動回路９に出力する。また、制御回路１０Ａは、整流電流検出抵抗２５の両端間の電位差Ｖ１０を検出して、当該電位差Ｖ１０が０ボルト以下となると、整流スイッチング素子２６をオンするように制御する。すなわち、制御回路１０Ａは、駆動回路９の出力電圧Ｖ９がハイレベルとなるように制御する。

以上のように構成された実施形態２に係るスイッチング電源装置１Ａの動作について以下に説明する。

図４（ａ）は、図３のスイッチング電源装置１Ａの時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図である。図４（ｂ）は図４（ａ）と経過時間軸を共通にし、図３の主スイッチング素子２１、補助スイッチング素子３１、及び整流スイッチング素子２６の状態を示すタイミングチャートである。図４（ｃ）は図４（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図である。図４（ｄ）は図４（ａ）と経過時間軸を共通にし、図３の整流電流検出抵抗２５の両端間の電位差Ｖ１０の時間軸波形図である。図４（ｅ）は図４（ａ）と経過時間軸を共通にし、図３の整流スイッチング素子２６のボディーダイオードの状態を示すタイミングチャートである。図４（ｆ）は図４（ａ）と経過時間軸を共通にし、図３の補助整流ダイオード３２の状態を示すタイミングチャートである。

図４（ａ）では、電源７から入力端子ＴＩＮを介して入力された入力電圧ＶＩＮが点線で示され、主スイッチング素子２１と整流スイッチング素子２６との接続点である中間ノードＬＸの電圧ＶＬＸが実線で示される。また、図４（ａ）では、補助整流ダイオード３２のアノード側の電圧Ｖ３が太点線で示され、スイッチング電源装置１Ａの出力電圧ＶＯＵＴが鎖線で示される。図４（ｂ）では、駆動回路５の出力電圧Ｖ５と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ５−ＶＬＸ）が実線で示され、駆動回路６と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ６−ＶＬＸ）が点線で示される。また、図４（ｂ）では、ブートストラップダイオード４２のカソード側の電圧Ｖ７と中間ノードＬＸの電圧ＶＬＸとの差電圧（Ｖ７−ＶＬＸ）が鎖線で示され、駆動回路９の出力電圧Ｖ９が太点線で示される。ここで、差電圧（Ｖ５−ＶＬＸ）がハイレベルである場合には、補助スイッチング素子３１はオンし、差電圧（Ｖ５−ＶＬＸ）がローレベルである場合には、補助スイッチング素子３１はオフする。また、差電圧（Ｖ６−ＶＬＸ）がハイレベルである場合には、主スイッチング素子２１はオンし、差電圧（Ｖ６−ＶＬＸ）がローレベルである場合には、主スイッチング素子２１はオフする。さらに、出力電圧Ｖ９がハイレベルである場合には、整流スイッチング素子２６はオンし、出力電圧Ｖ９がローレベルである場合には、整流スイッチング素子２６はオフする。図４（ｃ）では、電流Ｉ２が点線で示され、電流Ｉ３が太点線で示され、電流Ｉ２と電流Ｉ３との合計電流Ｉ１が実線で示される。ここで、ブートストラップダイオード４２のカソード側の電圧Ｖ７は、ブートストラップ容量４３に蓄えられた電圧となる。図４（ｄ）では、整流スイッチング素子２６のオフ制御しきい値電圧Ｖｔｈ３が点線で示される。

以下に、時間ｔ０より順を追って当該動作について説明する。時間ｔ０では主スイッチング素子２１がオンし、インダクタ２３の電流Ｉ３は正の傾きを有する。また、補助スイッチング素子３１はオフしているので、補助インダクタ３３の電流Ｉ２はゼロとなる。従って、補助整流ダイオード３２のアノード側の電圧Ｖ３は、スイッチング電源装置１Ａの出力電圧ＶＯＵＴと同電位となる。

時間ｔ１において、差電圧（Ｖ６−ＶＬＸ）がローレベルとなり、主スイッチング素子２１はオフする。その結果、インダクタ２３において順方向の電流が発生して、中間ノードＬＸの電圧ＶＬＸは低下する。このとき、主スイッチング素子２１及び整流スイッチング素子２６の寄生容量（図示せず）により、中間ノードＬＸの電圧ＶＬＸは所定の傾きを有する。

時間ｔ２において、中間ノードＬＸの電圧ＶＬＸが整流スイッチング素子２６のボディーダイオード閾値電圧Ｖｔｈ２以下になると、整流スイッチング素子２６のボディーダイオードがオンし、インダクタ２３の転流が開始される。

時間ｔ３において、駆動回路９の出力電圧Ｖ９がハイレベルとなり整流スイッチング素子２６がオンし、整流電流検出抵抗２５の両端間の電位差Ｖ１０は負となる。このとき、整流スイッチング素子２６のゲート電荷は低電圧電源４１より駆動回路９を介して供給される。この間、インダクタ２３の電流Ｉ３は負の傾きを有する。

時間ｔ４において、差電圧（Ｖ５−ＶＬＸ）がハイレベルとなり、補助スイッチング素子３１及び補助整流ダイオード３２がオンする。その結果、スイッチング電源装置１Ａの出力電圧ＶＯＵＴは中間ノードＬＸの電圧ＶＬＸとほぼ同電位まで低下し、補助インダクタ電流Ｉ２が逆方向に流れ始める。このとき、補助スイッチング素子３１のゲート電荷は低電圧電源４１からブートストラップダイオード４２を介して駆動回路５により供給される。電流Ｉ２と電流Ｉ３との合計電流Ｉ１が負となると（時間ｔ５）、整流スイッチング素子２６のボディーダイオードがオフする。また、電流Ｉ２と電流Ｉ３との合計電流Ｉ１は、整流電流検出抵抗２５によって発生する両端間の電位差Ｖ１０によりモニタされる。また、制御回路１０Ａは、当該電位差Ｖ１０がオフ制御閾値電圧Ｖｔｈ３以上になると、整流スイッチング素子２６に流れる電流が負であることを検出する（時間ｔ６）。そのとき、駆動回路９の出力電圧Ｖ９はローレベルとなる。その結果、整流スイッチング素子２６はオフし、中間ノードＬＸの電圧ＶＬＸは上昇を開始する。

ここで、補助インダクタ３３は十分なエネルギーを蓄えることが出来るので、電流Ｉ１は中間ノードＬＸの電圧ＶＬＸが入力電圧ＶＩＮまで上昇するまで逆流を継続することができる。中間ノードＬＸの電圧ＶＬＸが入力電圧ＶＩＮ以上となると（時間ｔ７）、差電圧（Ｖ６−ＶＬＸ）がハイレベルとなり、主スイッチング素子２１がオンする。このとき、主スイッチング素子２１のゲート電荷はブートストラップ容量４３から駆動回路６を介して供給される。また、ブートストラップ容量４３は放電されるので、差電圧（Ｖ７−ＶＬＸ）は低下する。さらに、主スイッチング素子２１の両端電圧が小さい状態でオンできるので、零電圧スイッチングが可能となる。電流Ｉ２は正の傾きとなり、時間ｔ８において電流Ｉ２がゼロになると、補助整流ダイオード３２がオフする。その結果、補助整流ダイオード３２のアノード側の電圧Ｖ３はスイッチング電源装置１Ａの出力電圧ＶＯＵＴと同電位となる。その後、時間ｔ９において差電圧（Ｖ５−ＶＬＸ）はローレベルとなるように制御される。従って、中間ノードＬＸの電圧ＶＬＸが引き下げられても補助スイッチング素子３１がオフしているので、電流Ｉ２は逆方向に流れない。以降同シーケンスを繰り返す。

以上の実施形態に係るスイッチング電源装置１Ａによれば、実施形態１と同様の作用効果を有する。さらに、以上の実施形態に係るスイッチング電源装置１Ａによれば、実施形態１と比較すると、主スイッチング素子２１は常時零電圧スイッチングすることが可能となるので、さらに主スイッチング素子２１のスイッチング損失を低減することが可能となる。

さらに、以上の実施形態に係るスイッチング電源装置１Ａによれば、駆動回路５、６、９を動作させるための電源を１つのブートストラップ回路４から供給するので、回路規模を縮小することが可能となる。

なお、上述した実施形態では、整流電流検出抵抗２５の両端間の電位差Ｖ１０を検出して、当該電位差Ｖ１０が０ボルト以下となると、整流スイッチング素子２６をオンするように制御したが、本発明はこれに限らない。例えば、中間ノードＬＸの電圧ＶＬＸを検出して、当該電圧ＶＬＸが０ボルト以下となると整流スイッチング素子２６をオンするように制御してもよい。この場合においても、本実施形態と同様の作用効果を有する。

実施形態３．
図５は、本発明の実施形態３に係るスイッチング電源装置１Ｂの構成を示す回路図である。図５のスイッチング電源装置１Ｂは、図１のスイッチング電源装置１に比較すると、制御回路１０の代わりに制御回路１０Ｂを備えたことを特徴とする。制御回路１０Ｂは、オン時間制御回路１１と、高耐圧レベルシフタ１２と、ブートストラップ回路４から電源供給されるタイマー回路１３とを備えて構成される。ここで、オン時間制御回路１１は、高耐圧レベルシフタ１２を介して駆動回路６に接続され、高耐圧レベルシフタ１２及びタイマー回路１３を介して駆動回路５に接続される。また、整流ダイオード２２とインダクタ２３との間の中間ノードＬＸは最大で入力電圧ＶＩＮを有するので、高耐圧レベルシフタ１２は当該入力電圧ＶＩＮ以上の耐圧を有する必要がある。また、タイマー回路１３の正側電源入力端と負側電源入力端との間には、ブートストラップダイオード４２のカソード側の電圧Ｖ７から中間ノードＬＸの電圧ＶＬＸを引いた電圧が印加される。すなわち、中間ノードＬＸの電圧ＶＬＸを基準電圧としてブートストラップダイオード４２のカソード側の電圧Ｖ７がタイマー回路１３に印加される。従って、タイマー回路１３は小型の低耐圧のデバイスを使用することが可能となる。

オン時間制御回路１１は、クロック信号ＣＬＫに基づいて、主スイッチング素子２１及び補助スイッチング素子３１の所定のオン時間Ｔｏｎを示す信号をそれぞれ生成して高耐圧レベルシフタ１２に出力する。高耐圧レベルシフタ１２は、基準電圧Ｖｒｅｆに基づいて、所定のオン時間を示す信号を示す電圧レベルに変換し、駆動回路６及びタイマー回路１３に出力する。ここで、タイマー回路１３は、所定のオン時間を示す信号を示す電圧レベルの値を所定の時間だけ遅延させて駆動回路５に出力する。従って、主スイッチング素子２１は、駆動回路６から所定のオン時間を示す電圧レベルを受信すると、所定のオン時間Ｔｏｎだけオンする。

一方、補助スイッチング素子３１は、主スイッチング素子２１がオンしてから所定の時間経過後、駆動回路５から所定のオン時間を示す電圧レベルを受信し、所定のオン時間だけオンする。さらに、タイマー回路１３は、主スイッチング素子２１がオフしてから所定の時間経過後、補助スイッチング素子３１の所定のオン時間Ｔｏｎを示す信号を示す電圧レベルの値を駆動回路６に出力する。ここで、補助スイッチング素子３１は、主スイッチング素子２１がオフしてから所定の時間経過後、駆動回路６から所定のオン時間を示す電圧レベルを受信し、所定のオン時間だけオンする。

以上のように構成された実施形態３に係るスイッチング電源装置１Ｂの動作については、実施形態１に係るスイッチング電源装置１と同様である。以下に相違点について説明する。

図６（ａ）は、図５のスイッチング電源装置１Ｂの時間ｔに対する中間ノードＬＸの電圧ＶＬＸ及び補助整流ダイオード３２のアノード側の電圧Ｖ３の変化を示す時間軸波形図である。図６（ｂ）は図６（ａ）と経過時間軸を共通にし、図５の主スイッチング素子２１及び補助スイッチング素子３１の状態を示すタイミングチャートである。図６（ｃ）は図６（ａ）と経過時間軸を共通にし、整流ダイオード２２に流れる電流Ｉ２及び補助整流ダイオード３２に流れる電流Ｉ３の変化を示す時間軸波形図である。図６（ｄ）は図６（ａ）と経過時間軸を共通にし、図５の整流ダイオード２２の状態を示すタイミングチャートである。図６（ｅ）は図６（ａ）と経過時間軸を共通にし、図５の補助整流ダイオード３２の状態を示すタイミングチャートである。

図６（ａ）〜図６（ｅ）は、図２（ａ）〜図２（ｅ）と比較すると、１周期の時間Ｔｃｙｃｌｅ，主スイッチング素子２１のオン時間Ｔｏｎ，主スイッチング素子２１がオンした後補助スイッチング素子３１がオンするまでの時間Ｔ１を明示した。また、図６（ａ）〜図６（ｅ）は、図２（ａ）〜図２（ｅ）と比較すると、主スイッチング素子２１がオフした後補助スイッチング素子３１がオンするまでの時間Ｔ２を明示した。また、図６（ａ）〜図６（ｅ）は、図２（ａ）〜図２（ｅ）と比較すると、補助スイッチング素子３１のオン時間Ｔｒｅｖ、インダクタ２３のリプル電流Ｉｐｐを明示した。

図６（ａ）〜図６（ｅ）において、タイマー回路１３は主スイッチング素子２１がオンした後、所定の時間経過すると補助スイッチング素子３１をオンすれば時間Ｔ１は一定となる。補助インダクタ３３のインダクタンスが十分小さいとすれば、補助スイッチング素子３１のオン時間Ｔｒｅｖは十分小さく、１周期の時間Ｔｃｙｃｌｅはほぼ時間Ｔ１と同等となる。従って、１周期の時間Ｔｃｙｃｌｅはほぼ固定の周期となるので、コンバータ回路２は固定周波数で動作することができる。

また、タイマー回路１３は主スイッチング素子２１がオフした後、所定の時間経過すると補助スイッチング素子３１をオンすれば時間Ｔ２は一定となる。従って、コンバータ回路２は固定オフ時間で動作することができる。ここで、出力電圧ＶＯＵＴは制御されたほぼ一定であるので、時間Ｔ２でのインダクタ２３の電流Ｉ３の傾きは一定となる。補助スイッチング素子３１のオン時間Ｔｒｅｖが十分小さいとすると、時間Ｔ２とインダクタ２３の電流Ｉ３の傾きがほぼ一定となるので、補助インダクタ１０７のリプル電流Ｉｐｐは一定となり、補助インダクタ１０７のリプル電流Ｉｐｐはほぼ一定となる。

以上の実施形態に係るスイッチング電源装置１Ｂによれば、実施形態１に係るスイッチング電源装置１と同様の作用効果を有する。

なお、上述した実施形態では、本発明を降圧コンバータに適用させたが、本発明を例えば昇圧コンバータ及び昇降圧コンバータにそれぞれ適用することも可能である。本実施形態１の変形例として以下に説明する。

変形例１．
図７は、本発明の実施形態１の変形例１に係るスイッチング電源装置１Ｃの構成を示す回路図である。図７のスイッチング電源装置１Ｃは、図１のスイッチング電源装置１に比較すると、以下の点が相違する。すなわち、低電圧電源４１の負極側端子と整流ダイオード２２のアノードとの接続点を接地する代わりにインダクタ２３と補助インダクタ３３と平滑コンデンサ２４との接続点を接地した。本発明の実施形態１の変形例１に係るスイッチング電源装置１Ｃは、実施形態１に係るスイッチング電源装置１と同様の動作を行い、同様の作用効果を得ることができる。

変形例２．
図８は、本発明の実施形態１の変形例２に係るスイッチング電源装置１Ｄの構成を示す回路図である。図８のスイッチング電源装置１Ｄは、図７のスイッチング電源装置１Ｃに比較すると、負荷８を平滑コンデンサ２４に並列接続する代わりに主スイッチング素子２１及び整流ダイオード２２に並列接続させたことが相違する。本発明の実施形態１の変形例２に係るスイッチング電源装置１Ｄは、実施形態１に係るスイッチング電源装置１と同様の動作を行い、同様の作用効果を得ることができる。

以上の各実施形態及び変形例において、スイッチング電源装置１，１Ａ，１Ｂ，１Ｃ，１Ｄについて説明したが、本発明はこれに限らず、図９に図示するように、これらの各スイッチング電源装置１，１Ａ，１Ｂ，１Ｃ，１Ｄを備えた電子機器１００を構成してもよい。ここで、負荷８は電子機器本体の電子回路５０であり、電子機器１００は例えば携帯電話機、携帯無線端末装置、パーソナルコンピュータなどを含む。

また、以上の各実施形態及び変形例において、制御回路１０及び駆動回路５，６を１つの半導体基板上に形成してもよいし、制御回路１０Ａ及び駆動回路５，６，９を１つの半導体基板上に形成してもよい。また、制御回路１０Ｂ及び駆動回路５，６を１つの半導体基板上に形成してもよい。

実施形態のまとめ
第１の態様に係るスイッチング電源装置は、入力端子を介して入力された入力電圧を所定の出力電圧に変換し、出力端子を介して出力するスイッチング電源装置であって、
上記入力端子に接続された第１のスイッチング素子と、
所定の制御信号に基づいて、上記第１のスイッチング素子を駆動する第１の駆動回路と、
上記第１のスイッチング素子と接地との間に接続された第１の整流素子と、
上記第１のスイッチング素子と上記第１の整流素子との間の中間ノードと、上記出力端子との間に接続された第１のインダクタと、
上記第１のインダクタと並列接続された補助共振回路とを備え、
上記補助共振回路は、上記中間ノードに接続された第２のスイッチング素子と、上記第２のスイッチング素子に直列接続された第２の整流素子と、上記第２の整流素子に直列接続された第２のインダクタとを有し、
上記スイッチング電源装置は、
所定の制御信号に基づいて、上記第２のスイッチング素子を駆動する第２の駆動回路と、
クロック信号に基づいて、上記第１のスイッチング素子及び上記第２のスイッチング素子を所定のオン時間だけオンさせる制御信号を生成して上記第１の駆動回路及び上記第２の駆動回路にそれぞれ出力する制御回路と、
上記第１の駆動回路と上記第２の駆動回路とに電源を供給するブートストラップ回路とを備えたことを特徴とする。

第２の態様に係るスイッチング電源装置は、第１の態様に係るスイッチング電源装置において、上記ブートストラップ回路は、負極側が接地された第１の電源と、上記第１の電源の正極側に接続された第３の整流素子と、第１のキャパシタと有し、上記第１のキャパシタの一端は上記第３の整流素子に接続され、上記第１のキャパシタの他端は上記中間ノードに接続され、上記第１のキャパシタに蓄えられた電圧が上記第１の駆動回路及び上記第２の駆動回路の電源として供給されることを特徴とする。

第３の態様に係るスイッチング電源装置は、第１または第２の態様に係るスイッチング電源装置において、上記第１の整流素子は、第３のスイッチング素子であり、上記スイッチング電源装置はさらに、所定の制御信号に基づいて、上記第３のスイッチング素子を駆動する第３の駆動回路を備え、上記制御回路は、上記第２のスイッチング素子がオンした後に上記第３のスイッチング素子に流れる電流が負の値であることを検出すると、上記第３のスイッチング素子がオフする制御信号を生成して上記第３の駆動回路に出力することを特徴とする。

第４の態様に係るスイッチング電源装置は、第１〜第３の態様のうちのいずれか１つに記載のスイッチング電源装置において、上記制御回路は、上記第１の整流素子がオフした後に上記第１のスイッチング素子の両端に掛かる電圧がゼロまたは十分に小さくなったことを検出すると、上記第１のスイッチング素子をオンするように制御信号を生成する。

第５の態様に係るスイッチング電源装置は、第１〜第４の態様のうちのいずれか１つに記載のスイッチング電源装置において、上記制御回路は、基準電圧に基づいて、上記オン時間を示す信号を示す電圧レベルに変換して第１の駆動回路に出力するレベルシフタと、上記オン時間を示す信号を示す電圧レベルの値を所定の時間だけ遅延させて第２の駆動回路に出力するタイマー回路とを備え、上記第２のスイッチング素子は、上記第１のスイッチング素子がオンしてから所定の時間経過後に、上記オン時間だけオンすることを特徴とする。

第６の態様に係るスイッチング電源装置は、第１〜第４の態様のうちのいずれか１つに記載のスイッチング電源装置において、上記制御回路は、基準電圧に基づいて、上記オン時間を示す信号を示す電圧レベルに変換して第１の駆動回路に出力するレベルシフタと、上記オン時間を示す信号を示す電圧レベルの値を所定の時間だけ遅延させて第２の駆動回路に出力するタイマー回路とを備え、上記第２のスイッチング素子は、上記第１のスイッチング素子がオフしてから所定の時間経過後に、上記オン時間だけオンすることを特徴とする。

第７の態様に係るスイッチング電源装置は、第２の態様に従属する第５または第６の態様に係るスイッチング電源装置において、上記ブートストラップ回路は、上記タイマー回路に電源を供給し、上記第１のキャパシタに蓄えられた電圧が上記タイマー回路の電源として供給されることを特徴とする。

第８の態様に係るスイッチング電源装置は、第１〜第７の態様のうちのいずれか１つに記載のスイッチング電源装置において、上記第２のインダクタのインダクタンスは、上記第１のインダクタのインダクタンスよりも小さいことを特徴とする。

第９の態様に係るスイッチング電源装置は、第１〜第８の態様のうちのいずれか１つに記載のスイッチング電源装置において、上記制御回路及び上記第１〜第２の駆動回路が１つの半導体基板上に形成されたことを特徴とする。

第１０の態様に係る電子機器は、第１〜第９の態様のうちのいずれか１つに記載のスイッチング電源装置を備えたことを特徴とする。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…スイッチング電源装置、
２…コンバータ回路、
３…補助共振回路、
４…ブートストラップ回路、
５，６，９…駆動回路、
７…電源、
８…負荷、
１０，１０Ａ，１０Ｂ…制御回路、
１１…オン時間制御回路、
１２…高耐圧レベルシフタ、
１３…タイマー回路、
２１…主スイッチング素子、
２２…整流ダイオード、
２３…インダクタ、
２４…平滑コンデンサ、
２５…整流電流検出抵抗、
２６…整流スイッチング素子、
３１…補助スイッチング素子、
３２…補助整流ダイオード、
３３…補助インダクタ、
４１…低電圧電源、
４２…ブートストラップダイオード、
４３…ブートストラップ容量、
５０…電子回路、
１００…電子機器。

特許第３６５１７８１号公報 特許第４５６２９６１号公報

William McMurray, "RESONANT SNUBBERS WITH AUXILIARY SWITCHES", Industry Applications Society Annual Meeting, 1989., Conference Record of the 1989 IEEE, 1989, pp.829-834.

Claims (10)

1. 入力端子を介して入力された入力電圧を所定の出力電圧に変換し、出力端子を介して出力するスイッチング電源装置であって、
   上記入力端子に接続された第１のスイッチング素子と、
   所定の制御信号に基づいて、上記第１のスイッチング素子を駆動する第１の駆動回路と、
   上記第１のスイッチング素子と接地との間に接続された第１の整流素子と、
   上記第１のスイッチング素子と上記第１の整流素子との間の中間ノードと、上記出力端子との間に接続された第１のインダクタと、
   上記第１のインダクタと並列接続された補助共振回路とを備え、
   上記補助共振回路は、上記中間ノードに接続された第２のスイッチング素子と、上記第２のスイッチング素子に直列接続された第２の整流素子と、上記第２の整流素子に直列接続された第２のインダクタとを有し、
   上記スイッチング電源装置は、
   所定の制御信号に基づいて、上記第２のスイッチング素子を駆動する第２の駆動回路と、
   クロック信号に基づいて、上記第１のスイッチング素子及び上記第２のスイッチング素子を所定のオン時間だけオンさせる制御信号を生成して上記第１の駆動回路及び上記第２の駆動回路にそれぞれ出力する制御回路と、
   上記第１の駆動回路と上記第２の駆動回路とに電源を供給するブートストラップ回路とを備えたことを特徴とするスイッチング電源装置。
2. 上記ブートストラップ回路は、負極側が接地された第１の電源と、上記第１の電源の正極側に接続された第３の整流素子と、第１のキャパシタと有し、
   上記第１のキャパシタの一端は上記第３の整流素子に接続され、上記第１のキャパシタの他端は上記中間ノードに接続され、
   上記第１のキャパシタに蓄えられた電圧が上記第１の駆動回路及び上記第２の駆動回路の電源として供給されることを特徴とする請求項１記載のスイッチング電源装置。
3. 上記第１の整流素子は、第３のスイッチング素子であり、
   上記スイッチング電源装置はさらに、
   所定の制御信号に基づいて、上記第３のスイッチング素子を駆動する第３の駆動回路を備え、
   上記制御回路は、上記第２のスイッチング素子がオンした後に上記第３のスイッチング素子に流れる電流が負の値であることを検出すると、上記第３のスイッチング素子がオフする制御信号を生成して上記第３の駆動回路に出力することを特徴とする請求項１または２記載のスイッチング電源装置。
4. 上記制御回路は、上記第１の整流素子がオフした後に上記第１のスイッチング素子の両端に掛かる電圧がゼロまたは十分に小さくなったことを検出すると、上記第１のスイッチング素子をオンするように制御信号を生成することを特徴とする請求項１〜３のうちのいずれか１つに記載のスイッチング電源装置。
5. 上記制御回路は、
   基準電圧に基づいて、上記オン時間を示す信号を示す電圧レベルに変換して第１の駆動回路に出力するレベルシフタと、
   上記オン時間を示す信号を示す電圧レベルの値を所定の時間だけ遅延させて第２の駆動回路に出力するタイマー回路とを備え、
   上記第２のスイッチング素子は、上記第１のスイッチング素子がオンしてから所定の時間経過後に、上記オン時間だけオンすることを特徴とする請求項１〜４のうちのいずれか１つに記載のスイッチング電源装置。
6. 上記制御回路は、
   基準電圧に基づいて、上記オン時間を示す信号を示す電圧レベルに変換して第１の駆動回路に出力するレベルシフタと、
   上記オン時間を示す信号を示す電圧レベルの値を所定の時間だけ遅延させて第２の駆動回路に出力するタイマー回路とを備え、
   上記第２のスイッチング素子は、上記第１のスイッチング素子がオフしてから所定の時間経過後に、上記オン時間だけオンすることを特徴とする請求項１〜４のうちのいずれか１つに記載のスイッチング電源装置。
7. 上記ブートストラップ回路は、上記タイマー回路に電源を供給し、
   上記第１のキャパシタに蓄えられた電圧が上記タイマー回路の電源として供給されることを特徴とする、請求項２に従属する請求項５または６記載のスイッチング電源装置。
8. 上記第２のインダクタのインダクタンスは、上記第１のインダクタのインダクタンスよりも小さいことを特徴とする請求項１〜７のうちのいずれか１つに記載のスイッチング電源装置。
9. 上記制御回路及び上記第１〜第２の駆動回路が１つの半導体基板上に形成されたことを特徴とする請求項１〜８のうちのいずれか１つに記載のスイッチング電源装置。
10. 請求項１〜９のうちのいずれか１つに記載のスイッチング電源装置を備えたことを特徴とする電子機器。

Images