JP2011003570A5

JP2011003570A5 -

Info

Publication number: JP2011003570A5
Application number: JP2009142973A
Authority: JP
Filing date: 2009-06-16
Publication date: 2012-06-14
Anticipated expiration: 2029-06-16

Description

また、電極パッド１６０ａ等の電極パッド１６０をボンディングワイヤを介して接地端子と接続する構成の場合も、配置が可能であれば、電極パッド１６０をガードリング１５０の上等、半導体装置１００の中心部に配置してもよい。
なお、本発明は、以下の態様を含む。
（付記１）
デジタル領域とアナログ領域とが混載された半導体装置であって、
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に埋設された第１の導電膜により構成され、平面視で前記デジタル領域および前記アナログ領域の外周を取り囲む環状のシールリングと、
前記層間絶縁膜中に埋設された第２の導電膜により構成され、前記シールリングで囲まれた領域内で、前記デジタル領域と前記アナログ領域との間に設けられ、前記アナログ領域を前記デジタル領域から隔離するとともに、前記シールリングに電気的に接続されたガードリングと、
前記ガードリング近傍で当該ガードリングと電気的に接続された第１の電極パッドと、
を含み、
前記第１の電極パッドは、外部の接地端子に接続されて接地電位とされた半導体装置。
（付記２）
付記１に記載の半導体装置において、
前記第１の電極パッドは、平面視で前記アナログ領域内の前記ガードリング近傍に配置された半導体装置。
（付記３）
付記１または２に記載の半導体装置において、
前記第１の電極パッドは、前記層間絶縁膜中に埋設された導電膜を介して前記第１の導電膜または前記第２の導電膜と接続された半導体装置。
（付記４）
付記１から３いずれかに記載の半導体装置において、
前記第１の電極パッドは、前記層間絶縁膜中に埋設された導電膜を介して前記第１の導電膜と接続され、前記第１の電極パッドは、前記シールリングを介して前記ガードリングに接続された半導体装置。
（付記５）
付記１から４いずれかに記載の半導体装置において、
複数の前記第１の電極パッドを含み、
前記複数の第１の電極パッドの一部は、前記層間絶縁膜中に埋設された導電膜を介して前記第１の導電膜と接続され、
前記複数の第１の電極パッドの他の一部は、前記層間絶縁膜中に埋設された導電膜を介して前記第２の導電膜と接続された半導体装置。
（付記６）
付記１から５いずれかに記載の半導体装置において、
前記基板には、前記シールリングの下方において、前記基板の導電型と反対導電型の第１の拡散層が形成されており、
前記シールリングの前記第１の導電膜は、前記第１の拡散層を介して前記基板に接続された半導体装置。
（付記７）
付記１から６いずれかに記載の半導体装置において、
前記ガードリングの前記第２の導電膜は、前記基板の導電型と反対導電型の拡散層を介すことなく、前記基板に接続された半導体装置。
（付記８）
付記１から７いずれかに記載の半導体装置において、
前記基板が接地されている半導体装置。
（付記９）
付記１から８いずれかに記載の半導体装置において、
前記アナログ領域には、ノイズの影響を受けやすい被保護回路が形成されており、
前記第１の電極パッドは、所定の周波数において、前記デジタル領域から前記被保護回路へのノイズの伝搬経路と前記ガードリングとが交差する交差点から当該第１の電極パッドまでの導電経路に基づき算出されるインピーダンスＺ２が、前記交差点から前記被保護回路までの前記伝搬経路に基づき算出されるインピーダンスＺ１の１／２となるように、前記ガードリングに接続された半導体装置。
（付記１０）
付記１から９いずれかに記載の半導体装置において、
前記第１の電極パッドは、ボンディングワイヤを介して前記接地端子に接続された半導体装置。
（付記１１）
付記１０に記載の半導体装置において、
前記第１の電極パッドは、平面視で、前記ボンディングワイヤと接続される箇所と重ならない箇所において、前記層間絶縁膜中に形成されたビアと接続され、当該ビアを介して前記第１の導電膜または前記第２の導電膜と接続された半導体装置。
（付記１２）
付記１から１１いずれかに記載の半導体装置において、
前記接地端子は、配線基板に設けられた端子、当該半導体装置が搭載されるダイパッド、またはリードである半導体装置。
（付記１３）
付記１から１２いずれかに記載の半導体装置において、
前記接地端子は、当該半導体装置が搭載されるダイパッドであって、前記基板は、当該ダイパッドを介して接地されている半導体装置。
（付記１４）
付記１から１３いずれかに記載の半導体装置において、
前記アナログ領域には、ノイズの影響を受けやすい被保護回路が形成されており、
前記被保護回路近傍で前記シールリングまたは前記ガードリングと電気的に接続された電極パッドをさらに含み、当該電極パッドは、外部の接地端子に接続されて接地電位とされた半導体装置。

Claims

デジタル領域とアナログ領域とが混載された半導体装置であって、
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に埋設された第１の導電膜により構成され、平面視で前記デジタル領域および前記アナログ領域の外周を取り囲む環状のシールリングと、
前記層間絶縁膜中に埋設された第２の導電膜により構成され、前記シールリングで囲まれた領域内で、前記デジタル領域と前記アナログ領域との間に設けられ、前記アナログ領域を前記デジタル領域から隔離するとともに、前記シールリングに電気的に接続されたガードリングと、
前記ガードリング近傍で当該ガードリングと電気的に接続された第１の電極パッドと、
を含み、
前記第１の電極パッドは、外部の接地端子に接続されて接地電位とされた半導体装置。