JP2010536160A - 多層圧電素子 - Google Patents

多層圧電素子 Download PDF

Info

Publication number
JP2010536160A
JP2010536160A JP2010506942A JP2010506942A JP2010536160A JP 2010536160 A JP2010536160 A JP 2010536160A JP 2010506942 A JP2010506942 A JP 2010506942A JP 2010506942 A JP2010506942 A JP 2010506942A JP 2010536160 A JP2010536160 A JP 2010536160A
Authority
JP
Japan
Prior art keywords
layer
multilayer
piezoelectric element
electrode layer
multilayer piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010506942A
Other languages
English (en)
Other versions
JP2010536160A5 (ja
Inventor
ドルガスト、ベルンハルト
シュミット、ヨハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102007037500A external-priority patent/DE102007037500A1/de
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2010536160A publication Critical patent/JP2010536160A/ja
Publication of JP2010536160A5 publication Critical patent/JP2010536160A5/ja
Pending legal-status Critical Current

Links

Images

Abstract

本発明は、誘電体層(2,2a,2b)、電極層(3)及び少なくとも一つの設定破壊層(4)の積層体から構成される基体(1)を有する多層圧電素子に関する。設定破壊層の大部分が、多層素子の不活性帯(5)に配置され、一定の引張荷重の下で、亀裂を生じる。
【選択図】図2

Description

一定の機械的負荷の下で、亀裂が生じ、それにより多層素子における応力の蓄積を打ち消す層を備える、多層圧電素子が記載される。
特許文献1では、電極層と隣接するセラミック層との間に亀裂を引き起こす、電極層を有する多層圧電素子が開示される。
国際公開第2006/087871号
解決しようとする課題は、より長期間に亘る機械的負荷の下で、機能を維持する多層圧電素子を明らかにすることである。
誘電体層と、圧電層と、少なくとも一つの機械的に不安定な層(機械的不安定性層)と、の積層体から構成される基体を備える多層圧電素子が示される。機械的に不安定な層は、少なくともその大部分が、正投影図において、隣接する電極層が重なり合わない、又は電場がこの領域における積層体の歪みをもたらさない、或いは少なくとも微小にのみ積層体の歪みをもたらす、多層素子の領域にある不活性帯又は不活性領域に配置される。機械的に不安定な層は、設定破壊層(predetermined breaking layer)と呼ばれ得る。
設定破壊層は、多層素子の完成前のあらかじめ決められた破壊される材料(predetermined breaking material)(以下、設定破壊材料)を含有する層と、多層素子の完成時及び/又は完成後の設定破壊層と、の両方を意味すると理解される。
設定破壊層は、運転中又は構成素子の極性化の際の一定の機械的負荷の下で、亀裂を生じ、従って、多層素子、特に不活性帯において、機械的な応力を低減する。
設定破壊層の結果として、亀裂は、多層素子の不活性帯にのみ形成される点で有利である。亀裂の最大の広がりは、設定破壊層の寸法によって決定される。そのため、亀裂はまた、多層素子を横切らずに延び得る。従って、高い長期安定性を備える多層素子が作製され、その際、長期安定性は、例えば、多層素子の変形距離が縮まるという結果をもたらさない点で有利である。亀裂が積層体を横切って延びる場合に、その亀裂はまた、その後、多層素子の歪んだ活性帯を通って走るので、後者のことが、その代わりに生じ得る。
通常の状況下では、多層素子の不活性帯は、強力な電磁場又は電場に曝されず、結果として、圧電変形効果が起こらない、又は少なくとも小さい程度に発生するだけである。しかしながら、それによって、機械的な応力が、歪んだ活性帯と膨張しない不活性帯との間に形成される。設定破壊層は、制御されたやり方で、亀裂を生じることができるので、応力を低減することが可能であり、不活性帯における圧縮効果が回避される。これは、同様に、多層素子の長期安定性にも寄与する。
多層素子の一つの実施形態に関して、それは、外部コンタクトを有する。これは、積層体の側面領域に導電性の層として適用され得、積層体の対応する側面領域まで導出される電極層に接点接続され得る。
不活性帯が、それに連結された多層素子の活性帯の膨張に基づいて、自身が互いに離れるように引っ張られようとする場合、外部コンタクトとの電極層の既存の電気接点は、遮断のおそれがあるだろう。言い換えれば、不活性帯は、長手方向の膨張に関係する、活性帯を圧縮し、又は活性帯は、歪まない或いは微小にのみ歪んだ不活性帯によって圧縮される。これによって、制御されずに、少なくとも多層素子の一部の破壊又は損傷につながり得る、機械的な応力が増加する。
しかしながら、機械的に不安定な層は、電極層を外部コンタクトへと確実に接点接続することができる。不活性帯の設定破壊層はそれぞれ、亀裂が電極層に沿って走ることによって、電極層と外部コンタクトとの間の機械的応力の、的確な低減を許容する。結果として、外部コンタクトと電極層との間の接点位置における機械的な応力の少なくとも一部が、亀裂によって吸収され、又は相殺され得る。
設定破壊層の構成は、その上に働く引張応力の発生に際し、設定破壊層に亀裂を生じさせ得るように、選択される。例として、設定破壊層は、例えば、一つの遮断又は多数の遮断を有する結晶構造といった、穴部、窪み及び/又は不均一な固体分布を有し得る。設定破壊層は、セラミック材料、特に有機材料及び/又は金属を含み得る。
多層素子の一つの実施形態に関して、設定破壊層は、積層体の作製の際に、誘電体層を通り拡散し得る材料を包含し得る。設定破壊層の材料の微細構造は、設定破壊層が、引張荷重の発生で亀裂を生じ得るように、外部に拡散した材料に基づいて、弱められる。この場合、設定破壊層は、設定破壊層から容易に拡散し得る材料と、設定破壊層から殆ど拡散し得ない材料と、から構成される材料組成物を含み得る。
設定破壊層からの材料の拡散は、多層素子内の空間における、この材料の濃度勾配を相殺し又は取り消すことが可能な工程によって開始され得る。多層素子の他の領域と比較して、設定破壊層における材料の濃度が高いほど、設定破壊層の材料が、より低い濃度の方向へ移動する可能性が高くなる。多層素子の他方の領域又はその他の領域と比較した、設定破壊層に含まれる材料の拡散係数の違いはまた、必要とされる設定破壊特性を設定破壊層に与えるために考慮され得る。拡散係数は、温度及び/又は圧力に依存するので、これらの影響は、設定破壊層の材料の選択において考慮され得る。
例えば、設定破壊層は、1010個の第1の種類の拡散性粒子、すなわち、自由に移動可能であり、また結晶構造中に拘束されない粒子を含有し、多層素子の他方の領域は、ある領域において、より低い濃度のそれらの粒子を含み、又は全くそれらの粒子を含まず、例えば、10個の粒子を含むので、機械的に不安定な層の粒子が、より低い濃度又はゼロ濃度の方向へとランダムに移動する可能性は、100倍以上である。
例えば、拡散は、積層体の加熱時、例えば、焼結前又は焼結時に発生し得、又はそれによって促進される。特に、拡散工程は、熱供給によって加速され得る。適切な熱供給によって、設定破壊層の粒子は、互いの間の、又は設定破壊層の他の材料との結合から分離され得、それによって、多層素子中に拡散され得る。
熱供給は、エネルギーの外部供給と見なされてもよく、結果として、拡散によって表わされる、例えば材料の濃度勾配を相殺することによる、多層素子におけるエントロピーの増加は、必ずしも発生しなくてよい。熱供給によって、より低い温度で、設定破壊層から多層素子の領域へと粒子を解放させ、又は外部に拡散させ得る、一つ又は複数の熱勾配が生じ得る。この場合、その拡散は、能動拡散と呼ばれ得る。
多層素子の一つの実施形態に関して、特に、積層体の誘電体層は、設定破壊層に存在するものとは異なる濃度の、一つ又は複数の材料を含む。これは、結果として、設定破壊層と誘電体層との間の濃度勾配をもたらす。この場合、設定破壊層から移動した材料は、多層素子の一つ又は複数の誘電体層を通って拡散し得る。
誘電体層が、それによって電極層を互いから隔離させる多孔性の壁として巨視的に認識される場合、この「壁」を通る拡散は、濃度平衡化効果を有する濃度又は活性勾配によって引き起こされる拡散として認識され得る。設定破壊層の外部拡散性材料は、そのため、浸透圧効果によって多層素子のその他の領域へと拡散し得る。
多層素子の一つの実施形態に関して、設定破壊層を形成する、又は、付随して形成する材料は、導電性であり、この場合、より高い割合で電極層に含まれる。材料は、例えば、銀であってもよい。例えば、電極層は、75%の割合の銀と25%の割合のパラジウムとを有し得る。この場合、設定破壊層は、75%より高い割合の銀を有してもよく、設定破壊層はさらに、電極層に含まれるパラジウムとは異なる材料を含んでもよい。設定破壊層における、比較的高価な貴金属の割合を低く保つことに考慮することが好ましい。
一つの実施形態に関して、設定破壊層は多孔性である。それが金属を含む場合、その金属の割合又は金属の微細構造は、設定破壊層が、多層素子における電磁場の分布に影響を与えない又は少なくとも微小な影響のみ与えるように、構成され得る。設定破壊層が、電極として機能しない又は電極の機能を有さないことが好ましい。この場合、多層素子の一つの実施形態に係る設定破壊層は、外部コンタクトに電気的に接点接続されない。
多層素子の一つの好ましい実施形態に関して、少なくとも一つの設定破壊層は、積層方向に各電極層と隣接する。さらに、複数の設定破壊層が、積層体の平面上で、横方向に互いに反対側に設置され得、結果として、多層素子は、複数の側面領域から亀裂を生じ、それに伴って機械的な応力を効果的に低減し得る。
多層素子のさらなる実施形態において、電極層を形成する印刷された電極材料を備える誘電体層は、電極層に沿うその上面に、不活性帯にあることが好ましいエッジ領域を有する。隣接する電極層と比較して、エッジ領域は、より高い割合の、例えば、銀といった、易拡散性材料を有し、設定破壊層を構成する。
設定破壊層は、同一の平面において、電極層と並んで配置されることが好ましく、誘電性の材料、例えば、エアギャップ又はセラミック材料を用いて、電極層から電気的に遮断される。電極層と並んで設定破壊層を備える誘電体層に加えて、多層素子はまた、その大部分が不活性領域に配置される、一つの設定破壊層のみを有し、隣接する平面に、誘電体層を有し得る。
同一平面に電極層と並んで配置される設定破壊層は、多層素子の他の表面における更なる設定破壊層とともに、不活性帯内の機械的な応力を低減し、それによって、多層素子の信頼性を向上させる。
電極層と並ぶ追加の設定破壊層は、積層時に、多層素子の個々の層が、それら自身の塑性変形の結果として生じる積層方向における厚みの違いを相補しなくてもよいという利点を有する。塑性変形は、電極層上に置かれた誘電体層又は圧電層が、下部に置かれた隣接する誘電体層の、より奥深くにある上面へと下方向に曲げられた場合に、生じ得る。このように曲げられた各誘電体層は、従って、亀裂を引き起こし得る機械的応力の下にある。この効果が、多層素子の多数の層に亘って増大すると、その後、これは、異なる高さの寸法の多層素子をもたらし、多層素子の高さ全体に亘って機械的な応力を引き起こし得る。しかしながら、設定破壊層が、電極層と並んで、誘電体層のエッジ領域に追加的に配置される場合、多層素子は、本質的に均一な高さを得、結果として機械的な応力が回避され得るだろう。
多層圧電素子を製造するための方法が、さらに、明らかにされる。ここで、第1の圧電セラミックシートは、設定破壊材料を印刷され、その微細構造は、多層素子の製造過程で機械的に不安定となり、その際、設定破壊層を残す。第1の圧電セラミックシート及び電極層を有する第2の圧電セラミックシートは、正投影図において、設定破壊層の面が隣接する電極層と重なり合う面を有さないように積層体へと形成され又は結合される。結果として、設定破壊層は、常に、多層素子の不活性帯にあるようになる。
製造方法の一つの実施形態に関して、第3の又は更なる圧電セラミックシートは、第3の圧電セラミックシートが、電極層及び設定破壊層の両方を備えるように、電極材料及び設定破壊材料の両方を印刷され、それらの層は、同一平面において互いに隣接して配置される。
積層体は、その後、モノリシック多層素子を形成するように焼結され得る。この場合、第1、第2及び第3の圧電セラミックシートは、交互に、及び任意の所望の順番で共に積層され得る。焼結に先だって、積層体は、乾燥工程においてバインダを除去されてもよい。
方法の一つの実施形態に関して、設定破壊層の機械的不安定性は、多層素子の加熱時に達成される。これは、特にこの目的に適した、別個の加熱処理を含んでもよい。その代わりに、設定破壊層の機械的不安定性が、多層素子の焼結時に達成されてもよい。
製造方法の一つの実施形態に関して、第1及び第2の圧電セラミックシートは、個々に、互いに交互に積層される。結果として、多層素子の各第2の圧電セラミック層は、設定破壊層を有する。しかしながら、その代わりに、異なる工程を用いて、複数の第2の圧電セラミックシートが、部分的な積層体を形成するために提供されて、その後、印刷された設定破壊材料を有する第1の圧電セラミックシートが、部分的な積層体上に設置されてもよい。その工程は、複数の部分的な積層体から形成された一つの積層体が完成するまで繰り返され得る。
一つの実施形態に関して、設定破壊材料は、製造方法の過程において、第1の圧電セラミック層上に、多孔性の設定破壊層を残す。これは、様々な方法で達成され得、例えば、材料又は材料組成物が、設定破壊層から部分的に拡散してもよい。しかしながら、材料組成物は、一定の温度で組成物の一部が揮発され、その後、穴部又は孔部を残すように構成されてもよい。この場合、有機材料が含まれてもよい。より低濃度の設定破壊材料が、設定破壊層のない多層素子の領域に存在し、結果として、設定破壊材料が、設定破壊層からより低濃度の設定破壊材料を有する多層素子の領域へと拡散することが好ましい。
既述の対象は、以下の具体的な実施形態及び図に基づいて、より詳細に説明される。
誘電体層、電極層及び設定破壊層の積層体から構成される多層素子を示す図である。 図1に示される多層素子の一部分の分解図である。 設定破壊層が亀裂を生じた場合の、図1に示される多層素子の一部分の状態を示す図である。 設定破壊層が電極層の平面上にある、多層素子の更なる実施形態を示す図である。 図4に係る実施形態の平面図である。
図1は、圧電セラミック層2と電極層3とを有する、一体的に構築された基体1を備える多層圧電素子を示す。各第2の誘電体層は、そのエッジ領域に、設定破壊層4を印刷される。それに対して、他の誘電体層2は、電極構造体又は電極層3を、内部領域にまで印刷される。設定破壊層4は、積層体の不活性帯(inactive zone(IZ))に配置され、積層方向に隣接する2つの電極層3は、正投影図において、重なり合わない。電極層3および設定破壊層は、両方とも、導電性の材料を含むが、それぞれ異なる割合で含む。例えば、電極層3は、20%の銀と、80%のパラジウムとを含む。それに対して、設定破壊層4は、20%より多い銀、例えば、70%の銀と、たった30%のパラジウムとを含む。結果として生じる銀の濃度勾配に基づいて、移動性の銀は、設定破壊層から隣接する電極層3へと達し、又は拡散し得る。この効果は、焼結処理以前にすでに現れ得る。電極として適した連続的な構造を有さない、機械的に不安定な設定破壊層は、その工程で残存する。特に、多孔性の設定破壊層が残存する。
図2は、図1に示された多層素子のある領域の分解図を示す。積層方向に隣接する圧電セラミック層2が示され、ここで、第1の圧電セラミック層2aは、設定破壊層4を備え、その材料は、すでに部分的に外部に拡散し、従って、孔部、窪み又は切り抜き部が残存する。第2の圧電セラミック層2bは、第1の圧電セラミック層2a上に配置され、第2の圧電セラミック層は、印刷された電極層3を備える。電極層は、多層素子の外部コンタクト5に、一端部で接点接続される。
図3は、図2に示された多層圧電素子の領域を示すが、この場合は、一定の引張荷重の下で形成された亀裂を示す、溝が描かれた暗い部分を有する。この場合、亀裂は、最大で、多層素子の内部に面する設定破壊層4の末端部まで走る。亀裂は、設定破壊層4を通って走るが、この場合、亀裂が、圧電セラミック層2a又は2bと設定破壊層4との間の境界面を走ることはなく、圧電セラミック層それ自体を通って走ることもない。
図4は、圧電セラミック層2と電極層3との積層体を有する、一体化して構築された基体1を備える多層圧電素子の更なる実施形態を示す。各第2の誘電体層2aは、そのエッジ領域の一角に、設定破壊層4を印刷される。その間にある誘電体層2bは、エッジ領域を除いて、電極構造体又は電極層3を印刷される。電極層3を備える誘電体層2cは、不活性帯IZの領域にあるエッジ領域に、設定破壊材料を含む設定破壊層4を有することが好ましい。設定破壊層4は、積層体の不活性帯IZに配置される。設定破壊層4は、例えば、隣接する電極層3よりも高い割合の銀といった、より高い割合の易拡散性材料を含むことが好ましい。設定破壊層4を備える誘電体層2cのエッジ領域は、電極層3から電気的に遮断され、従って、電極層3と設定破壊層4との間の短絡が起こり得ない。
図5は、エッジ領域に印刷された電極層3と設定破壊層4とを有する誘電体層2cの平面図を示す。設定破壊層4は、電極層3から電気的に遮断される。設定破壊層4は、長方形の形状を有することが好ましい。電極層3のエッジ部は、狭い絶縁ギャップの隔たりを有して、少なくとも2つの側面上で、実質的に設定破壊層4のエッジ部に平行に、延在するので、電極層3は、例えば、「L」の形状を有し得る。互いに面した、電極層3又は設定破壊層のエッジは、従って、互いに相補的な経路を示す。
多層素子は、以下のように製造されることが好ましい。
第1及び第2の圧電セラミックグリーンシートが用意され、それらの組成は、同質であり得る。それらは、それぞれ、PZTセラミックを含むことが好ましい。グリーンシートのより良好な操作性のため、それらは、それぞれ有機バインダを含み得る。第1の圧電セラミックグリーンシートは、設定破壊材料を印刷され、第2の圧電セラミックグリーンシートは、電極材料を印刷される。印刷された設定破壊材料及び印刷された電極材料は、それぞれ、各圧電セラミックグリーンシート上に、設定破壊層及び電極層を形成する。グリーンシートは、設定破壊材料が、第1の圧電セラミックグリーンシートのエッジ領域にのみ配置され、電極材料が、第2の圧電セラミックグリーンシートのエッジ部から、グリーンシートの中央領域へと広がるように、印刷され、又は整えられる。設定破壊材料は、90%の銀と、10%のパラジウムとからなる。電極材料は、75%のパラジウムと、25%の銀とからなる。その代わりに、設定破壊材料が、98%の銀と、2%のパラジウムとからなり、電極材料が、90%の銀と、10%のパラジウムとからなってもよい。
第1及び第2のグリーンシートは、その後、圧電活性領域と圧電不活性領域とを有するグリーン積層体を形成するように、互いに交互に積層される。積層体は、その後、バインダを除去され、焼結される。遅くとも、焼結工程の際までには、銀が、設定破壊層から電極層へと拡散する。この場合、銀は、電極層中又は電極層上に蓄積される。しかしながら、この銀は、電極層の機能に不利な効果は与えない。一方、パラジウムの拡散係数が、銀の拡散係数よりも1〜2桁分小さいので、パラジウムは、両方の層に残存し、又はより少ない量で拡散する。
焼結処理後、外部コンタクトが、多層素子の側部領域上に層として適用され得、電極層は、それを介して、接点接続され得る。必要であれば、その際、焼結された積層体の個々の側部領域は、外部コンタクトとの接点接続を単純化するために、電極層をむき出しにするように、研磨され得る。
1 基体
2 誘電体層
2a 印刷された設定破壊材料を有する誘電体層
2b 印刷された電極材料を有する誘電体層
3 電極層
4 機械的不安定性層
5 外部コンタクト
IZ 不活性帯

Claims (15)

  1. 誘電体層(2,2a,2b)と、電極層(3)と、少なくとも一つの設定破壊層(4)と、の積層体から構成される基体(1)を備える多層圧電素子であって、
    該設定破壊層は、少なくともその大部分が、不活性帯(5)に配置され、
    該設定破壊層は、一定の引張荷重の下で、亀裂を生じる、
    ことを特徴とする多層圧電素子。
  2. 前記設定破壊層(4)は、前記積層体の作製の際に、前記誘電体層(2,2a,2b)を通って拡散し得る、設定破壊材料を含む、
    ことを特徴とする請求項1に記載の多層圧電素子。
  3. 前記設定破壊層(4)は、前記積層体の作製の際に、前記誘電体層(2,2a,2b)を通り、より拡散し易い設定破壊材料と、より拡散し難い設定破壊材料と、の組み合わせを含む、
    ことを特徴とする請求項2に記載の多層圧電素子。
  4. 前記設定破壊層(4)の拡散性の設定破壊材料が、より高い割合で前記電極層(3)に含まれる、ことを特徴とする請求項2又は3に記載の多層圧電素子。
  5. 前記設定破壊層(4)が、積層方向で、前記電極層(3)それぞれに隣接する、ことを特徴とする請求項1乃至4のいずれか1項に記載の多層圧電素子。
  6. 横方向に互いに反対側に置かれる複数の前記設定破壊層(4)が、前記積層体の一つの平面上に配置される、ことを特徴とする請求項1乃至5のいずれか1項に記載の多層圧電素子。
  7. 前記設定破壊層(4)は多孔性である、ことを特徴とする請求項1乃至6のいずれか1項に記載の多層圧電素子。
  8. 前記設定破壊層(4)は、85%〜99%の間の銀を含み、前記電極層(3)は、15%〜1%の間の銀を含む、ことを特徴とする請求項1乃至7のいずれか1項に記載の多層圧電素子。
  9. 前記設定破壊層(4)は、15%〜1%の間のパラジウムを含み、前記電極層(3)は、85%〜99%の間のパラジウムを含む、ことを特徴とする請求項8に記載の多層圧電素子。
  10. 設定破壊層(4)は、前記多層素子の同一平面で、電極層(3)に沿って配置され、該設定破壊層(4)と該電極層(3)とは、誘電性媒体によって互いから電気的に遮断される、ことを特徴とする請求項1乃至9のいずれか1項に記載の多層圧電素子。
  11. 前記電極層(3)と、前記設定破壊層(4)と、の互いに面するエッジ部は、相補的な経路を示す、ことを特徴とする請求項10に記載の多層圧電素子。
  12. 第1の圧電セラミックシート(2)は、設定破壊材料を印刷され、該設定破壊材料の微細構造が、多層素子の製造の過程で、機械的に不安定となり、設定破壊層(4)が作製される工程と、
    前記第1の圧電セラミックシートと、電極層(3)を有する第2の圧電セラミックシートとが提供されて、正投影図において、設定破壊層の領域が、隣接する電極層と重なり合う領域を有さないように、積層体を形成する工程と、
    該積層体が焼結されて、モノリシック多層素子を形成する工程と、
    を備えることを特徴とする多層圧電素子の製造方法。
  13. 前記設定破壊層(4)の機械的不安定性の発生は、前記多層素子の加熱の際に生じる、ことを特徴とする請求項12に記載の方法。
  14. 前記設定破壊材料は、前記製造方法の過程で、前記第1の圧電セラミック層上に、多孔性の設定破壊層(4)を残す、ことを特徴とする請求項12又は13に記載の方法。
  15. 前記設定破壊材料の拡散が、前記設定破壊層(4)から、より低い濃度の前記設定破壊材料を有する多層素子領域へと、拡散する、ことを特徴とする請求項12乃至14のいずれか1項に記載の方法。
JP2010506942A 2007-08-08 2008-06-13 多層圧電素子 Pending JP2010536160A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007037500A DE102007037500A1 (de) 2007-05-11 2007-08-08 Piezoelektrisches Vielschichtbauelement
PCT/EP2008/055720 WO2008138872A1 (de) 2007-05-11 2008-05-08 Piezoelektrisches vielschichtbauelement

Publications (2)

Publication Number Publication Date
JP2010536160A true JP2010536160A (ja) 2010-11-25
JP2010536160A5 JP2010536160A5 (ja) 2011-06-23

Family

ID=43365259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010506942A Pending JP2010536160A (ja) 2007-08-08 2008-06-13 多層圧電素子

Country Status (1)

Country Link
JP (1) JP2010536160A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267646A (ja) * 2000-03-17 2001-09-28 Taiheiyo Cement Corp 積層型圧電アクチュエータ
WO2006087871A1 (ja) * 2005-02-15 2006-08-24 Murata Manufacturing Co., Ltd. 積層型圧電素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001267646A (ja) * 2000-03-17 2001-09-28 Taiheiyo Cement Corp 積層型圧電アクチュエータ
WO2006087871A1 (ja) * 2005-02-15 2006-08-24 Murata Manufacturing Co., Ltd. 積層型圧電素子

Similar Documents

Publication Publication Date Title
US7982373B2 (en) Piezoelectric multilayer component
JP5322384B2 (ja) 電気的な多層構成部材及び層スタック
JP5510554B2 (ja) 積層型インダクタ素子およびその製造方法
JP2011510505A (ja) 圧電多層構成要素
JP2007035850A (ja) 積層セラミックコンデンサ及びその製造方法
JP4843948B2 (ja) 積層型圧電素子
JP5431170B2 (ja) ピエゾ積層体およびピエゾ積層体の製造方法
KR20000010526A (ko) 모노리딕 다층 압전 액추에이터 및 그 제조 방법
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
JP2008130842A (ja) 積層型圧電素子
US20110062830A1 (en) Piezoelectric actuator and method for producing the same
JP2020035991A (ja) 積層セラミックキャパシタ及びその製造方法
JP5163228B2 (ja) バリスタ
JP2005136131A (ja) 積層コンデンサ
JP2007019420A (ja) 積層型圧電素子
JP5666901B2 (ja) 圧電積層素子
JP4670260B2 (ja) 積層型電子部品
JP2010536160A (ja) 多層圧電素子
JP2001332439A (ja) 積層型セラミックコンデンサ
JP2012528477A (ja) 圧電多層コンポーネント
JP5409703B2 (ja) 積層型圧電アクチュエータの製造方法
JP4646779B2 (ja) 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法
JP2000012375A (ja) 積層セラミック電子部品
JP2004259955A (ja) 積層型電子部品及びその製法並びに噴射装置
JP5821303B2 (ja) 圧電素子及び圧電素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128