JP2010534007A - メッセージ剰余の決定 - Google Patents
メッセージ剰余の決定 Download PDFInfo
- Publication number
- JP2010534007A JP2010534007A JP2010516132A JP2010516132A JP2010534007A JP 2010534007 A JP2010534007 A JP 2010534007A JP 2010516132 A JP2010516132 A JP 2010516132A JP 2010516132 A JP2010516132 A JP 2010516132A JP 2010534007 A JP2010534007 A JP 2010534007A
- Authority
- JP
- Japan
- Prior art keywords
- message
- remainder
- modular
- polynomial
- segments
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
- H03M13/091—Parallel or block-wise CRC computation
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Complex Calculations (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
【選択図】図1
Description
CRC M(x)=M(x)mod P (x) [1]
上記の式では、P(x)はビットストリングで表現された他の多項式である。実際には、P(x)はアプリケーション毎に定義される。例えば、エンドツーエンドのデータ保護にCRCを用いるiSCSI (Internet Small Computer System Interface)は、多項式P(x)として11EDC6F41H16の値を用いる。異なるアプリケーションは、異なる多項式のサイズと値を選択している。一般的なkビットのCRC剰余では、P(x)はkビット多項式(例えば、32ビット)であり、Mはkビットシフトしたメッセージm(x)である。通常、kビットCRC値は、M(x)の空白の最下位kビットに格納される。
CRC M(x)=(CRC(C)・K2)+(CRC(B)・K1)+(CRC(A)) [2]
上記の式では、「+」は多項式の加算(例えば、ビット毎のXOR)を表し、「・」は多項式の乗算(例えば、mod P(x)の桁上げのない乗算)を表す。CRC(C)、CRC(B)およびCRC(A)の値は、独自かつ同時に計算され、全体のCRC値の計算を速めてよい。その後、各セグメントのCRC値は、メッセージMの例えば定数Kによる多項式乗算の全体のCRC値として合計されてよい。例えば、サイズNビットの均一なセグメントを有する図1の例では、K2=x2N mod polyおよびK1=xN mod polyにおいて、x2NおよびxNはメッセージ内のセグメントの重みに相当する。x2NおよびxNは定数であることから、係数多項式polyは定数であり、従ってK2およびK1の値もまた、メッセージMの値がアクセスされる前に予め計算可能な定数である。つまり、定数Kの値は、メッセージMのビット値ではなく、セグメンテーションポイントおよびpolyの既知値による。言い換えれば、与えられた多項式について決定された定数の与えられたセットを異なるメッセージに用いることができる。定数セットは予め計算されていてよく、実際に用いられる異なる多項式に提供されてよい。定数の値は、CRC演算を用いて決定されてよい。例えば、上記の例では、特定の多項式においてK2はCRC(x2N)であると計算できる。
CRC(input−bit−string, message−residue)
上記のinput−bit−string(例えば、64、32、16、8または他の指定あるいは固定のストリング長)は、メッセージの一部を表してよい。あるいは、命令またはコンパニオン命令が多項式あるいはビットストリング幅を指定してよい。命令は、CRCメッセージ剰余の値を更新し、新たな入力ビットストリングによる増分の寄与を反映してよい。このような命令を用いてメッセージMのCRCの計算を累積的に行うことができる。これには、CRC値を増分して更新するCRC命令の呼び出し毎に入力ビットストリングサイズのチャンクでメッセージを消費するCRC命令へのコールシーケンスを用いてよい。すべてのデータチャンクが消費された後に残されたメッセージ剰余が、メッセージ全体としてのCRC値を示す。
TEMP1[63−0] <- BIT_REFLECT64(SRC[63−0])
TEMP2[31−0] <- BIT_REFLECT32(DEST[31−0])
TEMP3[95−0] <- TEMP1[63−0]<<32
TEMP4[95−0] <- TEMP2[31−0]<<64
TEMP5[95−0] <- TEMP3[95−0]XOR TEMP4[95−0]
TEMP6[31−0] <- TEMP5[95−0]MODULO POLY
DEST[31−0] <- BIT_REFLECT(TEMP6[31−0])
DEST[63−32] <- 00000000H
上記では、必要に応じてBIT_REFLECTがストリングのエンディアンを変更する。
Y・K=Y3(D3・K)mod poly+Y2(D2・K)mod poly+Y1(D1・K)mod poly+Y0mod poly [4]
上記の式では、YiはYのnビットセグメントを表し、DiはxDiの定数を表す。(Di・K)の値は2つの定数のモジュラ多項式乗算を表すのでこれらも定数である。従って、Yi(Di・K)mod polyを実際に計算することなく、Yi(Di・K)mod polyの予め計算された可能値を格納したテーブル110a、110bおよび110cに対するnビットルックアップキーとしてYiの各値を用いてよい。例えば、Yが32ビットの数の場合、Y3の8ビットの値でルックアップするべく、Y3(D3・K)mod polyの予め計算された値をテーブル110aが格納してよい。このようなテーブルは、過量のデータ容量を消費することなく、これらの計算を顕著に速めることが可能である。さらに、このようなルックアップは、並行して実行されてよい。結果のルックアップ値は、多項式の加算を用いて迅速に合計することが可能である。
Claims (15)
- メッセージにアクセスする段階と、
前記メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階と、
前記モジュラ剰余のセットと、前記メッセージへのアクセス前に決定された定数のセットとに基づいて、前記メッセージの前記多項式に対するモジュラ剰余を決定する段階と、
前記メッセージの前記多項式に対する前記モジュラ剰余を格納する段階と
を含む、コンピュータに実装された方法。 - Ri・Kiを決定する段階は、Riのサブセグメントをルックアップキーとして用いて、前記Riのサブセグメントの複数テーブルルックアップを実行する段階を含む、請求項2に記載の方法。
- 前記メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階は、それぞれの前記セグメントのサブセグメントの前記剰余を決定する段階を含む、請求項1に記載の方法。
- 前記メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階は、それぞれの前記セグメントの類似順序のサブセグメントの前記剰余を同時に決定する段階を含む、請求項4に記載の方法。
- それぞれの前記セグメントの類似順序のサブセグメントの前記剰余を同時に決定する段階は、マルチサイクルパイプラインで同時に前記剰余を決定する段階を含む、請求項5に記載の方法。
- 前記モジュラ剰余をパケットに含む段階をさらに含む、請求項1に記載の方法。
- 前記モジュラ剰余をパケットに含まれたメッセージ剰余と比較する段階をさらに含む、請求項1に記載の方法。
- 命令セットを備えるコンピュータで読み取り可能な媒体であって、
前記命令セットはプロセッサに、
メッセージにアクセスする段階と、
メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階と、
前記モジュラ剰余のセットと、前記メッセージへのアクセス前に決定された定数のセットとに基づいて、前記メッセージの前記多項式に対するモジュラ剰余を決定する段階と、
前記メッセージの前記多項式に対する前記モジュラ剰余を格納する段階と
を実行させる、コンピュータで読み取り可能な媒体。 - Ri・Kiを決定する段階を前記プロセッサに実行させる前記命令は、Riのサブセグメントをルックアップキーとして用いて、前記Riのサブセグメントの複数テーブルルックアップを実行する段階を前記プロセッサに実行させる命令を含む、請求項9に記載の媒体。
- 前記メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階を前記プロセッサに実行させる前記命令は、それぞれの前記セグメントのサブセグメントの前記剰余を決定する段階を前記プロセッサに実行させる命令を含む、請求項9に記載の媒体。
- 前記メッセージの異なるセグメントのそれぞれの多項式に対するモジュラ剰余のセットを同時に決定する段階を前記プロセッサに実行させる前記命令は、それぞれの前記セグメントの類似順序のサブセグメントの前記剰余を同時に決定する段階を前記プロセッサに実行させる命令を含む、請求項12に記載の媒体。
- それぞれの前記セグメントの類似順序のサブセグメントの前記剰余を同時に決定する段階を前記プロセッサに実行させる前記命令は、マルチサイクルパイプラインで同時に前記剰余を決定する段階を前記プロセッサに実行させる命令を含む、請求項13に記載の媒体。
- 前記命令は、(1)前記モジュラ剰余をパケットに含む段階および(2)前記モジュラ剰余をパケットに含まれたモジュラ剰余と比較する段階のうち少なくとも1つを前記プロセッサに実行させる命令をさらに含む、請求項9に記載の媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/777,538 US8689078B2 (en) | 2007-07-13 | 2007-07-13 | Determining a message residue |
US11/777,538 | 2007-07-13 | ||
PCT/US2008/068801 WO2009012050A2 (en) | 2007-07-13 | 2008-06-30 | Determining a message residue |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010534007A true JP2010534007A (ja) | 2010-10-28 |
JP5384492B2 JP5384492B2 (ja) | 2014-01-08 |
Family
ID=40254146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010516132A Expired - Fee Related JP5384492B2 (ja) | 2007-07-13 | 2008-06-30 | メッセージ剰余の決定 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8689078B2 (ja) |
EP (1) | EP2181386A4 (ja) |
JP (1) | JP5384492B2 (ja) |
CN (1) | CN101796482A (ja) |
WO (1) | WO2009012050A2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8229109B2 (en) | 2006-06-27 | 2012-07-24 | Intel Corporation | Modular reduction using folding |
US7827471B2 (en) | 2006-10-12 | 2010-11-02 | Intel Corporation | Determining message residue using a set of polynomials |
US8689078B2 (en) | 2007-07-13 | 2014-04-01 | Intel Corporation | Determining a message residue |
US8042025B2 (en) * | 2007-12-18 | 2011-10-18 | Intel Corporation | Determining a message residue |
US7886214B2 (en) * | 2007-12-18 | 2011-02-08 | Intel Corporation | Determining a message residue |
WO2009091958A1 (en) * | 2008-01-17 | 2009-07-23 | Amphenol Corporation | Interposer assembly and method |
KR20100008849A (ko) * | 2008-07-17 | 2010-01-27 | 삼성전자주식회사 | 통신 시스템에서 순환중복검사 방법 및 장치 |
US8103928B2 (en) * | 2008-08-04 | 2012-01-24 | Micron Technology, Inc. | Multiple device apparatus, systems, and methods |
US8312363B2 (en) * | 2008-12-16 | 2012-11-13 | Intel Corporation | Residue generation |
US8607129B2 (en) | 2011-07-01 | 2013-12-10 | Intel Corporation | Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic |
US9424125B2 (en) * | 2013-01-16 | 2016-08-23 | Google Inc. | Consistent, disk-backed arrays |
DE102017208826A1 (de) * | 2017-05-24 | 2018-11-29 | Wago Verwaltungsgesellschaft Mbh | Eingebettete zyklische Redundanzprüfungswerte |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0385923A (ja) * | 1989-08-30 | 1991-04-11 | Fujitsu Ltd | Crc演算方式 |
JP2000201085A (ja) * | 1999-01-05 | 2000-07-18 | Ntt Mobil Communication Network Inc | 符号化方法および復号方法 |
WO2003090362A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Codeur et decodeur de detection d'erreur, et diviseur |
Family Cites Families (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3980874A (en) | 1975-05-09 | 1976-09-14 | Burroughs Corporation | Binary to modulo M translation |
JP2577914B2 (ja) * | 1987-06-11 | 1997-02-05 | クラリオン株式会社 | m系列符号発生器 |
FR2622713A1 (fr) | 1987-10-30 | 1989-05-05 | Thomson Csf | Circuit de calcul utilisant une arithmetique residuelle |
FR2658932A1 (fr) | 1990-02-23 | 1991-08-30 | Koninkl Philips Electronics Nv | Procede de codage selon la methode dite rsa, par un microcontroleur et dispositif utilisant ce procede. |
US5384786A (en) * | 1991-04-02 | 1995-01-24 | Cirrus Logic, Inc. | Fast and efficient circuit for identifying errors introduced in Reed-Solomon codewords |
US5274707A (en) | 1991-12-06 | 1993-12-28 | Roger Schlafly | Modular exponentiation and reduction device and method |
CA2129236C (en) | 1992-12-29 | 1998-12-22 | Shiping Li | Efficient crc remainder coefficient generation and checking device and method |
US5642367A (en) * | 1994-02-07 | 1997-06-24 | Mitsubishi Semiconductor America, Inc. | Finite field polynomial processing module for error control coding |
US5671377A (en) | 1994-07-19 | 1997-09-23 | David Sarnoff Research Center, Inc. | System for supplying streams of data to multiple users by distributing a data stream to multiple processors and enabling each user to manipulate supplied data stream |
US7190681B1 (en) | 1996-07-10 | 2007-03-13 | Wu William W | Error coding in asynchronous transfer mode, internet and satellites |
US6128766A (en) * | 1996-11-12 | 2000-10-03 | Pmc-Sierra Ltd. | High speed cyclic redundancy check algorithm |
US5942005A (en) * | 1997-04-08 | 1999-08-24 | International Business Machines Corporation | Method and means for computationally efficient error and erasure correction in linear cyclic codes |
US6484192B1 (en) | 1998-01-29 | 2002-11-19 | Toyo Communication Equipment Co., Ltd. | Root finding method and root finding circuit of quadratic polynomial over finite field |
US6223320B1 (en) | 1998-02-10 | 2001-04-24 | International Business Machines Corporation | Efficient CRC generation utilizing parallel table lookup operations |
CA2267721C (en) | 1998-03-26 | 2002-07-30 | Nippon Telegraph And Telephone Corporation | Scheme for fast realization of encryption, decryption and authentication |
US6530057B1 (en) | 1999-05-27 | 2003-03-04 | 3Com Corporation | High speed generation and checking of cyclic redundancy check values |
TW508907B (en) * | 1999-09-27 | 2002-11-01 | Texas Instruments Inc | Method and apparatus for efficient calculation of cyclic redundancy check |
EP1260023A2 (en) * | 2000-02-17 | 2002-11-27 | Analog Devices, Inc. | Method, apparatus, and product for use in generating crc and other remainder based codes |
GB2360177B (en) * | 2000-03-07 | 2003-08-06 | 3Com Corp | Fast frame error checker for multiple byte digital data frames |
DE60113093T2 (de) | 2000-04-25 | 2006-03-30 | Switchforward Ltd., Steepleton | Energiespar-fernsteuerung |
GB0013355D0 (en) | 2000-06-01 | 2000-07-26 | Tao Group Ltd | Parallel modulo arithmetic using bitwise logical operations |
US6721771B1 (en) * | 2000-08-28 | 2004-04-13 | Sun Microsystems, Inc. | Method for efficient modular polynomial division in finite fields f(2{circumflex over ( )}m) |
US6609410B2 (en) | 2000-09-29 | 2003-08-26 | Spalding Sports Worldwide, Inc. | High strain rate tester for materials used in sports balls |
US6732317B1 (en) | 2000-10-23 | 2004-05-04 | Sun Microsystems, Inc. | Apparatus and method for applying multiple CRC generators to CRC calculation |
US20020144208A1 (en) | 2001-03-30 | 2002-10-03 | International Business Machines Corporation | Systems and methods for enabling computation of CRC' s N-bit at a time |
US7027597B1 (en) | 2001-09-18 | 2006-04-11 | Cisco Technologies, Inc. | Pre-computation and dual-pass modular arithmetic operation approach to implement encryption protocols efficiently in electronic integrated circuits |
US7027598B1 (en) | 2001-09-19 | 2006-04-11 | Cisco Technology, Inc. | Residue number system based pre-computation and dual-pass arithmetic modular operation approach to implement encryption protocols efficiently in electronic integrated circuits |
US7174498B2 (en) | 2002-02-15 | 2007-02-06 | Intel Corporation | Obtaining cyclic redundancy code |
US7458006B2 (en) * | 2002-02-22 | 2008-11-25 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages |
US6904558B2 (en) | 2002-02-22 | 2005-06-07 | Agilent Technologies, Inc. | Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages |
US7512230B2 (en) | 2002-04-30 | 2009-03-31 | She Alfred C | Method and apparatus of fast modular reduction |
US7508936B2 (en) | 2002-05-01 | 2009-03-24 | Sun Microsystems, Inc. | Hardware accelerator for elliptic curve cryptography |
US7187770B1 (en) | 2002-07-16 | 2007-03-06 | Cisco Technology, Inc. | Method and apparatus for accelerating preliminary operations for cryptographic processing |
US7343541B2 (en) | 2003-01-14 | 2008-03-11 | Broadcom Corporation | Data integrity in protocol offloading |
US7243289B1 (en) * | 2003-01-25 | 2007-07-10 | Novell, Inc. | Method and system for efficiently computing cyclic redundancy checks |
US7036067B2 (en) | 2003-03-28 | 2006-04-25 | Arraycomm, Llc | Error detection for multi-stream communications |
US7058787B2 (en) | 2003-05-05 | 2006-06-06 | Stmicroelectronics S.R.L. | Method and circuit for generating memory addresses for a memory buffer |
US7373514B2 (en) | 2003-07-23 | 2008-05-13 | Intel Corporation | High-performance hashing system |
US7673214B2 (en) | 2003-11-19 | 2010-03-02 | Honeywell International Inc. | Message error verification using checking with hidden data |
US7543142B2 (en) | 2003-12-19 | 2009-06-02 | Intel Corporation | Method and apparatus for performing an authentication after cipher operation in a network processor |
US20050149744A1 (en) | 2003-12-29 | 2005-07-07 | Intel Corporation | Network processor having cryptographic processing including an authentication buffer |
US7171604B2 (en) | 2003-12-30 | 2007-01-30 | Intel Corporation | Method and apparatus for calculating cyclic redundancy check (CRC) on data using a programmable CRC engine |
US7529924B2 (en) | 2003-12-30 | 2009-05-05 | Intel Corporation | Method and apparatus for aligning ciphered data |
US7543214B2 (en) * | 2004-02-13 | 2009-06-02 | Marvell International Ltd. | Method and system for performing CRC |
US20060059219A1 (en) | 2004-09-16 | 2006-03-16 | Koshy Kamal J | Method and apparatus for performing modular exponentiations |
US7590930B2 (en) | 2005-05-24 | 2009-09-15 | Intel Corporation | Instructions for performing modulo-2 multiplication and bit reflection |
US7707483B2 (en) | 2005-05-25 | 2010-04-27 | Intel Corporation | Technique for performing cyclic redundancy code error detection |
US20070083585A1 (en) | 2005-07-25 | 2007-04-12 | Elliptic Semiconductor Inc. | Karatsuba based multiplier and method |
US7958436B2 (en) | 2005-12-23 | 2011-06-07 | Intel Corporation | Performing a cyclic redundancy checksum operation responsive to a user-level instruction |
US20070157030A1 (en) | 2005-12-30 | 2007-07-05 | Feghali Wajdi K | Cryptographic system component |
US8229109B2 (en) | 2006-06-27 | 2012-07-24 | Intel Corporation | Modular reduction using folding |
US7827471B2 (en) | 2006-10-12 | 2010-11-02 | Intel Corporation | Determining message residue using a set of polynomials |
US7925011B2 (en) | 2006-12-14 | 2011-04-12 | Intel Corporation | Method for simultaneous modular exponentiations |
US8689078B2 (en) | 2007-07-13 | 2014-04-01 | Intel Corporation | Determining a message residue |
US7886214B2 (en) | 2007-12-18 | 2011-02-08 | Intel Corporation | Determining a message residue |
US8042025B2 (en) | 2007-12-18 | 2011-10-18 | Intel Corporation | Determining a message residue |
US9052985B2 (en) | 2007-12-21 | 2015-06-09 | Intel Corporation | Method and apparatus for efficient programmable cyclic redundancy check (CRC) |
US8189792B2 (en) | 2007-12-28 | 2012-05-29 | Intel Corporation | Method and apparatus for performing cryptographic operations |
US8103928B2 (en) | 2008-08-04 | 2012-01-24 | Micron Technology, Inc. | Multiple device apparatus, systems, and methods |
-
2007
- 2007-07-13 US US11/777,538 patent/US8689078B2/en not_active Expired - Fee Related
-
2008
- 2008-06-30 EP EP08772266A patent/EP2181386A4/en not_active Ceased
- 2008-06-30 CN CN200880106206A patent/CN101796482A/zh active Pending
- 2008-06-30 WO PCT/US2008/068801 patent/WO2009012050A2/en active Application Filing
- 2008-06-30 JP JP2010516132A patent/JP5384492B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0385923A (ja) * | 1989-08-30 | 1991-04-11 | Fujitsu Ltd | Crc演算方式 |
JP2000201085A (ja) * | 1999-01-05 | 2000-07-18 | Ntt Mobil Communication Network Inc | 符号化方法および復号方法 |
WO2003090362A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Codeur et decodeur de detection d'erreur, et diviseur |
Also Published As
Publication number | Publication date |
---|---|
EP2181386A2 (en) | 2010-05-05 |
US20090019342A1 (en) | 2009-01-15 |
WO2009012050A2 (en) | 2009-01-22 |
JP5384492B2 (ja) | 2014-01-08 |
EP2181386A4 (en) | 2012-11-28 |
US8689078B2 (en) | 2014-04-01 |
WO2009012050A3 (en) | 2009-03-12 |
CN101796482A (zh) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5384492B2 (ja) | メッセージ剰余の決定 | |
JP4643957B2 (ja) | メッセージのcrcを計算するための方法 | |
US8468439B2 (en) | Speed-optimized computation of cyclic redundancy check codes | |
JP5164277B2 (ja) | 一組の多項式を用いたメッセージ剰余の決定 | |
JP3233860B2 (ja) | リードソロモン復号器 | |
US8413024B2 (en) | Performing a cyclic redundancy checksum operation responsive to a user-level instruction | |
US10248498B2 (en) | Cyclic redundancy check calculation for multiple blocks of a message | |
US20050010630A1 (en) | Method and apparatus for determining a remainder in a polynomial ring | |
US6904558B2 (en) | Methods for computing the CRC of a message from the incremental CRCs of composite sub-messages | |
US20030061561A1 (en) | Method, apparatus, and product for use in generating CRC and other remainder based codes | |
JP2011123884A (ja) | プログラム可能な巡回冗長度検査(crc)計算のための命令セット・アーキテクチャ | |
US7886214B2 (en) | Determining a message residue | |
US8042025B2 (en) | Determining a message residue | |
JP4777258B2 (ja) | ガロア体乗算のためのルックアップテーブルを使用するリード・ソロモン符号の符号化および復号化 | |
US7613980B2 (en) | System for computing a CRC value by processing a data message a word at a time | |
US8312363B2 (en) | Residue generation | |
JP3812983B2 (ja) | エラー評価多項式係数計算装置 | |
KR20080052039A (ko) | 순환 중복 검사에 의한 정정 에러를 검사하는 방법 및 그장치 | |
JPH1065552A (ja) | 誤り訂正の演算処理方法及び処理回路 | |
Hajare et al. | Design and Implementation of Parallel CRC Generation for High Speed Application | |
JPH06104773A (ja) | 線形代数符号のキー式の解を求めるためのプログラム可能な逐次形キー式求解回路及び方法 | |
GB2408608A (en) | Cyclic Redundancy Checks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120606 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5384492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |