JP2010529667A - 回路基板の製造方法 - Google Patents
回路基板の製造方法 Download PDFInfo
- Publication number
- JP2010529667A JP2010529667A JP2010510837A JP2010510837A JP2010529667A JP 2010529667 A JP2010529667 A JP 2010529667A JP 2010510837 A JP2010510837 A JP 2010510837A JP 2010510837 A JP2010510837 A JP 2010510837A JP 2010529667 A JP2010529667 A JP 2010529667A
- Authority
- JP
- Japan
- Prior art keywords
- powder
- circuit board
- copper
- laser
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
複数の回路基板、特に絶縁体層によって分離された少なくとも2つの導電性表面およびホールを備えた回路基板の導電性表面を接続するための、または電気を伝導する方式で基板上に導体を作るための方法。この方法において、粉末形態の金属または合金が供給され、その粉末は、統一された導電性構造を作るためにレーザを使って焼結される。
Description
本発明は、回路基板の製造において使用するための方法に関わる。
最近、多くの種類の回路基板が、単純な用途から極めて複雑で大規模な用途にまで及ぶ大部分の多様な用途で非常に広範囲に使われている。
以前、回路基板は、絶縁ベース基板の1つの側に接続のために使われる銅層が存在するような、片面の構造であった。そしてそれは、導電性および非導電性の領域を形成するのに適切な方法でエッチングされた。その部材は、銅表面上の最も適切な位置にはんだ付けされた。
最近では、回路基板は絶縁基板の両面に銅層を有している。なぜならば、小型化の方向に技術が絶えず発展しているからであり、また、可能な限り最も小さい空間に部品を配置することが製造技術の点から経済的であるからである。ゆえに、回路基板の両面が利用されうる。
多様に変化する機械的、化学的、および電気的特性を持った、多くの様々な材料が、回路基板のベース材料として使用される。一般に使われる1つの材料は、ガラス繊維とエポキシ樹脂から作られた基板であり、それはしばしばFR4という名前で一般的に呼ばれる。基板の特性は良好であって、また耐火性物質をも含み、要求の厳しい場所において必要とされる耐火性を達成することを可能にする。
回路基板にはホール(孔)が作られ、電気的接続を基板の他の側に取るよう意図される。ある状況では、基板の両側の銅層間にも接続をなす時には、回路基板上に置かれる部材の「足」(foot)は、はんだ付けによって、基板の両側の銅層に付着されうる。
他の方法は、回路基板の種々の表面上の銅層間のホールを通して銅ブリッジが形成される時に、いわゆるスルー・カッパリング(through coppering)を行なうことである。
第3の方法は、必要に応じて銅層にはんだ付けすることのできる、タイト・フィッティング銅スリーブ(tight-fitting copper sleeve)をホールに挿入することである。
既に述べたように、銅層の不要な部分をエッチング除去することによって、すなわち回路にとって必要とされる銅層の該当部分のみを残すことによって、回路を回路基板表面上に作ることができる。この方法は長きにわたる製品開発プロセスの結果であって、そして現在では、自動化された生産ラインにおいて実施される。エッチングによって除去された銅層は、エッチング後に酸の中から回収される。レーザを使った機械加工も行なうことができる。その場合、過剰な銅は表面から蒸発させられる。このようにして、不必要な銅をFR4の表面から除去することによって、前記方法で回路パターンが作られる。
勿論、この方法で回路を作ることは極めて非能率的な方法であり、多くの場合、FR4表面上で作られてきた銅層の90%を超えるものが、複雑な生産プロセスを使って除去される。
本発明は、回路基板の2つの面の互いの前記接続、のみならず回路基板の表面上への回路パターンの作成を、迅速、確実、および経済的に行なえることを支援する方法を創出することを目的とする。
本発明の、前述の、およびその他の利点と利益は、添付の特許請求の範囲における特徴として記載された方法によって達成される。
図1による工程についてまず説明する。
本発明の基本原理は、製造プロセスに容易に統合されうる速い方法を作るために、カード(基板)の異なった側において銅層を共に接続するためにレーザを使う、ということである。レーザは、カードにホールを作るのに一般的に使われるのと同じレーザでありうるが、全体的な意図は、明らかに、その目的に適した波長のレーザを使う、ということである。
上述のように、基板回路におけるホールは、2つの異なった波長で動作するレーザユニットをさらに有することができるレーザを使って、作られうる。2つの波長の一つは銅を貫通するために使われ、他は銅層間の絶縁体層を貫通するのに使われる。
本発明によれば、コンタクト(接続部)を形成するために、また実際にホールを充填するために、粒子状の銅または銅を含む材料が使われる。この材料はホール中に適切に供給され、供給された材料は本質的に固体形態に焼結され、粒子状物質の追加と新たなバッチ処理の焼結が、必要とされるコンタクトを作るのに要する程度の回数だけ繰り返される。
図1は、絶縁体層FR4の両側に銅層Cuが存在することを示す。回路基板がベース基板3上に置かれる時に、ホールはすべての層を通して作られる。パウダーノズル1は、1バッチ分(1回分)の粉末をホールに導入するのに使われる。次の段階では、レーザ2がホール中の粉末を焼結し、そしてこれらの段階が必要される程度の回数だけ繰り返される。この場合、繰り返しは1回だけ行なわれる。このようにして、導電体が銅層Cu間に作られる。
本発明による方法は迅速であり、上述のように既存の製造システムに容易に統合されうる。
使われるレーザの波長は、例えば532nmでありうる。そしてそれは、一方の及び同じレーザが回路基板の銅と絶縁体層の両方を通してホールを作るのに使われる時に、一般的に使われるものである。勿論、他の波長も利用可能である。通常状態の下では、10600nmが、何がしかの波長の非限定的な上限と見なされうる。レーザのパワーは銅粉末の十分に速い焼結を達成するよう選ばれる。
既知の方法では、回路基板上の状態は、開けられるべきホールが両方の絶縁体層と両方の銅層を通して延長するようなものでありうる。この時、焼結が、焼結されるべき銅が付着しないであろうベースの上部で起こるであろうことは明白である。ホールが第2の表面の銅層に貫通しないで延びるならば、前述の問題は起こらず、その代わり、粉末の追加と焼結がホールの底部から始まるであろう。
明らかに、銅粉末をホールの中に添加するために、いくつかの適切なデバイスを使わなければならない。そのようなものとして、ここでは、他の用途のために開発された容易に修正可能な装置を当該目的に見いだしうるので、供給装置の動作を考慮する意図はない。装置を十分に速くし、粉末の添加を、良好な最終的結果を確実にするのに十分正確にすることが、重要である。
電気伝導率は回路基板の製造において第一の重要性を有する。従って、焼結されるホールにおいて、電気伝導率は、少なくとも、回路基板の絶縁層の表面に一般的に使われる30マイクロメートル厚さの銅フィルムと同じオーダーのものであるべきである。しかしながら、この大きさ(規模)は意図された目的に応じて変化しうる。それによって、ホールの電気伝導率も相応して調整されなければならない。
粉末、または十分に多くの銅含有量を有する粉末としての銅は主要な焼結物質であるが、勿論、対応する特性は他の金属または合金を使って達成することができる。しかしながら最近では、金属としてリードを使用することが望ましくなく、また恐らくは許容されないことさえある。
最も良好なケースでは、焼結された金属または合金は少し柔軟でありうる。というのは、ある条件下において、回路基板の動作は、絶縁体層における限定された厚さ変化を意味しうるからである。
図2は、本発明の第2の実施形態を概略的に示す。
本発明の第2の実施形態によれば、回路基板の表面の電気伝導率は、直接絶縁体上に、例えばFR4基板の表面上に、銅粉末を焼結することによっても作り出される。焼結は、粉末にされた銅を基板の表面上に広げることによって行なわれ、その粉末はレーザによって焼結温度に加熱される。その材料は、粉末粒子が溶解するのに十分長い間その温度に保たれる。焼結銅は、絶縁体の表面を少し融かし、それにより銅はそこに固く付着する。
図2は、粉末を広げることから焼結までのプロセスが、どのように行われるか示す。それにより、要求される幅と形状の粒子状の銅のはんだは、前述の実施形態と同様に、段階Iにおいてノズル1から絶縁体FR4の表面に広げられる。レーザ2がノズル1の後に続き、段階IIにおいて絶縁体表面上へ広げられた銅粉末を焼結する。焼結された部分は参照番号4が付されており、レーザ光線が移動する方向にある非焼結部分は参照番号5が付されている。加熱プロセスの進捗は、プロセス間において温度測定によって監視されうる。そしてそれは、例えば、パイロメータ(高温計)を使って行なうことができる。
粉末はデジタル制御されたノズルを使って供給することができ、そして例えばへらを使って全領域にわたって平らな層に広げることができる。処理後に残った使われなかった粉末は、その際に再利用できる。粉末は、特にさらに大きな連続体を製造する時には、マスクを使って適所で広げることもできる。粉末の供給が加熱よりも長くかかるならば、粉末は、生成物上の他の位置においてレーザ処理が行なわれるのと同時に、いくつかのノズルから供給することができる。
焼結される材料は、粒径と組成の両方について、本発明に従う目的に適するように選ばれる。そのプロセスは、良好な結果を達成するために、使用すべきレーザとそのパワー、焼結のために使われる時間とパワー、およびその他のパラメータを選ぶことによっていろいろな方法で調整できる。
必要なレーザ装置は適切な波長と電力を備えたレーザから成り、そしてそのビームは十分な精度で制御されうる。ビームのサイズも、作られた導体の断面積が、十分な電気伝導率を確実にするのに十分な大きさとなるようなものでなければならないし、また、現在の技術で達成される導体の幅と絶縁体間隔よりも大きなスペースを取らないよう、回路が十分狭いものでなければならない。実際には、100μmより狭い幅、好ましくは25μm程度の狭い幅の導体が達成されるべきである。これには、ビーム、例えばファイバーレーザの適度に良好な特性を必要とする。いろいろな種類のNd:YAGレーザ、およびダイオードレーザもまたその目的に適合しうる。
本発明の多く変化が可能であるが、それにもかかわらず、それらは添付の特許請求の範囲を特徴付ける保護の範囲内に存在する。
1 ノズル
2 レーザ
3 ベース基板
4 焼結された部分
5 非焼結部分
2 レーザ
3 ベース基板
4 焼結された部分
5 非焼結部分
Claims (7)
- 回路基板、特に絶縁体層によって分離され、そしてホールを有する2つの導電性の表面を備えた回路基板の導電性部分を、電気を伝導する方式で形成するための方法であって、
・前記表面を接続する前記ホールの中に、または回路基板の絶縁体層の上部に、粉末形態の金属または合金を供給し、
・前記粉末を統一された導電性構造を作るためにレーザを使って焼結し、
・必要に応じて、前記粉末の追加および焼結を、要求される電気伝導率を達成するのに十分な回数繰り返す
ことを特徴とする方法。 - 前記粉末として銅粉末が使われることを特徴とする請求項1に記載の方法。
- 銅含有量を有する粉末が前記粉末として使われることを特徴とする請求項1に記載の方法。
- 波長が532〜10600nmの範囲のレーザを使うことを特徴とする請求項1から3のいずれか1項に記載の方法。
- 粒子状物質形態の導電性の金属または合金を前記回路基板の絶縁体表面上に広げ、粒子状物質の材料を、導電性部材を作るために、前記絶縁体表面に付着するのに要求されるパターンとして焼結することを特徴とする請求項1に記載の方法。
- 粒子状物質形態の金属/合金を、特に本質的に要求される幅のラインとして絶縁体表面上に広げることを特徴とする請求項5に記載の方法。
- 粒子状物質形態の金属/合金は、本質的に前記回路基板の全領域にわたる層を形成するように広げられ、非焼結材料を除去することによって、伝導率を要求される部分のみ焼結することを特徴とする請求項5に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20070453A FI20070453A0 (fi) | 2007-06-07 | 2007-06-07 | Menetelmä piirilevyjen valmistuksessa |
FI20070904A FI20070904A0 (fi) | 2007-06-07 | 2007-11-26 | Menetelmä piirilevyjen valmistuksessa |
PCT/FI2008/050312 WO2008152193A1 (en) | 2007-06-07 | 2008-05-29 | Method in manufacturing of circuit boards |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010529667A true JP2010529667A (ja) | 2010-08-26 |
Family
ID=38786682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010510837A Pending JP2010529667A (ja) | 2007-06-07 | 2008-05-29 | 回路基板の製造方法 |
Country Status (11)
Country | Link |
---|---|
US (1) | US20100146781A1 (ja) |
EP (1) | EP2151150A4 (ja) |
JP (1) | JP2010529667A (ja) |
KR (1) | KR20100018041A (ja) |
CN (1) | CN101711488A (ja) |
AU (1) | AU2008263848A1 (ja) |
BR (1) | BRPI0812579A2 (ja) |
CA (1) | CA2690198A1 (ja) |
FI (1) | FI20070904A0 (ja) |
RU (1) | RU2009147684A (ja) |
WO (1) | WO2008152193A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015145848A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
JP2015195329A (ja) * | 2014-03-28 | 2015-11-05 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
JP2016039171A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
WO2016072011A1 (ja) * | 2014-11-07 | 2016-05-12 | 富士機械製造株式会社 | 配線形成方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI613177B (zh) * | 2011-11-16 | 2018-02-01 | 製陶技術股份有限公司 | 製造一基材的方法 |
CN103440074A (zh) * | 2013-07-18 | 2013-12-11 | 苏州触动电子科技有限公司 | 一种投射式电容触控屏制作工艺 |
US9456507B2 (en) * | 2013-10-07 | 2016-09-27 | The Boeing Company | Ecological method for constructing circuit boards |
DE102014116275A1 (de) * | 2014-11-07 | 2016-05-12 | Webasto SE | Verfahren zur Herstellung eines Kontaktbereichs für eine Schicht eines elektrischen Heizgeräts sowie Vorrichtung für ein elektrisches Heizgerät für ein Kraftfahrzeug |
US20180264722A1 (en) * | 2015-04-14 | 2018-09-20 | Hewlett-Packard Development Company, L.P. | Marking build material |
CN108735315B (zh) * | 2018-06-04 | 2024-05-14 | 江苏核电有限公司 | 一种vver乏燃料组件贮存栅元及制造方法 |
DE102021107711A1 (de) | 2021-03-26 | 2022-09-29 | Gottfried Wilhelm Leibniz Universität Hannover, Körperschaft des öffentlichen Rechts | Elektrisches Bauteil und Verfahren zu dessen Herstellung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922385B2 (ja) * | 1980-04-25 | 1984-05-26 | 日産自動車株式会社 | セラミツク基板のスル−ホ−ル充填用導電体ペ−スト |
WO1985001415A1 (en) * | 1983-09-21 | 1985-03-28 | Allied Corporation | Method of making a printed circuit board |
US4781495A (en) * | 1986-10-14 | 1988-11-01 | Lubra Sheet Corp. | Dry lubricant drilling of thru-holes in printed circuit boards |
US4929370A (en) * | 1986-10-14 | 1990-05-29 | Lubra Sheet Corporation | Dry lubricant drilling of thru-holes in printed circuit boards |
US5296062A (en) * | 1986-10-17 | 1994-03-22 | The Board Of Regents, The University Of Texas System | Multiple material systems for selective beam sintering |
US5011725A (en) * | 1987-05-22 | 1991-04-30 | Ceramics Process Systems Corp. | Substrates with dense metal vias produced as co-sintered and porous back-filled vias |
US5176772A (en) * | 1989-10-05 | 1993-01-05 | Asahi Glass Company Ltd. | Process for fabricating a multilayer ceramic circuit board |
US5229549A (en) * | 1989-11-13 | 1993-07-20 | Sumitomo Electric Industries, Ltd. | Ceramic circuit board and a method of manufacturing the ceramic circuit board |
US5011655A (en) * | 1989-12-22 | 1991-04-30 | Inco Alloys International, Inc. | Process of forming a composite structure |
US5724727A (en) * | 1996-08-12 | 1998-03-10 | Motorola, Inc. | Method of forming electronic component |
TW369672B (en) * | 1997-07-28 | 1999-09-11 | Hitachi Ltd | Wiring board and its manufacturing process, and electrolysis-free electroplating method |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
JP4030285B2 (ja) * | 2001-10-10 | 2008-01-09 | 株式会社トクヤマ | 基板及びその製造方法 |
US20060044083A1 (en) * | 2004-08-27 | 2006-03-02 | Maksim Kuzmenka | Circuit board and method for producing a circuit board |
US7342183B2 (en) * | 2005-07-11 | 2008-03-11 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with sintered paste connections, multilayered substrate assembly, electrical assembly and information handling system utilizing same |
-
2007
- 2007-11-26 FI FI20070904A patent/FI20070904A0/fi unknown
-
2008
- 2008-05-29 EP EP08761708A patent/EP2151150A4/en not_active Withdrawn
- 2008-05-29 US US12/601,142 patent/US20100146781A1/en not_active Abandoned
- 2008-05-29 AU AU2008263848A patent/AU2008263848A1/en not_active Abandoned
- 2008-05-29 JP JP2010510837A patent/JP2010529667A/ja active Pending
- 2008-05-29 KR KR1020107000203A patent/KR20100018041A/ko not_active Application Discontinuation
- 2008-05-29 RU RU2009147684/07A patent/RU2009147684A/ru not_active Application Discontinuation
- 2008-05-29 CA CA2690198A patent/CA2690198A1/en not_active Abandoned
- 2008-05-29 WO PCT/FI2008/050312 patent/WO2008152193A1/en active Application Filing
- 2008-05-29 CN CN200880019046.0A patent/CN101711488A/zh active Pending
- 2008-05-29 BR BRPI0812579-1A2A patent/BRPI0812579A2/pt not_active Application Discontinuation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015145848A1 (ja) * | 2014-03-28 | 2015-10-01 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
JP2015195329A (ja) * | 2014-03-28 | 2015-11-05 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
US20160128189A1 (en) * | 2014-03-28 | 2016-05-05 | Shuhou Co., Ltd. | Method of manufacturing conductive wiring and conductive wiring |
US9585251B2 (en) | 2014-03-28 | 2017-02-28 | Shuhou Co., Ltd. | Method of manufacturing conductive wiring and conductive wiring |
JP2016039171A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
WO2016072011A1 (ja) * | 2014-11-07 | 2016-05-12 | 富士機械製造株式会社 | 配線形成方法 |
JPWO2016072011A1 (ja) * | 2014-11-07 | 2017-08-17 | 富士機械製造株式会社 | 配線形成方法 |
Also Published As
Publication number | Publication date |
---|---|
EP2151150A1 (en) | 2010-02-10 |
BRPI0812579A2 (pt) | 2015-02-18 |
EP2151150A4 (en) | 2011-07-06 |
AU2008263848A1 (en) | 2008-12-18 |
CN101711488A (zh) | 2010-05-19 |
KR20100018041A (ko) | 2010-02-16 |
US20100146781A1 (en) | 2010-06-17 |
FI20070904A0 (fi) | 2007-11-26 |
RU2009147684A (ru) | 2011-07-20 |
CA2690198A1 (en) | 2008-12-18 |
WO2008152193A1 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010529667A (ja) | 回路基板の製造方法 | |
CN103404239B (zh) | 多层配线基板及其制造方法 | |
US11881414B2 (en) | Method for manufacturing glass device, and glass device | |
JP2005217388A (ja) | 半導体パッケージ基板のプリ半田構造及びその製法 | |
CN106328544A (zh) | 氮化物陶瓷覆铜板的图形化方法及氮化物陶瓷覆铜板 | |
JP2007324301A (ja) | 窒化物セラミックス回路基板の製造方法。 | |
JP5807145B2 (ja) | 実装構造体 | |
JP2006303392A (ja) | プリント配線板と電子回路基板及びその製造方法 | |
US9173282B2 (en) | Interconnect structures and methods of making the same | |
TWI450656B (zh) | 電路板及其製作方法 | |
CN211321678U (zh) | 多层布线基板 | |
JP4172893B2 (ja) | 金属ベース回路基板の製造方法 | |
JP2016086013A (ja) | フィルム状プリント回路板及びその製造方法 | |
JP2018170459A (ja) | プリント基板の製造方法 | |
JP2015222841A (ja) | メタライズドセラミックスビア基板及びその製造方法 | |
JP2008010616A (ja) | 部品内蔵配線板 | |
JP2015207710A (ja) | 配線基板 | |
WO2015145848A1 (ja) | 導電配線の製造方法および導電配線 | |
JP2011192767A (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP2007103171A (ja) | 導電パターンのヒューズ構造 | |
JP2015195329A (ja) | 導電配線の製造方法および導電配線 | |
JP2006049457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2006294835A (ja) | 印刷回路基板及びその作製方法 | |
JP2022149296A (ja) | プリント配線板とその製造方法 | |
JP2006339588A (ja) | 配線回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110530 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20121009 |