JP2010519797A - 無線送信デバイス - Google Patents
無線送信デバイス Download PDFInfo
- Publication number
- JP2010519797A JP2010519797A JP2009549431A JP2009549431A JP2010519797A JP 2010519797 A JP2010519797 A JP 2010519797A JP 2009549431 A JP2009549431 A JP 2009549431A JP 2009549431 A JP2009549431 A JP 2009549431A JP 2010519797 A JP2010519797 A JP 2010519797A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- delay
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims description 43
- 230000015654 memory Effects 0.000 claims abstract description 86
- 230000003111 delayed effect Effects 0.000 claims abstract description 51
- 238000001914 filtration Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000001934 delay Effects 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 3
- 230000000644 propagated effect Effects 0.000 description 12
- 230000008901 benefit Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000033001 locomotion Effects 0.000 description 3
- 230000005055 memory storage Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000000411 transmission spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03114—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
- H04L25/03133—Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/7163—Spread spectrum techniques using impulse radio
- H04B1/717—Pulse-related aspects
- H04B1/7174—Pulse generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03375—Passband transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
- H04L2025/03439—Fixed structures
- H04L2025/03445—Time domain
- H04L2025/03471—Tapped delay lines
- H04L2025/03477—Tapped delay lines not time-recursive
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Dc Digital Transmission (AREA)
- Pulse Circuits (AREA)
Abstract
Description
-たとえば米国特許第6 603 818号および米国特許第6 625 229号に記載のステップ信号の倍数導出。
-たとえば欧州特許第1 376 149号に記載の複数の時間シフトされた遅延されたステップの組合せ。
-たとえば米国特許第7 010 056号および米国特許第6 735 238号に記載の単一の時間シフトされた遅延されたステップの合計。
を作成することによって得ることができる。
-互いに関して遅延されたM個の信号を出力するように設計された1つの遅延線であって、Mが、非ゼロ整数である、1つの遅延線と、
-波形の少なくともM個のディジタルサンプルを格納し、M個の遅延された信号のうちの1つの制御の下で、それぞれM個のディジタルサンプルのそれぞれを出力として出力するように設計されたメモリと、
-M個のディジタル波形サンプルのアナログ信号への変換を実行するように設計されたディジタル-アナログ変換器と
を少なくとも含む、送信デバイスが提案される。
-互いに関して遅延されたM個の信号を出力するように設計された1つの遅延線であって、Mが、1より大きい整数である、1つの遅延線と、
-波形の少なくともM個のディジタルサンプルを格納するように設計されたメモリであって、各ディジタルサンプルが、N個のビットを含み、M個の遅延された信号のうちの1つの制御の下で、それぞれN個の出力線上で連続してM個のディジタルサンプルのそれぞれを出力するように設計された、メモリと、
-N個の出力線にリンクされたN個の入力を含みディジタル-アナログ変換器であって、メモリのN個の出力線から入力として受け取られるM個のディジタルサンプルを変換し、波形を表すアナログ信号を一緒に形成するM個のアナログ変換されたディジタルサンプルのそれぞれを当該ディジタル-アナログ変換器の出力に連続して出力するように設計された、ディジタル-アナログ変換器と
を少なくとも含む、送信デバイスにも関する。
-波形のM個の格納されたディジタルサンプルを出力するステップであって、サンプルのそれぞれが、M個の遅延された信号のうちの1つの制御の下で出力される、ステップと、
-波形のM個のディジタルサンプルをアナログ変換するステップであって、得られるアナログ信号が、波形に従うアナログ信号である、ステップと
を少なくとも含む、信号を送信する方法も提案される。
-互いに関して遅延されたM個の信号を作成するステップであって、Mが、1より大きい整数である、ステップと、
-波形のM個の格納されたディジタルサンプルを出力するステップであって、サンプルのそれぞれが、N個のビットを含み、M個の遅延された信号(12.1から12.7)のうちの1つの制御の下でそれぞれN個の出力線(114)上で連続して出力される、ステップと、
-M個のディジタルサンプルをアナログ変換し、波形を表すアナログ信号を一緒に形成するM個のアナログ的に変換されたディジタルサンプルのそれぞれを出力に連続して出力するステップと
を少なくとも含む、信号を送信する方法にも関する。
102 遅延線
104 メモリ
106 ディジタル-アナログ変換器
108 フィルタ
110 入力
120 遅延セル
122 MOSインバータ
124 MOSインバータ
125 負荷
126 MOSトランジスタ
127 負荷
128 MOSトランジスタ
129 NMOSトランジスタ
130 入力
131 NMOSトランジスタ
132 出力
133 位相比較器
134 制御入力
135 抵抗
136 ストレージ要素
137 キャパシタ
138 インバータ
140 MOSトランジスタ
148 フリップフロップ
162 第2増幅器
200 送信デバイス
202 論理遅延線
204 メモリ
209 信号線
214 一方の極性の電力増幅器
216 他方の極性の電力増幅器
220 変圧器
224 差動ディジタル-アナログ変換器
300 送信デバイス
Claims (43)
- 送信デバイスであって、
互いに関して遅延されたM個の信号(12.1から12.7)を出力するように設計された1つの遅延線(102、202)と、
波形の少なくともM個のディジタルサンプル(9)を格納するとともに、前記M個の遅延された信号(12.1から12.7)のうちの1つの制御の下でそれぞれN個の出力線(114)上で連続して前記M個のディジタルサンプル(9)のそれぞれを出力するように設計されたメモリ(104、204)と、
前記N個の出力線(114)にリンクされたN個の入力(114)を含むディジタル-アナログ変換器(106、224)と、
を少なくとも含み、
前記Mは、1より大きい整数であり、
前記各ディジタルサンプル(9)は、N個のビットを含み、
前記ディジタル-アナログ変換器は、前記メモリ(104、204)の前記N個の出力線(114)から入力として受け取られる前記M個のディジタルサンプル(9)を変換するとともに、前記波形を表すアナログ信号(11)を一緒に形成する前記M個のアナログ変換されたディジタルサンプル(9)のそれぞれを当該ディジタル-アナログ変換器(106、224)の出力(116)に連続して出力するように設計されていることを特徴とする送信デバイス(100、200、300)。 - 前記遅延線(102、202)が、互いに直列に接続された少なくともM個の遅延セル(120、120.1から120.7)を含み、
各遅延セル(120、120.1から120.7)が、このセル(120、120.1から120.7)に入る信号(130、130.1から130.7)に遅延を適用し、前記遅延された入力信号を前記M個の遅延された信号(12.1から12.7)のうちの1つとして前記メモリ(104、204)に出力するように設計されることを特徴とする請求項1に記載の送信デバイス(100、200、300)。 - 前記M個の遅延された信号(12.1から12.7)の中の2つの連続する信号の間で前記遅延セル(120、120.1から120.7)によって適用される前記遅延が、ほぼ同一であることを特徴とする請求項2に記載の送信デバイス(100、200、300)。
- 各遅延セル(120、120.1から120.7)が、少なくとも1つの制御入力(134、134.1から134.7)を含み、
前記遅延セル(120、120.1から120.7)のそれぞれによって適用される前記遅延の持続時間が、前記遅延セル(120、120.1から120.7)の前記制御入力(134、134.1から134.7)に印加される制御電圧または制御電流に依存することを特徴とする請求項2または3に記載の送信デバイス(100、200、300)。 - 各遅延セル(120)が、直列に接続された2つのMOSインバータ(122、124)および前記MOSインバータのうちの一方(122)に接続された少なくとも1つのMOSトランジスタ(126)をさらに含み、
各遅延セル(120)の前記制御入力(134)が、この遅延セル(120)の前記MOSトランジスタ(126)のゲートに接続されることを特徴とする請求項4に記載の送信デバイス(100、200、300)。 - 各遅延セル(120)が、前記MOSインバータのうちの他方(124)に接続された第2MOSトランジスタ(128)をさらに含み、
前記各遅延セル(120)の前記制御入力(134)が、この遅延セル(120)の前記第2MOSトランジスタ(128)のゲートに接続されることを特徴とする請求項5に記載の送信デバイス(100、200、300)。 - 前記各遅延セル(120)が、少なくとも2つのNMOSトランジスタ(129、131)を含み、
前記各NMOSトランジスタ(129、131)の1つのドレインが、抵抗(125、127)に接続され、
前記各遅延セル(120)の入力(130)が、前記NMOSトランジスタ(129、131)のゲートの間で差動式の形で印加され、
前記各遅延セル(120)の出力(132)が、前記NMOSトランジスタ(129、131)のドレインの間で差動式の形でとられることを特徴とする請求項2から4のいずれか一項に記載の送信デバイス(100、200、300)。 - 前記遅延線(102、202)が、少なくとも1つの遅延ロックループを含むことを特徴とする請求項1から7のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記遅延ロックループが、少なくとも1つの位相比較器(133)および低域フィルタ(135、137)を含むことを特徴とする請求項8に記載の送信デバイス(100、200、300)。
- 前記波形の前記M個のディジタルサンプル(9)が、アドレッシングなしで前記メモリ(104、204)内にシーケンシャルに格納されることを特徴とする請求項1から9のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記メモリ(104、204)が、N個のストレージ要素(136)の少なくともM個のカラムを含み、M個のストレージ要素(136)のN個のラインをも形成することを特徴とする請求項1から10のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記メモリ(104、204)が、前記M個の遅延された信号のうちの1つと前記M個の遅延された信号のうちの反転された別の1つとの間でAND論理演算を実行するように設計されたM個のAND論理ゲート(142)をさらに含むことを特徴とする請求項11に記載の送信デバイス(100、200、300)。
- 各ストレージ要素(136)が、互いにループにされた少なくとも2つのインバータ(138)および少なくとも2つのMOSトランジスタ(140)を含み、
各MOSトランジスタ(140)が、前記インバータ(138)のうちの1つの入力にそれぞれリンクされ、
所与のカラム内のN個のストレージ要素(136)の前記MOSトランジスタ(140)のゲートが、前記メモリ(104、204)の前記M個のAND論理ゲート(142)のうちの1つの出力に接続されることを特徴とする請求項12に記載の送信デバイス(100、200、300)。 - 各ストレージ要素(136)が、少なくとも1つのフリップフロップ(148)およびAND論理ゲート(150)を含み、
所与のカラム内の前記N個のストレージ要素(136)の前記AND論理ゲート(150)のそれぞれの1つの入力が、前記メモリ(104、204)の前記M個のAND論理ゲート(142)のうちの1つの出力に接続され、
前記AND論理ゲート(150)のそれぞれのもう1つの入力が、前記AND論理ゲート(150)と同一のストレージ要素(136)内の前記フリップフロップ(148)の出力に接続されることを特徴とする請求項12に記載の送信デバイス(100、200、300)。 - 各ストレージ要素(136)が、少なくとも1つのフリップフロップ(148)およびAND論理ゲート(150)を含み、
所与のカラム内の前記N個のストレージ要素(136)の前記AND論理ゲート(150)のそれぞれの1つの入力が、前記M個の遅延された信号のうちの1つを受け取るように設計され、
前記AND論理ゲート(150)のそれぞれのもう1つの入力が、前記AND論理ゲート(150)と同一のストレージ要素(136)内の前記フリップフロップ(148)の出力に接続されることを特徴とする請求項11に記載の送信デバイス(100、200、300)。 - M個のストレージ要素(136)のラインのM個のAND論理ゲート(150)の出力が、OR論理ゲート(152)および/またはexclusive OR論理ゲート(154)の少なくともM個の入力に接続されることを特徴とする請求項14または15に記載の送信デバイス(100、200、300)。
- 他のメモリ(204)に接続されている第2メモリをさらに具備し、
前記第2メモリは、その中に複数の波形のディジタルサンプルが格納され、
前記送信デバイス(200、300)が、前記複数の格納された波形のうちの少なくとも1つのディジタルサンプルを前記第2メモリから前記他のメモリ(204)に転送するように設計されることを特徴とする請求項1から16のいずれか一項に記載の送信デバイス(200、300)。 - 前記メモリ(104、204)が、データファイルから前記波形の前記M個のディジタルサンプル(9)を格納するように設計されることを特徴とする請求項1から17のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記ディジタル-アナログ変換器(106、224)のN個の入力(114.1から114.6)のうちで、前記ディジタルサンプルの第nビットがそれに出力されることを意図された1つが、並列に接続された少なくとも2n個のCMOSインバータを含む第n増幅器(156.1から156.6)に接続されることを特徴とする請求項1から18のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記ディジタル-アナログ変換器(106、224)のN個の入力(114.1から114.6)のうちで、前記ディジタルサンプルの第n増幅ビットが出力されることを意図された1つが、並列に接続された2n個のCMOSインバータを使用して作られる2つの第n増幅器(160.1から160.4、162.1から162.4、214、216)にそれぞれ接続された少なくとも2つのAND論理ゲート(164.1から164.4、166.1から166.4、208)に接続され、
前記ディジタル-アナログ変換器(106、224)の前記N個の入力のうちで前記ディジタルサンプルの符号ビットが出力されることを意図された1つ(114.5)が、前記ディジタル-アナログ変換器(106、224)のすべての前記AND論理ゲート(164.1から164.4、166.1から166.4、208)に接続されることを特徴とする請求項1から18のいずれか一項に記載の送信デバイス(100、200、300)。 - 前記ディジタル-アナログ変換器(224)が、前記アナログ信号(11)をフィルタリングするように設計されたキャパシタ(218)をさらに含むことを特徴とする請求項1から22のいずれか一項に記載の送信デバイス(200、300)。
- 前記M個のディジタルサンプルの前記N-1個の振幅ビットがそれに供給される前記メモリ(204)の出力に接続された複数のAND論理ゲート(302)と、
前記M個のディジタルサンプルの前記符号ビットがそれに出力される前記メモリ(204)の出力に接続されたexclusive ORゲート(304)と、をさらに含み、
前記AND論理ゲート(302)および前記exclusive ORゲート(304)の出力が、前記ディジタル-アナログ変換器(224)に接続されることを特徴とする請求項1から23のいずれか一項に記載の送信デバイス(300)。 - 入力として前記アナログ信号(11)を受け取るのに適する、バランタイプ変圧器などの少なくとも1つの変圧器(220)をさらに含むことを特徴とする請求項1から24のいずれか一項に記載の送信デバイス(200、300)。
- 前記ディジタル-アナログ変換器(106)の出力で得られる前記アナログ信号を増幅する手段をさらに含むことを特徴とする請求項1から25のいずれか一項に記載の送信デバイス(100、200、300)。
- 増幅する前記手段が、前記ディジタル-アナログ変換器(106)の出力で得られる前記アナログ信号のフィルタリングをも実行することを特徴とする請求項26に記載の送信デバイス(100、200、300)。
- 前記ディジタル-アナログ変換器(106)の出力で得られる前記アナログ信号(11)をフィルタリングする手段(108)をさらに含むことを特徴とする請求項1から24のいずれか一項に記載の送信デバイス(100)。
- 前記アナログ信号(11)をフィルタリングする手段をさらに含み、前記増幅手段の出力が、前記フィルタリングする手段の入力に接続されることを特徴とする請求項26に記載の送信デバイス(100)。
- 前記フィルタリングする手段(108)が、少なくとも1つの低域フィルタおよび/または少なくとも1つの帯域フィルタを含むことを特徴とする請求項28または29のいずれか一項に記載の送信デバイス(100)。
- 前記アナログ信号が、その周波数が約1GHzと10GHzとの間にある信号であることを特徴とする請求項1から30のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記アナログ信号が、少なくとも1つのウルトラワイドバンド(UWB)パルスを含むことを特徴とする請求項1から31のいずれか一項に記載の送信デバイス(100、200、300)。
- 前記アナログ信号が、IEEE 802.15.4a標準規格に従うパルスの少なくとも1つのバーストを含むことを特徴とする請求項1から32のいずれか一項に記載の送信デバイス(100、200、300)。
- 互いに関して遅延されたM個の信号(12.1から12.7)を作成するステップと、
波形のN個のビットのM個の格納されたディジタルサンプル(9)を出力するステップと、
前記M個のディジタルサンプル(9)をアナログ変換し、前記波形を表すアナログ信号(11)を一緒に形成する前記M個のアナログ変換されたディジタルサンプル(9)のそれぞれを出力(116)に連続して出力するステップと、
を少なくとも含み、
前記Mが、非ゼロ整数であり、
前記サンプル(9)のそれぞれが、前記M個の遅延された信号(12.1から12.7)のうちの1つの制御の下でそれぞれN個の出力線(114)上で連続して出力されることを特徴とする信号を送信する方法。 - 前記M個の遅延された信号(12.1から12.7)のそれぞれが、少なくとも1つのステップ信号および/または立ち上がり面もしくは立ち下がり面および/またはクロック信号を含むことを特徴とする請求項34に記載の送信方法。
- 前記M個の遅延された信号(12.1から12.7)の中の2つの連続する信号の間の遅延が、ほぼ同一であることを特徴とする請求項34または35のいずれか一項に記載の送信方法。
- 前記M個の遅延された信号(12.1から12.7)の遅延が、前記クロック信号(10)の位相誤差を測定することによって得られる制御電圧または制御電流によって調整されることを特徴とする請求項37に記載の送信方法。
- 前記M個の格納されたディジタルサンプル(9)が、前記ディジタルサンプル(9)によって形成される波のサンプリング周波数で出力されることを特徴とする請求項34から38のいずれか一項に記載の送信方法。
- 前記アナログ変換ステップの後に、フィルタリングステップおよび/または増幅ステップをさらに含むことを特徴とする請求項34から41のいずれか一項に記載の送信方法。
- M個の格納されたディジタルサンプル(9)が出力される前記ステップの後に、BPSK変調および/またはDBPSK変調および/またはOOK変調などの前記M個のディジタルサンプルの極性変調のステップをさらに含むことを特徴とする請求項34から42のいずれか一項に記載の送信方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0753371 | 2007-02-20 | ||
FR0753371A FR2912853A1 (fr) | 2007-02-20 | 2007-02-20 | Dispositif emetteur radio |
PCT/EP2008/052006 WO2008101927A1 (fr) | 2007-02-20 | 2008-02-19 | Dispositif emetteur radio |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010519797A true JP2010519797A (ja) | 2010-06-03 |
JP5185293B2 JP5185293B2 (ja) | 2013-04-17 |
Family
ID=38567086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009549431A Expired - Fee Related JP5185293B2 (ja) | 2007-02-20 | 2008-02-19 | 無線送信デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US8179945B2 (ja) |
EP (1) | EP2127112B1 (ja) |
JP (1) | JP5185293B2 (ja) |
FR (1) | FR2912853A1 (ja) |
WO (1) | WO2008101927A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9117507B2 (en) * | 2010-08-09 | 2015-08-25 | Freescale Semiconductor, Inc. | Multistage voltage regulator circuit |
US10404422B2 (en) * | 2016-05-02 | 2019-09-03 | Keysight Technologies, Inc. | Measuring amplitude and phase response of measurement instrument with binary phase shift keying test signal |
US10601434B1 (en) * | 2019-03-29 | 2020-03-24 | Intel Corporation | Apparatus for calibrating a time-interleaved analog-to-digital converter |
FR3099010B1 (fr) * | 2019-07-15 | 2021-08-06 | Commissariat Energie Atomique | Émetteur uwb compact à très basse consommation et forme d’onde reconfigurable |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2401016A (en) * | 2001-06-23 | 2004-10-27 | Siemens Ag | Apparatus for rapidly outputting a waveform template |
JP2005198275A (ja) * | 2003-12-26 | 2005-07-21 | Korea Electronics Telecommun | 超広域送受信のためのパルス信号発生器およびそれを含む送受信装置 |
JP2006512862A (ja) * | 2002-12-31 | 2006-04-13 | インテル・コーポレーション | クロックベース超広帯域送信を生成する方法および装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4127034A (en) * | 1977-12-23 | 1978-11-28 | General Electric Company | Digital rectilinear ultrasonic imaging system |
CA1224570A (en) * | 1984-02-20 | 1987-07-21 | Larry J. Conway | Complex microwave signal generator |
EP0543595B1 (en) * | 1991-11-20 | 1997-08-27 | Matsushita Electric Industrial Co., Ltd. | Beam former for ultrasonic diagnostic apparatus |
DE69434398T2 (de) * | 1993-06-25 | 2005-10-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren und Einrichtung zur Signalformung |
US6122223A (en) * | 1995-03-02 | 2000-09-19 | Acuson Corporation | Ultrasonic transmit waveform generator |
US6603818B1 (en) * | 1999-09-23 | 2003-08-05 | Lockheed Martin Energy Research Corporation | Pulse transmission transceiver architecture for low power communications |
US6735238B1 (en) * | 2000-05-26 | 2004-05-11 | Xtremespectrum, Inc. | Ultra wideband communication system, method, and device with low noise pulse formation |
US7010056B1 (en) * | 2000-10-10 | 2006-03-07 | Freescale Semiconductor, Inc. | System and method for generating ultra wideband pulses |
US6985532B2 (en) * | 2002-06-07 | 2006-01-10 | Texas Instruments Incorporated | Ultra wideband (UWB) transmitter architecture |
EP1376149A1 (fr) | 2002-06-26 | 2004-01-02 | STMicroelectronics S.A. | Procédé et dispositif de commande d'un générateur d'impulsions pour l'émission d'un signal impulsionnel du type à bande ultra large modulé en position |
US7428258B2 (en) * | 2002-10-17 | 2008-09-23 | Time Domain Corporation | Method and apparatus for generating RF waveforms having aggregate energy with desired spectral characteristics |
US7046741B2 (en) * | 2004-04-16 | 2006-05-16 | Data Flow Technologies, Inc. | Single and multiple sinewave modulation and demodulation techniques, apparatus, and communications systems |
-
2007
- 2007-02-20 FR FR0753371A patent/FR2912853A1/fr not_active Withdrawn
-
2008
- 2008-02-19 JP JP2009549431A patent/JP5185293B2/ja not_active Expired - Fee Related
- 2008-02-19 US US12/527,556 patent/US8179945B2/en active Active
- 2008-02-19 WO PCT/EP2008/052006 patent/WO2008101927A1/fr active Application Filing
- 2008-02-19 EP EP08709100A patent/EP2127112B1/fr not_active Not-in-force
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2401016A (en) * | 2001-06-23 | 2004-10-27 | Siemens Ag | Apparatus for rapidly outputting a waveform template |
JP2006512862A (ja) * | 2002-12-31 | 2006-04-13 | インテル・コーポレーション | クロックベース超広帯域送信を生成する方法および装置 |
JP2005198275A (ja) * | 2003-12-26 | 2005-07-21 | Korea Electronics Telecommun | 超広域送受信のためのパルス信号発生器およびそれを含む送受信装置 |
Non-Patent Citations (3)
Title |
---|
JPN6012041835; Mi-Kyung Oh et al.: 'Digitally-Controlled UWB Pulse Generator for IEEE 802.15.4a systems' Consumer Electronics, 2007. ICCE 2007. Digest of Technical Papers. , 20070114 * |
JPN6012041836; Dominique Morche et al.: 'Digital Radio Front-End for High Data Rate Impulse UWB System' Electronics, Circuits and Systems, 2006. ICECS '06. , 20061213, pp.788-791 * |
JPN6012041837; 'IEEE Standard for Information Technology - Telecommunications and Information Exchange Between Syste' Part 15.4: Wireless Medium Access Control (MAC) and Physical Layer (PHY) Specifications for Low-Rate , 2007, pp.82-87 * |
Also Published As
Publication number | Publication date |
---|---|
US20100008399A1 (en) | 2010-01-14 |
US8179945B2 (en) | 2012-05-15 |
FR2912853A1 (fr) | 2008-08-22 |
EP2127112A1 (fr) | 2009-12-02 |
WO2008101927A1 (fr) | 2008-08-28 |
JP5185293B2 (ja) | 2013-04-17 |
EP2127112B1 (fr) | 2012-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7664161B2 (en) | Pulse generator and the transmitter with a pulse generator | |
US6985532B2 (en) | Ultra wideband (UWB) transmitter architecture | |
US8060044B2 (en) | Impulse waveform generating apparatus | |
US8204097B2 (en) | Ultra-wideband pulse generator and method thereof | |
CN101669286B (zh) | 用于从粗略时序源产生精确时序的装置和方法 | |
JP4635822B2 (ja) | 変調回路およびそれを用いた送信装置、受信装置および通信システム | |
JP5185293B2 (ja) | 無線送信デバイス | |
Park et al. | A multiphase PWM RF modulator using a VCO-based opamp in 45nm CMOS | |
EP2709279A1 (en) | Digital modulator | |
EP1916768A1 (en) | Device and method for generating a signal with predefined transient at start-up | |
CN114826844B (zh) | 一种非对称脉冲超宽带发射机系统 | |
US7804347B2 (en) | Pulse generator circuit and communication apparatus | |
JP4408091B2 (ja) | 無線送信方法および無線送信機 | |
US10298428B2 (en) | Wireless transmission device and wireless transmission method | |
Kong et al. | A 21.5 mW 10+ Gb/s mm-Wave phased-array transmitter in 65nm CMOS | |
EP2728746A1 (en) | Signal modulation for radiofrequency communications | |
EP1916769B1 (en) | Device and method for generating a signal with predefined transient at start-up | |
KR101258209B1 (ko) | 디지털 펄스 생성 장치 및 방법 | |
JP2006115218A (ja) | 無線送信機、送信信号電力調整装置および送信信号電力調整方法 | |
JP5077147B2 (ja) | 信号生成装置 | |
JP6801791B2 (ja) | Rf信号生成装置およびrf信号生成方法 | |
US7321608B2 (en) | Process and device for generating pulses for the transmission of a pulsed signal of the ultra wideband type | |
JP4444781B2 (ja) | 無線送信機、送信信号電力調整装置および送信信号電力調整方法 | |
JP6950043B2 (ja) | 無線送信装置及び無線送信方法 | |
JP2009239894A (ja) | パルス発生回路及び通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |