JP2010512610A - 早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減 - Google Patents
早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減 Download PDFInfo
- Publication number
- JP2010512610A JP2010512610A JP2009541505A JP2009541505A JP2010512610A JP 2010512610 A JP2010512610 A JP 2010512610A JP 2009541505 A JP2009541505 A JP 2009541505A JP 2009541505 A JP2009541505 A JP 2009541505A JP 2010512610 A JP2010512610 A JP 2010512610A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- region
- boosting
- volatile storage
- selected word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 230000015654 memory Effects 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 2
- 230000001568 sexual effect Effects 0.000 claims 1
- 238000013459 approach Methods 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 238000012795 verification Methods 0.000 description 20
- 238000009826 distribution Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000000977 initiatory effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 101001072903 Homo sapiens Phosphoglucomutase-2 Proteins 0.000 description 3
- 102100036629 Phosphoglucomutase-2 Human genes 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 101000583553 Homo sapiens Phosphoglucomutase-1 Proteins 0.000 description 2
- 102100030999 Phosphoglucomutase-1 Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Storage Device Security (AREA)
- Stored Programmes (AREA)
Abstract
Description
Claims (20)
- 不揮発性記憶素子のセットが基板に少なくとも部分的に形成されており、不揮発性記憶素子のセットがワードラインのセットに接続されており、不揮発性記憶素子のセットがワードラインのセットのうちの選択されたワードラインと接続されている少なくとも1つの不揮発性記憶素子を含んでおり、第1領域が選択されたワードラインのソース側に存在する不揮発性記憶装置を制御する方法であって、
基板の第1領域をブーストするステップと、
選択されたワードラインのドレイン側に存在する基板の第2領域をブーストするステップ、
を有しており、
第1領域をブーストするステップが第2領域をブーストするステップより先に実行される、
ことを特徴とする方法。 - 第1領域をブーストするステップ及び第2領域をブーストするステップ中に、選択されたワードラインのソース側のワードラインのセットのうちの少なくとも1つのワードラインに分離電圧を印加するステップをさらに有することを特徴とする請求項1に記載の方法。
- 第1領域をブーストするステップが、選択されたワードラインのソース側のワードラインのセットのうちの少なくとも1つのワードラインに通過電圧を印加するステップを有しており、
第2領域をブーストするステップが、選択されたワードラインのドレイン側のワードラインのセットのうちの少なくとも1つのワードラインに通過電圧を印加するステップを有する、
ことを特徴とする請求項1に記載の方法。 - 不揮発性記憶素子のセットが、ソース側選択ゲートとドレイン側選択ゲートの間に伸びる少なくとも1つのNANDストリング内に形成されていることを特徴とする請求項1に記載の方法。
- 第1領域をブーストするステップ及び第2領域をブーストするステップ中に、ソース側選択ゲート及びドレイン側選択ゲートを閉じた状態に維持するステップをさらに有することを特徴とする請求項4に記載の方法。
- 第1領域をブーストするステップ及び第2領域をブーストするステップを含む期間の少なくとも一部の期間中に、選択されたワードラインを介して少なくとも1つの不揮発性揮発素子にプログラム電圧を印加するステップをさらに有することを特徴とする請求項1に記載の方法。
- 基板の第2領域をブーストするステップが、選択されたワードラインへのプログラミング電圧の印加中に継続されることを特徴とする請求項6に記載の方法。
- 第1領域をブーストするステップ及び第2領域をブーストするステップ中に、ソース側のワードラインのセットのうちの少なくとも1つのワードラインに分離電圧を印加するステップをさらに有することを特徴とする請求項1に記載の方法。
- 第1領域をブーストするステップ及び第2領域をブーストするステップが、選択されたワードラインを介して少なくとも1つの不揮発性記憶素子をプログラミングするのに関連して実行され、選択されたワードラインが不揮発性記憶素子のセットのドレイン側に隣接するワードラインのセットのうちのワードラインの所定のグループの中にあり、
その後選択されたワードラインのソース側領域及びドレイン側領域のブーストを、その後選択されたワードラインを介して少なくとも1つの追加の不揮発性記憶素子をプログラミングするのに関連して同時に開始するステップをさらに有しており、
その後選択されたワードラインがワードラインの所定のグループの中にない、
ことを特徴とする請求項1に記載の方法。 - ワードラインの所定のグループが、ワードラインのセットのワードラインの約25%を含むことを特徴とする請求項1に記載の方法。
- 基板に少なくとも部分的に形成されている不揮発性記憶素子のセットと、
不揮発性記憶素子のセットと接続されており、不揮発性記憶素子のセットのうちの少なくとも1つの不揮発性記憶素子と接続されている選択されたワードラインを含むワードラインのセットと、
不揮発性記憶素子のセットと通信する1つまたは複数の制御回路を有しており、
1つまたは複数の制御回路が、選択されたワードラインのソース側に存在する基板の第1領域をブーストし、選択されたワードラインのドレイン側に存在する基板の第2領域をブーストし、第1領域のブーストを第2領域のブーストより先に開始する
ことを特徴とする不揮発性記憶システム。 - 1つまたは複数の制御回路が、第1領域及び第2領域のブースト中に、選択されたワードラインのソース側のワードラインのセットのうちの少なくとも1つのワードラインに分離電圧を印加することを特徴とする請求項11に記載の不揮発性記憶システム。
- 1つまたは複数の制御回路が、選択されたワードラインのソース側のワードラインのセットのうちの少なくとも1つのワードラインに通過電圧を印加することによって第1領域をブーストし、1つまたは複数の制御回路が、選択されたワードラインのドレイン側のワードラインのセットのうちの少なくとも1つのワードラインに通過電圧を印加することによって第2領域をブーストすることを特徴とする請求項11に記載の不揮発性記憶システム。
- 不揮発性記憶素子のセットが、ソース側選択ゲートとドレイン側選択ゲートの間に伸びる少なくとも1つのNANDストリング内に形成されていることを特徴とする請求項11に記載の不揮発性記憶システム。
- 1つまたは複数の制御回路が、第1領域及び第2領域のブースト中に、ソース側選択ゲート及びドレイン側選択ゲートを閉じた状態に維持することを特徴とする請求項14に記載の不揮発性記憶システム。
- 1つまたは複数の制御回路が、第1領域及び第2領域のブーストを含む期間の少なくとも一部の期間中に、選択されたワードラインを介して少なくとも1つの不揮発性記憶素子にプログラム電圧を印加することを特徴とする請求項11に記載の不揮発性記憶システム。
- 基板の第2領域のブーストが、選択されたワードラインへのプログラミング電圧の印加中に継続されることを特徴とする請求項16に記載の不揮発性記憶システム。
- 1つまたは複数の制御回路が、第1領域及び第2領域のブースト中に、ソース側のワードラインのセットのうちの少なくとも1つのワードラインに分離電圧を印加することを特徴とする請求項11に記載の不揮発性記憶素子。
- 第1領域及び第2領域のブーストが、選択されたワードラインを介して少なくとも1つの不揮発性記憶素子をプログラミングするのに関連して実行され、選択されたワードラインが不揮発性記憶素子のセットのドレイン側に隣接するワードラインのセットのうちのワードラインの所定のグループの中にあり、
1つまたは複数の制御回路が、その後選択されたワードラインのソース側領域及びドレイン側領域のブーストを、その後選択されたワードラインを介して少なくとも1つの追加不揮発性記憶素子をプログラミングするのに関連して同時に開始し、
その後選択されたワードラインがワードラインの所定のグループの中にない、
ことを特徴とする請求項11に記載の不揮発性記憶システム。 - ワードラインの所定のグループが、ワードラインのセットのワードラインの約25%を含むことを特徴とする請求項19に記載の不揮発性記憶システム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/609,804 US7623386B2 (en) | 2006-12-12 | 2006-12-12 | Reducing program disturb in non-volatile storage using early source-side boosting |
US11/609,813 US7623387B2 (en) | 2006-12-12 | 2006-12-12 | Non-volatile storage with early source-side boosting for reducing program disturb |
US11/609,813 | 2006-12-12 | ||
US11/609,804 | 2006-12-12 | ||
PCT/US2007/086981 WO2008073892A2 (en) | 2006-12-12 | 2007-12-10 | Reducing program disturb in non-volatile storage using early source-side boosting |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010512610A true JP2010512610A (ja) | 2010-04-22 |
JP5134007B2 JP5134007B2 (ja) | 2013-01-30 |
Family
ID=39410112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009541505A Active JP5134007B2 (ja) | 2006-12-12 | 2007-12-10 | 早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP2078302B1 (ja) |
JP (1) | JP5134007B2 (ja) |
KR (1) | KR101079350B1 (ja) |
AT (1) | ATE489708T1 (ja) |
DE (1) | DE602007010813D1 (ja) |
TW (1) | TWI357604B (ja) |
WO (1) | WO2008073892A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012018706A (ja) * | 2010-07-06 | 2012-01-26 | Winbond Electronics Corp | 半導体メモリ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102022030B1 (ko) * | 2013-02-21 | 2019-09-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 쓰기 방법 |
KR102653242B1 (ko) | 2015-06-05 | 2024-04-02 | 에스케이하이닉스 주식회사 | 비휘발성 메모리의 프로그램 방법 및 컨트롤러 |
KR102572610B1 (ko) | 2016-05-17 | 2023-09-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US9640273B1 (en) * | 2016-08-25 | 2017-05-02 | Sandisk Technologies Llc | Mitigating hot electron program disturb |
KR102656828B1 (ko) | 2017-01-05 | 2024-04-18 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
US10283202B1 (en) * | 2017-11-16 | 2019-05-07 | Sandisk Technologies Llc | Reducing disturbs with delayed ramp up of selected word line voltage after pre-charge during programming |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327436A (ja) * | 2004-04-15 | 2005-11-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2006522428A (ja) * | 2003-03-05 | 2006-09-28 | サンディスク コーポレイション | 不揮発性メモリのためのセルフブースト技術 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5522580A (en) | 1988-06-14 | 1996-06-04 | Basf Corporation | Removing stains from fixed items |
KR960002006B1 (ko) | 1991-03-12 | 1996-02-09 | 가부시끼가이샤 도시바 | 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치 |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
KR100272037B1 (ko) | 1997-02-27 | 2000-12-01 | 니시무로 타이죠 | 불휘발성 반도체 기억 장치 |
JP3810985B2 (ja) * | 2000-05-22 | 2006-08-16 | 株式会社東芝 | 不揮発性半導体メモリ |
US6917542B2 (en) | 2003-07-29 | 2005-07-12 | Sandisk Corporation | Detecting over programmed memory |
US7170793B2 (en) * | 2004-04-13 | 2007-01-30 | Sandisk Corporation | Programming inhibit for non-volatile memory |
-
2007
- 2007-12-10 KR KR1020097014494A patent/KR101079350B1/ko active IP Right Grant
- 2007-12-10 JP JP2009541505A patent/JP5134007B2/ja active Active
- 2007-12-10 AT AT07865470T patent/ATE489708T1/de not_active IP Right Cessation
- 2007-12-10 DE DE602007010813T patent/DE602007010813D1/de active Active
- 2007-12-10 EP EP07865470A patent/EP2078302B1/en active Active
- 2007-12-10 WO PCT/US2007/086981 patent/WO2008073892A2/en active Application Filing
- 2007-12-12 TW TW096147449A patent/TWI357604B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006522428A (ja) * | 2003-03-05 | 2006-09-28 | サンディスク コーポレイション | 不揮発性メモリのためのセルフブースト技術 |
JP2005327436A (ja) * | 2004-04-15 | 2005-11-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012018706A (ja) * | 2010-07-06 | 2012-01-26 | Winbond Electronics Corp | 半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
WO2008073892A3 (en) | 2008-07-31 |
KR20090101227A (ko) | 2009-09-24 |
EP2078302B1 (en) | 2010-11-24 |
WO2008073892A2 (en) | 2008-06-19 |
TW200837764A (en) | 2008-09-16 |
DE602007010813D1 (de) | 2011-01-05 |
KR101079350B1 (ko) | 2011-11-04 |
TWI357604B (en) | 2012-02-01 |
ATE489708T1 (de) | 2010-12-15 |
JP5134007B2 (ja) | 2013-01-30 |
EP2078302A2 (en) | 2009-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5426666B2 (ja) | 不揮発性記憶装置のチャネルブーストを増加させるためのビットラインプレチャージを強化する方式 | |
EP2301033B1 (en) | Improved programming algorithm to reduce disturb with minimal extra time penalty | |
EP2311040B1 (en) | Compensating for coupling during read operations in non-volatile storage | |
US7623386B2 (en) | Reducing program disturb in non-volatile storage using early source-side boosting | |
EP2446443B1 (en) | Forecasting program disturb in memory by detecting natural threshold voltage distribution | |
US7623387B2 (en) | Non-volatile storage with early source-side boosting for reducing program disturb | |
JP5367697B2 (ja) | 不揮発性記憶装置における読み出し動作中の消費電力の低減 | |
WO2009146235A1 (en) | Compensating non-volatile storage using different pass voltages during program- verify and read | |
JP4855474B2 (ja) | スマート検証を利用してマルチステート不揮発性メモリをプログラミングする方法 | |
JP2012531003A (ja) | 不揮発性記憶装置においてチャネルブーストを改良するための縮小されたプログラミングパルス幅 | |
JP5134007B2 (ja) | 早期ソース側ブーストを用いた不揮発性記憶装置におけるプログラム妨害の低減 | |
KR101431195B1 (ko) | 채널 절연 스위칭을 이용한 비휘발성 저장을 위한 부스팅 | |
JP4950299B2 (ja) | 複数のブーストモードを使用した不揮発性メモリ内のプログラム妨害の低減 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120910 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5134007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |