JP2010511942A - 共鳴クロックされたシステムのためのクロック分配ネットワークアーキテクチャ - Google Patents
共鳴クロックされたシステムのためのクロック分配ネットワークアーキテクチャ Download PDFInfo
- Publication number
- JP2010511942A JP2010511942A JP2009539537A JP2009539537A JP2010511942A JP 2010511942 A JP2010511942 A JP 2010511942A JP 2009539537 A JP2009539537 A JP 2009539537A JP 2009539537 A JP2009539537 A JP 2009539537A JP 2010511942 A JP2010511942 A JP 2010511942A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- resonant
- circuit
- digital system
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
この出願は、2006年12月1日に出願され、出願番号第60/868,232号の、「Clock Distribution Network Architecture for Resonant-Clocked Systems」という題名の、米国の仮出願の利益を主張するものであり、その全体の開示は、本明細書中に参考として明白に組み込まれる。
本発明は、陸軍研究事務所によって与えられた契約番号第DAAD19−03−1−0122号の下で、政府支援によって、なされた。政府は、本発明における一定の権利を有する。
〔開示分野〕
本開示は、全体的に、クロック分配ネットワークアーキテクチャに関し、より具体的には、複数のドメインを有するクロック分配ネットワークアーキテクチャに関する。
共鳴クロッキングは、同期デジタルシステムにおけるエネルギー効率の良いクロック分配ネットワークの設計のために近年提案されてきた。共鳴クロッキングでは、エネルギー効率の良い作動は、クロックネットワークの寄生容量に共鳴するインダクタを使用することによって、達成される。どんな所与の共鳴クロックネットワークに対しても、インダクタサイズの増加は、エネルギー散逸の低下をもたらすが、同時に、作動速度を遅くする。逆に、インダクタサイズの減少は、作動速度を上げるが、エネルギー散逸の増加をもたらす。エネルギー散逸はまた、全体的なクロックネットワーク抵抗に依存し、より大きい抵抗がより高いエネルギー散逸をもたらし、逆もまた同様ある。したがって、速いクロックスピードでの高いエネルギー効率で作動する大型の共鳴クロックネットワークの設計は、重要な技術的課題を提示する。
本開示の1つの態様によると、デジタルシステムは、基準クロックを運ぶために分配ネットワークと、基準クロックによる同期作動のため基準クロックを受信するために分配ネットワークと結合された複数のサーキットドメイン(circuit domains)と、を含んでいる。複数のサーキットドメインの各サーキットドメインは、共鳴クロック信号を発生させるように基準クロックによって駆動されたそれぞれのクロックジェネレータと、共鳴クロック信号に従って作動するためにクロックジェネレータと結合されたそれぞれの回路(respective circuitry)と、を含んでいる。この回路は、共鳴クロック信号のための容量性負荷(capacitive load)を含み、各サーキットドメインは、回路の容量性負荷と共鳴するように、回路およびクロックジェネレータと結合された、それぞれのインダクタンスをさらに含んでいる。
低いクロックスキューを達成して、堅牢なタイミングの特性を有し、標準デジタルおよび混合信号設計フローと直接互換性を有する、速く、大規模で、エネルギー効率の良い共鳴クロック分配ネットワークのためのアーキテクチャは、以下に記述される。階層構造に依存することによって、開示されたアーキテクチャは、任意のサイズのチップのための大規模な共鳴クロックネットワークをもたらす。開示されたシステムおよび方法の態様は任意の特定の種類の分配ネットワークで実施することに制限されないが、開示されたアーキテクチャは、階層構造のトップレベルで、バッファリングされたクロック分配ネットワークを含むことができる。例えば、クロック分配ネットワークは、バッファを含む必要はなく、単線と同じくらい簡単であってもよい。低階層構造レベルでは、開示されたネットワークは、多くのサーキットドメイン中に配列される。以下で説明するように、サーキットドメインは、個々のフリップフロップへの共鳴クロック波形のローカルクロック生成および分配のための任意の数の共鳴クロックドメインと同様に、個々のフリップフロップへのローカルクロック分配のために、任意の数のバッファリングされた(例えば、従来の、または、非共鳴の)クロックドメインを含むことができる。しかしながら、それぞれの共鳴クロックドメイン内では、クロックバッファは、排除される。
Claims (66)
- デジタルシステムにおいて、
基準クロックを運ぶ分配ネットワークと、
前記基準クロックによる同期作動のため前記基準クロックを受信するために、前記分配ネットワークと結合された複数のサーキットドメインと、
を含み、
前記複数のサーキットドメインの各サーキットドメインは、
共鳴クロック信号を発生させるために前記基準クロックによって駆動されるそれぞれのクロックジェネレータ、
前記共鳴クロック信号に従って作動するために前記クロックジェネレータと結合されたそれぞれの回路であって、前記回路が前記共鳴クロック信号に対する容量性負荷を含む、それぞれの回路、および
前記回路の前記容量性負荷に共鳴するように前記回路および前記クロックジェネレータと結合された、それぞれのインダクタンス、
を含む、デジタルシステム。 - 請求項1のデジタルシステムにおいて、
前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有する、デジタルシステム。 - 請求項2のデジタルシステムにおいて、
各サーキットドメインは、前記共通の周波数が、前記複数のサーキットドメインの各サーキットドメインの前記容量性負荷および前記インダクタンスから生じる固有の共鳴周波数からオフセットされるように構成される、デジタルシステム。 - 請求項1のデジタルシステムにおいて、
各サーキットドメインの前記それぞれの回路は、複数のフリップフロップを含む、デジタルシステム。 - 請求項4のデジタルシステムにおいて、
前記複数のフリップフロップにおける各フリップフロップは、前記共鳴クロック信号が前記フリップフロップのキャパシタンスを駆動することを許容する一方で、前記フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたスイッチを含む、デジタルシステム。 - 請求項4のデジタルシステムにおいて、
前記複数のサーキットドメインの各サーキットドメインの前記それぞれの回路は、前記複数のフリップフロップに共鳴クロック信号を分配するために無バッファのグリッドをさらに含む、デジタルシステム。 - 請求項6のデジタルシステムにおいて、
前記無バッファのグリッドは、対称のパターンに配列された複数のグリッド線を含む、デジタルシステム。 - 請求項6のデジタルシステムにおいて、
前記複数のサーキットドメインのうち2つのサーキットドメインの前記無バッファのグリッドは、それぞれの共鳴クロック信号におけるスキューを最小化するために共に結合される、デジタルシステム。 - 請求項1のデジタルシステムにおいて、
前記基準クロックを受信するために前記分配ネットワークと結合されるドメインをさらに含み、このドメインは、非共鳴クロック信号によって駆動されるように構成される、デジタルシステム。 - 請求項1のデジタルシステムにおいて、
前記複数のサーキットドメインにおける各サーキットドメインの前記クロックジェネレータは、前記共鳴クロック信号が維持されるかどうかを制御するためにゲート信号に応答する制御論理を含む、デジタルシステム。 - 請求項10のデジタルシステムにおいて、
各サーキットドメインの前記クロックジェネレータは、前記サーキットドメインのすべてにわたって前記それぞれの回路を無効にするために制御信号を発生させるように前記ゲート信号に応答するさらなる制御論理をさらに含む、デジタルシステム。 - 請求項11のデジタルシステムにおいて、
前記クロックジェネレータは、前記サーキットドメインの前記それぞれの回路がもはや無効のままでいるべきではないということを示すための、前記さらなる制御論理のための制御信号を発生させるように、前記基準クロックに応答するカウンタをさらに含む、デジタルシステム。 - 請求項1のデジタルシステムにおいて、
前記複数のサーキットドメインの少なくとも1つは、前記基準クロックを前記クロックジェネレータに運ぶ経路に配置された調整可能な遅延要素を含むスキュー管理サーキットと結合される、デジタルシステム。 - 請求項13のデジタルシステムにおいて、
前記スキュー管理サーキットは、前記調整可能な遅延要素を制御するために位相差信号を発生させるため、対になった前記複数のサーキットドメインと結合された位相検出器をさらに含む、デジタルシステム。 - 複数のサーキットドメインを有するデジタルシステムを制御する方法において、
各サーキットドメインは容量性負荷を含み、
前記方法は、
複数のサーキットドメインの各サーキットドメインに基準クロックを分配するステップと、
前記基準クロックから、前記複数のサーキットドメインの各サーキットドメイン中でそれぞれの共鳴クロック信号を発生させるステップと、
前記複数のサーキットドメインの各サーキットドメインの中のそれぞれのインダクタンスを介して前記それぞれの共鳴クロック信号によって前記複数のサーキットドメインの各サーキットドメインの容量性負荷を駆動するステップと、
を含む、方法。 - 請求項15の方法において、
前記基準クロックと前記複数のサーキットドメインの各共鳴クロック信号とは、共通の周波数を有する、方法。 - 請求項16の方法において、
各サーキットドメインは、前記共通の周波数が前記容量性負荷および前記インダクタンスから生じる固有の共鳴周波数からオフセットされるように構成される、方法。 - 請求項15の方法において、
前記複数のサーキットドメインのうちの選択されたサーキットドメインのクロックジェネレータに提供されたゲート信号を介して前記選択されたサーキットドメインを無効にするステップをさらに含む、方法。 - 請求項15の方法において、
前記複数のサーキットドメインの1つの中の選択された装置のキャパシタンスを前記共鳴クロック信号が駆動することを許容する一方で、前記選択された装置に提供されるゲート信号を介して前記選択された装置を無効にするステップをさらに含む、方法。 - 請求項15の方法において、
前記駆動するステップは、各サーキットドメインの無バッファのグリッドを介して前記複数のサーキットドメインにおける対応するサーキットドメインにわたって各それぞれの共鳴クロック信号を分配するステップを含む、方法。 - 請求項20の方法において、
前記無バッファのグリッドは、対称のパターンに配列された複数のグリッド線を含む、方法。 - 請求項15の方法において、
前記デジタルシステムの非共鳴ドメインに前記基準クロックを移送するステップをさらに含む、方法。 - 請求項22の方法において、
前記非共鳴ドメインと前記複数のクロックドメインの1つとの間のクロックスキューを管理するために、前記基準クロックを運ぶ経路に配置された遅延要素を調整するステップをさらに含む、方法。 - 請求項15の方法において、
前記複数のクロックドメインの対になった共鳴ドメインの間のクロックスキューを管理するために、前記基準クロックを運ぶ経路に配置された遅延要素を調整するステップをさらに含む、方法。 - デジタルシステムにおいて、
基準クロックを運ぶ分配ネットワークと、
前記基準クロックによる同期作動のため前記基準クロックを受信するために、前記分配ネットワークと結合されたサーキットドメインと、
を含み、
前記サーキットドメインは、
共鳴クロック信号を発生させるために前記基準クロックによって駆動されるクロックジェネレータ、
制御信号を受信する入力ポート、および
前記制御信号に基づいて前記サーキットドメイン内での前記共鳴クロック信号の印加を中止するために前記入力ポートと結合されたゲート、
を含む、デジタルシステム。 - 請求項25のデジタルシステムにおいて、
前記サーキットドメインは、前記基準クロックによる同期作動のため前記基準クロックを受信するために前記分配ネットワークと結合された複数のサーキットドメインの1つであり、
前記複数のサーキットドメインの各サーキットドメインは、
対応する共鳴クロック信号を発生させるように前記基準クロックによって駆動されるそれぞれのクロックジェネレータと、
対応する制御信号を受信するためのそれぞれの入力ポートと、
前記対応する制御信号に基づいて前記サーキットドメイン内での前記対応する共鳴クロック信号の印加を中止するために前記それぞれの入力ポートと結合されたそれぞれのゲートと、
を含む、デジタルシステム。 - 請求項25のデジタルシステムにおいて、
前記ゲートは、前記共鳴クロック信号の生成を中止するため前記基準クロックの伝播を中断するために、前記クロックジェネレータに前記分配ネットワークを結合する、デジタルシステム。 - 請求項25のデジタルシステムにおいて、
前記ゲートは、前記共鳴クロック信号によって駆動されるように構成された前記それぞれのサーキットドメイン内のすべての装置を無効にするために前記制御信号に基づくゲート信号を発生させる、デジタルシステム。 - 請求項25のデジタルシステムにおいて、
前記サーキットドメインは、前記クロックジェネレータが前記制御信号によって前記共鳴クロック信号の発生を開始するよう指示されるとき、前記サーキットドメインへの対応する前記共鳴クロック信号の印加を遅延させるために、前記入力ポートと結合された遅延回路をさらに含む、デジタルシステム。 - 請求項29のデジタルシステムにおいて、
前記遅延回路は、前記サーキットドメイン内での前記共鳴クロック信号の印加を許容する前に、前記共鳴クロック信号が目標振幅に到達することを許容するように構成される、デジタルシステム。 - 請求項29のデジタルシステムにおいて、
前記遅延回路は、前記基準クロックのパルスを数えるために、前記分配ネットワークと結合されたカウンタを含む、デジタルシステム。 - 請求項31のデジタルシステムにおいて、
前記カウンタは、前記基準クロックの前記パルスを数え始めるためのトリガーとして前記制御信号を受信するために前記入力ポートとさらに結合される、デジタルシステム。 - 請求項31のデジタルシステムにおいて、
前記ゲートは、前記サーキットドメインのためのゲート信号を発生させる前記カウンタの出力に応答する、デジタルシステム。 - 請求項29のデジタルシステムにおいて、
各サーキットドメインは、前記クロックジェネレータへの前記基準クロックの伝播を中断するために、さらなるそれぞれのゲートをさらに含む、デジタルシステム。 - 請求項25のデジタルシステムにおいて、
前記サーキットドメインは、複数のフリップフロップを含み、各フリップフロップは、前記共鳴クロック信号が前記フリップフロップのキャパシタンスを駆動することを許容する一方で、前記フリップフロップを個別に無効にするためにゲート信号に応答するように構成されたそれぞれのスイッチを含む、デジタルシステム。 - サーキットドメインを有するデジタルシステムを制御する方法において、
前記サーキットドメインに基準クロックを分配するステップと、
前記サーキットドメインにおける前記基準クロックから共鳴クロック信号を発生させるステップと、
制御信号に基づいて前記サーキットドメインにわたって前記共鳴クロック信号の印加を中止するステップと、
を含む、方法。 - 請求項36の方法において、
前記サーキットドメインは、前記デジタルシステムの複数のサーキットドメインの1つであり、
前記分配するステップは、前記複数のサーキットドメインの各サーキットドメインに前記基準クロックを分配するステップを含み、
前記発生させるステップは、前記複数のサーキットドメインの各サーキットドメイン中で前記基準クロックからそれぞれの共鳴クロック信号を発生させるステップを含み、
前記中止するステップは、それぞれの制御信号に基づいて前記複数のサーキットドメインの対応する前記サーキットドメインにわたって前記それぞれの共鳴クロック信号のそれぞれの印加を中止するステップを含む、方法。 - 請求項36の方法において、
前記中止するステップは、前記共鳴クロック信号の生成を中止するために前記基準クロックの伝播を中断するステップを含む、方法。 - 請求項36の方法において、
前記中止するステップは、前記共鳴クロック信号によって駆動されるように構成された前記サーキットドメイン内のすべての装置を無効にするステップを含む、方法。 - 請求項39の方法において、
前記中止するステップは、前記共鳴クロック信号の生成を中止するために、前記基準クロックの伝播を中断するステップをさらに含む、方法。 - 請求項36の方法において、
前記制御信号に応答して前記発生させるステップの実行を再開するときの前記共鳴クロック信号の印加を遅延させるステップをさらに含む、方法。 - 請求項41の方法において、
前記遅延させるステップは、前記サーキットドメイン内での前記共鳴クロック信号の印加の前に、前記共鳴クロック信号が目標振幅に到達することを許容するステップを含む、方法。 - 請求項41の方法において、
前記遅延させるステップは、前記基準クロックのパルスの設定回数を数えるステップを含む、方法。 - 請求項43の方法において、
前記数えるステップの実行は、前記制御信号によって引き起こされる、方法。 - 請求項36の方法において、
前記共鳴クロック信号がフリップフロップのキャパシタンスを駆動することを許容する一方で、前記ゲート信号を介して前記フリップフロップを無効にするステップをさらに含む、方法。 - デジタルシステムにおいて、
基準クロックを運ぶための経路、および、前記経路に沿って配置された調整可能な遅延要素を含む、分配ネットワークと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、それぞれのクロック波形によって駆動されるように構成された、第1および第2のクロックドメインであって、これらクロックドメインの各々は、前記基準クロックと共通する周波数を有する、第1および第2のクロックドメインと、
前記クロック波形に基づく位相差信号を発生させるために前記第1および第2のクロックドメインと結合された位相検出器と、
前記位相検出器と結合しており、前記位相差信号に基づいて前記調整可能な遅延要素を調整するように構成された、制御回路と、
を含む、デジタルシステム。 - 請求項46のデジタルシステムにおいて、
前記第1および第2のクロックドメインの少なくとも1つは、それぞれの前記クロック波形として共鳴クロック信号を発生させるように前記基準クロックによって駆動されるクロックジェネレータを含む、デジタルシステム。 - 請求項47のデジタルシステムにおいて、
前記共鳴クロック信号を方形波に変換するために前記位相検出器と結合された整流器をさらに含む、デジタルシステム。 - 請求項48のデジタルシステムにおいて、
前記整流器は、前記共鳴クロック信号をクロック入力として受信するように構成されたフリップフロップを含む、デジタルシステム。 - 請求項47のデジタルシステムにおいて、
前記制御回路は、前記位相差信号を時間とともに追跡記録するためのインテグレーターを含む、デジタルシステム。 - 請求項50のデジタルシステムにおいて、
前記制御回路は、増分/減分信号を発生させるように前記位相差信号に応答する制御論理をさらに含み、
前記インテグレーターは、前記制御論理から前記増分/減分信号を受信するように構成されたカウンタを含む、デジタルシステム。 - 請求項47のデジタルシステムにおいて、
前記調整可能な遅延要素は、デジタル制御された遅延線を含む、デジタルシステム。 - 請求項47のデジタルシステムにおいて、
前記調整可能な遅延要素は、前記基準クロックが前記第1のクロックドメインに到達するために通る第1のデジタル制御された遅延線を含み、
前記分配ネットワークは、前記基準クロックが前記第2のクロックドメインに到達するために通る第2のデジタル制御された遅延線をさらに含み、
前記制御回路は、前記第1および第2のデジタル制御された遅延線を個別に制御するように構成されている、デジタルシステム。 - 第1および第2のクロックドメインを有するデジタルシステムを制御する方法において、
第1および第2のクロックドメインの各々に基準クロックを分配するステップと、
前記基準クロックに基づいて、前記第1および第2のクロックドメインのそれぞれのクロック波形の間の位相差の信号指標を発生させるステップと、
前記基準クロックを運ぶ経路上に配置された遅延要素を前記位相差信号に従って調整するステップと、
を含む、方法。 - 請求項54の方法において、
前記第1および第2のクロックドメインの少なくとも1つにおける前記それぞれのクロック波形として、前記基準クロックから共鳴クロック信号を発生させるステップをさらに含む、方法。 - 請求項55の方法において、
前記発生させるステップを容易にするために、前記共鳴クロック信号を方形波に変換するステップをさらに含む、方法。 - 請求項55の方法において、
前記調整するステップは、時間とともに前記位相差を追跡記録するステップを含む、方法。 - 請求項57の方法において、
前記追跡記録するステップは、前記位相差信号による増分/減分信号でカウンタを駆動するステップを含む、方法。 - 請求項55の方法において、
前記調整可能な遅延要素は、デジタル制御された遅延線を含む、方法。 - デジタルシステムにおいて、
基準クロックを運ぶための経路、および、前記経路に沿って配置された調整可能な遅延要素を含む、分配ネットワークと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、前記基準クロックから共鳴クロック波形を発生させるためのクロックジェネレータを含む、共鳴クロックドメインと、
前記基準クロックを受信するために前記分配ネットワークと結合されて、前記基準クロックに従って非共鳴クロック波形によって駆動されるように構成された、非共鳴クロックドメインと、
前記共鳴クロックおよび非共鳴波形に基づいて位相差信号を発生させるために、前記共鳴および非共鳴クロックドメインと結合された位相検出器と、
前記位相検出器と結合されており、前記位相差信号に基づいて前記調整可能な遅延要素を調整するように構成された、制御回路と、
を含む、デジタルシステム。 - 請求項60のデジタルシステムにおいて、
共鳴クロック信号を方形波に変換するために前記位相検出器と結合された、整流器をさらに含む、デジタルシステム。 - 請求項61のデジタルシステムにおいて、
前記整流器は、前記共鳴クロック信号をクロック入力として受信するように構成されたフリップフロップを含む、デジタルシステム。 - 複数のクロックドメインを有するデジタルシステムを制御する方法において、
前記複数のクロックドメインの各々と結合されたクロック分配ネットワークを介して基準クロックを分配するステップと、
前記複数のクロックドメインにおける選択されたクロックドメインに前記基準クロックを運ぶ経路上に配置されたプログラマブル遅延要素を調整するステップと、
を含み、
前記調整するステップは、前記プログラマブル遅延要素を制御することを目的とした制御信号に応答するステップを含む、方法。 - 請求項63の方法において、
前記複数のクロックドメインの共鳴クロックドメインのクロック波形として、前記基準クロックから共鳴クロック信号を発生させるステップをさらに含む、方法。 - 請求項63の方法において、
前記複数のクロックドメインは、共鳴クロックドメインと非共鳴クロックドメインとを含む、方法。 - 請求項63の方法において、
前記調整するステップは、対になった前記複数のクロックドメインのそれぞれのクロック波形の間の位相差に基づくフィードバックから発生する遅延調整制御信号に優先するステップをさらに含む、方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86823206P | 2006-12-01 | 2006-12-01 | |
PCT/US2007/086304 WO2008133739A2 (en) | 2006-12-01 | 2007-12-03 | Clock distribution network architecture for resonant-clocked systems |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010511942A true JP2010511942A (ja) | 2010-04-15 |
JP2010511942A5 JP2010511942A5 (ja) | 2011-01-27 |
Family
ID=39789751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009539537A Pending JP2010511942A (ja) | 2006-12-01 | 2007-12-03 | 共鳴クロックされたシステムのためのクロック分配ネットワークアーキテクチャ |
Country Status (5)
Country | Link |
---|---|
US (4) | US7719316B2 (ja) |
EP (1) | EP2126660A2 (ja) |
JP (1) | JP2010511942A (ja) |
KR (1) | KR20090094274A (ja) |
WO (1) | WO2008133739A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053840A (ja) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | 信号伝送回路 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
US7551002B1 (en) * | 2008-01-15 | 2009-06-23 | International Business Machines Corporation | Method and apparatus for implementing balanced clock distribution networks on ASICs with voltage islands functioning at multiple operating points of voltage and temperature |
JP4552073B2 (ja) * | 2008-02-21 | 2010-09-29 | 日本電気株式会社 | 半導体集積回路 |
US7500132B1 (en) | 2008-04-11 | 2009-03-03 | International Business Machines Corporation | Method of asynchronously transmitting data between clock domains |
US8132036B2 (en) * | 2008-04-25 | 2012-03-06 | International Business Machines Corporation | Reducing latency in data transfer between asynchronous clock domains |
WO2010014875A1 (en) * | 2008-08-01 | 2010-02-04 | Nivis, Llc | Systems and methods for regulating clock precision in distributed devices |
JP2010073761A (ja) * | 2008-09-17 | 2010-04-02 | Fujitsu Ltd | 半導体装置及びその制御方法 |
US9520986B2 (en) * | 2009-03-30 | 2016-12-13 | Coriant Operations, Inc. | Method and appartus for exchanging data between devices operating at different clock rates |
JP2013507887A (ja) * | 2009-10-12 | 2013-03-04 | サイクロス セミコンダクター, インコーポレイテッド | 共振クロック分配ネットワークの周波数スケール調整された作動のためのアーキテクチャ |
US8610474B2 (en) | 2009-10-15 | 2013-12-17 | Rambus Inc. | Signal distribution networks and related methods |
KR20120001341A (ko) * | 2010-06-29 | 2012-01-04 | 삼성전자주식회사 | 클럭 스큐 보상 방법, 상기 클럭 스큐 보상방법을 실현하는 클럭 스큐 보상회로 및 상기 클럭 스큐 보상회로를 구비하는 입출력 시스템 |
WO2013170359A1 (en) * | 2012-05-16 | 2013-11-21 | Microsemi Semiconductor Ulc | Method of adjusting a local clock in asynchronous packet networks |
US8975936B2 (en) * | 2012-08-31 | 2015-03-10 | Advanced Micro Devices, Inc. | Constraining clock skew in a resonant clocked system |
US8742817B2 (en) | 2012-08-31 | 2014-06-03 | Advanced Micro Devices, Inc. | Controlling impedance of a switch using high impedance voltage sources to provide more efficient clocking |
US8941432B2 (en) | 2012-08-31 | 2015-01-27 | Advanced Micro Devices, Inc. | Transitioning between resonant clocking mode and conventional clocking mode |
US8836403B2 (en) | 2012-08-31 | 2014-09-16 | Advanced Micro Devices, Inc. | Programmable clock driver |
US8854100B2 (en) | 2012-08-31 | 2014-10-07 | Advanced Micro Devices, Inc. | Clock driver for frequency-scalable systems |
US9312813B2 (en) * | 2012-12-18 | 2016-04-12 | Continental Automotive Systems, Inc. | Instrument panel cluster |
US8791726B2 (en) | 2013-01-03 | 2014-07-29 | International Business Machines Corporation | Controlled resonant power transfer |
US9000805B2 (en) | 2013-01-29 | 2015-04-07 | Broadcom Corporation | Resonant inductor coupling clock distribution |
US9172383B2 (en) | 2013-01-29 | 2015-10-27 | Broadcom Corporation | Induction-coupled clock distribution for an integrated circuit |
US9543965B1 (en) * | 2013-10-04 | 2017-01-10 | Altera Corporation | Interposer with embedded clock network circuitry |
US9143315B2 (en) * | 2013-10-25 | 2015-09-22 | Advanced Micro Devices, Inc. | Predictive periodic synchronization using phase-locked loop digital ratio updates |
US9235660B1 (en) | 2014-04-02 | 2016-01-12 | Xilinx, Inc. | Selective addition of clock buffers to a circuit design |
US9276563B2 (en) | 2014-06-13 | 2016-03-01 | International Business Machines Corporation | Clock buffers with pulse drive capability for power efficiency |
US9429982B2 (en) * | 2014-09-27 | 2016-08-30 | Qualcomm Incorporated | Configurable last level clock driver for improved energy efficiency of a resonant clock |
CN104639309B (zh) * | 2014-12-31 | 2018-07-06 | 南京大全自动化科技有限公司 | 一种基于irig-b延时自动补偿的方法及其系统 |
US9612614B2 (en) | 2015-07-31 | 2017-04-04 | International Business Machines Corporation | Pulse-drive resonant clock with on-the-fly mode change |
US9634654B2 (en) | 2015-08-07 | 2017-04-25 | International Business Machines Corporation | Sequenced pulse-width adjustment in a resonant clocking circuit |
US9568548B1 (en) | 2015-10-14 | 2017-02-14 | International Business Machines Corporation | Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping |
US10436837B2 (en) * | 2015-10-19 | 2019-10-08 | Globalfoundries Inc. | Auto test grouping/clock sequencing for at-speed test |
US9916409B2 (en) | 2015-12-08 | 2018-03-13 | International Business Machines Corporation | Generating a layout for an integrated circuit |
CN107300948A (zh) * | 2016-04-14 | 2017-10-27 | 飞思卡尔半导体公司 | 具有多位时钟门控单元的集成电路 |
CN106130543A (zh) * | 2016-06-21 | 2016-11-16 | 中国电子科技集团公司第五十八研究所 | 一种高分辨率时钟相移架构与算法的实现方法 |
US9793900B1 (en) | 2016-06-29 | 2017-10-17 | Microsoft Technology Licensing, Llc | Distributed multi-phase clock generator having coupled delay-locked loops |
US10666415B2 (en) | 2017-01-06 | 2020-05-26 | International Business Machines Corporation | Determining clock signal quality using a plurality of sensors |
US10564664B2 (en) | 2017-05-11 | 2020-02-18 | International Business Machines Corporation | Integrated skew control |
US10348279B2 (en) * | 2017-05-11 | 2019-07-09 | International Business Machines Corporation | Skew control |
US10298217B2 (en) | 2017-07-14 | 2019-05-21 | International Business Machines Corporation | Double compression avoidance |
US10581417B2 (en) | 2017-09-29 | 2020-03-03 | International Business Machines Corporation | Skew sensor with enhanced reliability |
US10158351B1 (en) | 2017-11-20 | 2018-12-18 | International Business Machines Corporation | Skew control apparatus and algorithm using a low pass filter |
US10444786B2 (en) * | 2018-01-26 | 2019-10-15 | Mediatek Singapore Pte. Ltd. | Mesh-based clock distribution for low power and high speed synchronized applications |
TWI744581B (zh) * | 2018-12-18 | 2021-11-01 | 新唐科技股份有限公司 | 電子裝置以及供電方法 |
DE102019109869A1 (de) | 2019-04-15 | 2020-10-15 | Infineon Technologies Ag | Elektronische schaltung |
US11640184B2 (en) | 2019-07-01 | 2023-05-02 | Mediatek Inc. | Phase synchronized LO generation |
CN113808634B (zh) * | 2020-06-11 | 2024-02-27 | 华邦电子股份有限公司 | 延迟锁相回路装置及其更新方法 |
US20230198468A1 (en) * | 2021-12-21 | 2023-06-22 | Vinayak Honkote | Resonant rotary clocking for synchronized clock signals |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197627A (ja) * | 1997-09-18 | 1999-04-09 | Hitachi Ltd | 半導体集積回路およびそれを用いた電子装置 |
JP2005159353A (ja) * | 2003-11-24 | 2005-06-16 | Internatl Business Mach Corp <Ibm> | ツリー駆動による共振クロックの分配グリッド |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4554088A (en) * | 1983-05-12 | 1985-11-19 | Advanced Magnetics Inc. | Magnetic particles for use in separations |
US4810632A (en) * | 1986-12-01 | 1989-03-07 | Scripps Clinic And Research Foundation | Cell surface antigen detection method |
US5110726A (en) * | 1987-08-27 | 1992-05-05 | Board Of Regents, The University Of Texas System | Immunoassay for antibodies binding platelets |
US5559463A (en) | 1994-04-18 | 1996-09-24 | Lucent Technologies Inc. | Low power clock circuit |
US6060309A (en) * | 1995-06-07 | 2000-05-09 | Anergen, Inc. | Immune mediators and related methods |
US5838203A (en) * | 1996-12-06 | 1998-11-17 | Intel Corporation | Method and apparatus for generating waveforms using adiabatic circuitry |
FR2760023B1 (fr) * | 1997-02-21 | 2004-05-07 | Commissariat Energie Atomique | Cellules eucaryotes exprimant a leur surface au moins une isoforme d'hla-g et leurs applications |
US6270772B1 (en) * | 1997-09-16 | 2001-08-07 | Oregon Health Sciences University | Recombinant MHC molecules useful for manipulation of antigen-specific T-cells |
US6232445B1 (en) * | 1997-10-29 | 2001-05-15 | Sunol Molecular Corporation | Soluble MHC complexes and methods of use thereof |
US5999025A (en) * | 1998-03-27 | 1999-12-07 | Xilinx, Inc. | Phase-locked loop architecture for a programmable logic device |
US6011441A (en) | 1998-04-27 | 2000-01-04 | International Business Machines Corporation | Clock distribution load buffer for an integrated circuit |
FR2781065B1 (fr) * | 1998-07-10 | 2000-08-25 | St Microelectronics Sa | Procede de placement-routage d'un circuit d'horloge globale sur un circuit integre, et dispositifs associes |
JP3753355B2 (ja) * | 1998-11-10 | 2006-03-08 | 株式会社ルネサステクノロジ | 半導体装置 |
US20030166057A1 (en) * | 1999-12-17 | 2003-09-04 | Hildebrand William H. | Method and apparatus for the production of soluble MHC antigens and uses thereof |
US8609436B2 (en) * | 2000-03-17 | 2013-12-17 | Guy's & St Thomas' Hospital NHS Trust (“GST”) | Method |
US8088586B2 (en) * | 2000-03-17 | 2012-01-03 | Oxford Radcliffe Hospital Nhs Trust | Method of producing a body fluid sample depleted of anti-MHC antibodies |
US6630855B2 (en) | 2001-03-29 | 2003-10-07 | Intel Corporation | Clock distribution phase alignment technique |
WO2003063067A1 (en) * | 2002-01-24 | 2003-07-31 | Chatterbox Systems, Inc. | Method and system for locating positions in printed texts and delivering multimedia information |
US7365614B2 (en) * | 2004-03-22 | 2008-04-29 | Mobius Microsystems, Inc. | Integrated clock generator and timing/frequency reference |
US7415645B2 (en) * | 2005-07-28 | 2008-08-19 | International Business Machines Corporation | Method and apparatus for soft-error immune and self-correcting latches |
-
2007
- 2007-12-03 US US11/949,664 patent/US7719316B2/en not_active Expired - Fee Related
- 2007-12-03 WO PCT/US2007/086304 patent/WO2008133739A2/en active Application Filing
- 2007-12-03 US US11/949,669 patent/US7719317B2/en not_active Expired - Fee Related
- 2007-12-03 KR KR1020097012075A patent/KR20090094274A/ko not_active Application Discontinuation
- 2007-12-03 US US11/949,673 patent/US7956664B2/en not_active Expired - Fee Related
- 2007-12-03 JP JP2009539537A patent/JP2010511942A/ja active Pending
- 2007-12-03 EP EP07874334A patent/EP2126660A2/en not_active Withdrawn
-
2011
- 2011-05-18 US US13/110,439 patent/US8289063B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197627A (ja) * | 1997-09-18 | 1999-04-09 | Hitachi Ltd | 半導体集積回路およびそれを用いた電子装置 |
JP2005159353A (ja) * | 2003-11-24 | 2005-06-16 | Internatl Business Mach Corp <Ibm> | ツリー駆動による共振クロックの分配グリッド |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014053840A (ja) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | 信号伝送回路 |
Also Published As
Publication number | Publication date |
---|---|
US8289063B2 (en) | 2012-10-16 |
US20080303576A1 (en) | 2008-12-11 |
WO2008133739A2 (en) | 2008-11-06 |
US7719317B2 (en) | 2010-05-18 |
EP2126660A2 (en) | 2009-12-02 |
US20080303552A1 (en) | 2008-12-11 |
US20110215854A1 (en) | 2011-09-08 |
US7956664B2 (en) | 2011-06-07 |
US7719316B2 (en) | 2010-05-18 |
KR20090094274A (ko) | 2009-09-04 |
WO2008133739A9 (en) | 2009-01-08 |
WO2008133739A3 (en) | 2009-04-30 |
US20080150605A1 (en) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010511942A (ja) | 共鳴クロックされたシステムのためのクロック分配ネットワークアーキテクチャ | |
US8362811B2 (en) | Architecture for single-stepping in resonant clock distribution networks | |
Grenat et al. | 5.6 adaptive clocking system for improved power efficiency in a 28nm x86-64 microprocessor | |
US7218156B2 (en) | Supply tracking clock multiplier | |
Kim et al. | A low-jitter mixed-mode DLL for high-speed DRAM applications | |
US20080284476A1 (en) | Techniques for integrated circuit clock management using pulse skipping | |
CN118044118A (zh) | 自适应时钟占空比控制器 | |
WO2023048980A1 (en) | Adaptive clock duty-cycle controller | |
WO2023048977A1 (en) | Adaptive clock duty-cycle controller | |
US8014485B2 (en) | Techniques for integrated circuit clock management using multiple clock generators | |
US8176352B2 (en) | Clock domain data transfer device and methods thereof | |
US7003683B2 (en) | Glitchless clock selection circuit | |
US7057432B2 (en) | Low power high frequency phase detector | |
ur Rahman et al. | Quasi-resonant clocking: Continuous voltage-frequency scalable resonant clocking system for dynamic voltage-frequency scaling systems | |
Sathe | Quasi-resonant clocking: A run-time control approach for true voltage-frequency-scalability | |
US20080258782A1 (en) | Oscillating divider topology | |
Pontikakis et al. | A low-complexity high-speed clock generator for dynamic frequency scaling of FPGA and standard-cell based designs | |
Chan | Design of multi-GHz resonant global clock distributions | |
Rihana et al. | Low Power Flip-Flop Design for Low Swing LC Resonant Clock Distribution Networks | |
Fahim | Clock Partitioning and Skew Control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121031 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121207 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130104 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130925 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131002 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |