JP2010505364A

JP2010505364A - 片側アイを使用して判定帰還型等化のためのラッチ位置を決定する方法および装置

Info

Publication number: JP2010505364A
Application number: JP2009530487A
Authority: JP
Inventors: モビン，モハメド，エス．; シースラー，ガリー，エフ．; シーツ，グレゴリー，ダブリュ．; シンダロヴスキー，ヴラディミア; スミス，レーン，エー．
Original assignee: Agere Systems LLC
Current assignee: Agere Systems LLC
Priority date: 2006-09-29
Filing date: 2007-06-01
Publication date: 2010-02-18
Anticipated expiration: 2027-06-01
Also published as: KR101357360B1; JP4904401B2; KR20090057073A; EP2067326A1; WO2008042475A1; US7711043B2; US20080080608A1; US7720142B2; EP2067326B1; US20080080611A1

Abstract

判定帰還型等化について使用される１つまたは複数のラッチの閾位置を決定する方法および装置が提供される。判定帰還型等化器について使用されるラッチの閾位置は、入力データが第１バイナリ値からの遷移を含むだけであるように、入力データを制約し、制約された入力データに関連する片側データ・アイの複数のサンプルを取得し、サンプルに基づいてラッチの閾位置を決定することによって決定される。制約された入力データは、（ｉ）１のバイナリ値から０または１のバイナリ値への遷移、あるいは、（ｉｉ）０のバイナリ値から０または１のバイナリ値への遷移を含むことができる。片側データ・アイのサイズは、片側データ・アイに関連するヒストグラムを解析して、一定ヒット・カウントを有する領域を特定することによって取得されることができる。

Description

（関連出願の相互引用）
本出願は、それぞれが参照により本明細書に組込まれる、「Method and Apparatus for Determining a Position of a Latch Employed for Decision-Feedback Equalization」という名称の２００６年４月２８日に出願された米国特許出願第１１／４１４，５２２号、および、本出願と同時期に出願された「Method and Apparatus for Non-Linear Decision-Feedback Equalization in the Presence of Asymmetric Channel」という名称の米国特許出願第＿＿＿＿＿＿＿＿＿＿号に関する。

本発明は、一般に、判定帰還型等化技法に関し、より詳細には、判定帰還型等化のために使用される１つまたは複数のラッチの位置を決定する技法に関する。

デジタル通信受信機は、アナログ波形をサンプリングし、その後、サンプリングされたデータを確実に検出しなければならない。受信機に到達する信号は、通常、シンボル間干渉(intersymbol interference)（ＩＳＩ）、クロストーク、エコー、および他のノイズによって損なわれる。こうしたチャネル歪を補償するために、通信受信機は、よく知られている等化技法を使用することが多い。たとえば、ゼロ等化または判定帰還型等化（ＤＦＥ）技法（あるいは両方）が使用されることが多い。こうした等化技法は、シンボル間干渉を取除き、ノイズ・マージンを改善するために広く使用される。たとえば、それぞれが参照により本明細書に組込まれる、R Gitlin等、「Digital Communication Principles」、（Plenum Press, 1992）およびE.A. LeeおよびD.G. Messerschmitt、「Digital Communication」、（Kluwer Academic Press, 1988）を参照されたい。一般に、ゼロ等化技法は、チャネル・インパルス応答のプリカーソルを等化し、判定帰還型等化は、チャネル・インパルス応答のポストカーソルを等化する。

１つの典型的なＤＦＥ実施態様では、受信信号は、サンプリングされ、１つまたは複数の閾値と比較されて、検出データを生成する。ＤＦＥ補正が、帰還方式で適用されて、ＤＦＥ補正信号が生成される。しかし、加算／減算は、計算的に高価な演算であると考えられる。そのため、しばしば空間ＤＦＥと呼ばれる古典的なＤＦＥ技法の変形は、コモン・モード電圧からオフセットする２つの（または３つ以上の）垂直スライサを使用して受信信号をサンプリングすることによって、アナログ加算器演算をなくす。２つのスライサは、よく知られている最小２乗平均(Least Mean Square)（ＬＭＳ）アルゴリズムの結果に基づいて位置決めされる。１つのスライサは、０のバイナリ値からの遷移のために使用され、第２のスライサは、１のバイナリ値からの遷移のために使用される。前の検出ビットの値が使用されて、現在のビットの検出にどのスライサを使用するかが判定される。空間ＤＦＥ技法のより詳細な説明については、参照により本明細書に組込まれる、YangおよびWu、「High-Performance Adaptive Decision Feedback Equalizer Based on Predictive Parallel Branch Slicer Scheme」、IEEE Signal Processing Systems 2002, 121-126(2002)を参照されたい。垂直スライサのオフセット位置は、わかっている受信データ・ストリームについての誤差項を評価し、よく知られている最小２乗平均アルゴリズムを使用してオフセット位置を調整することによって決定された。しかし、こうした技法は、固定点高量子化信号環境で不安定であり、収束するのに過剰な時間を必要とすることがわかった。

通信チャネルは、通常、送信信号に関してローパス作用を示す。従来のチャネル補償技法は、ローパス・チャネル応答によって帯域制限された受信データ・アイを開口しようと試みる。そのため、信号の種々の周波数コンテンツが、チャネルの出力において異なる減衰を受けることになる。一般に、送信信号の高周波数成分は、低周波数成分に比べてよりひどく損なわれる。既存のチャネル補償技法は、チャネル歪を効果的に補償するが、いくつかの制限を受け、その制限は、克服される場合、チャネル歪の存在下でのデータ検出の信頼性をさらに改善することになる。

「Method and Apparatus for Determining a Position of a Latch Employed for Decision-Feedback Equalization」という名称の２００６年４月２８日に出願された米国特許出願第１１／４１４，５２２号は、判定帰還型等化器について使用されるラッチの位置を決定する技法を開示する。オフセット位置は、信号に関連するデータ・アイ（所与のバイナリ状態からの遷移についての複数の軌跡からなる）の複数のサンプルを取得することによって決定される。軌跡のうちの少なくとも２つの振幅は、サンプルに基づいて決定され、ラッチの位置は、決定された振幅に基づいて決定される。ラッチの初期位置は、たとえば、軌跡のうちの少なくとも２つについて、決定された振幅のほぼ中間に配置されることができる。ラッチの初期位置は、任意選択で、前もって定義された量だけスキューされて、ノイズ・マージンを改善することができる。

米国特許出願第１１／４１４，５２２号米国特許出願第＿＿＿＿＿＿＿＿＿＿号米国特許出願第１１／０９５，１７８号米国特許出願第１１／３１８，９５３号

R Gitlin等、「Digital Communication Principles」、（Plenum Press, 1992） E.A. LeeおよびD.G. Messerschmitt、「Digital Communication」、（Kluwer Academic Press, 1988） YangおよびWu、「High-Performance Adaptive Decision Feedback Equalizer Based on Predictive Parallel Branch Slicer Scheme」、IEEE Signal Processing Systems 2002, 121-126(2002) Hyuek Jae LeeおよびS.J.B. Yoo、「Novel All-Optical 10 Gbp/s RZ-to-NRZ Conversion Using SOA-Loop-Mirror」、Optical Switching and Communications Systems Lab., Department of Electrical and Computer Engineering, UC Davis, 3114 Engineering II, Davis, CA 95616-5294

判定帰還型等化について使用される１つまたは複数のラッチの位置を決定する改良された方法および装置についての必要性が存在する。到来するデータ・アイの評価に基づいて１つまたは複数のＤＦＥラッチについての位置を決定する方法および装置についてのさらなる必要性が存在する。

一般に、判定帰還型等化について使用される１つまたは複数のラッチの閾位置を決定する方法および装置が提供される。本発明の一態様によれば、判定帰還型等化器について使用されるラッチの閾位置は、入力データが第１バイナリ値からの遷移を含むだけであるように、入力データを制約すること、制約された入力データに関連する片側データ・アイの複数のサンプルを取得すること、および、サンプルに基づいてラッチの閾位置を決定することによって決定される。制約された入力データは、（ｉ）１のバイナリ値から０または１のバイナリ値への遷移、あるいは、（ｉｉ）０のバイナリ値から０または１のバイナリ値への遷移を含むことができる。

片側データ・アイのサイズは、片側データ・アイに関連するヒストグラムを解析して、一定ヒット・カウントを有する領域を特定することによって取得されることができる。ラッチは、前記片側データ・アイのほぼ中間に配置される。データ・パターン感度に対する改善されたイミュニティを提供する一変形では、ラッチ位置は、Ｎ個の連続する上方および下方片側アイなどの複数の片側アイについて決定され、また、ラッチ位置は、最小片側アイに基づいて選択される。

本発明のより完全な理解ならびに本発明のさらなる特徴および利点は、以下の詳細な説明および図面を参照して得られるであろう。

信号に関連する理想的ないくつかのデータ・アイをグラフィックで示す図である。チャネルから生じる可能性がある歪を示す図である。チャネルから生じる可能性がある歪を示す図である。チャネルから生じる可能性がある歪を示す図である。チャネルから生じる可能性がある歪を示す図である。等化技法を使用する送信機、チャネル、および受信機システムのブロック図である。空間ＤＦＥを使用する送信機、チャネル、および受信機システムのブロック図である。０の例示的なバイナリ値から０または１のバイナリ値への例示的な遷移軌跡を示す図である。受信信号についてのノイズおよびタイミング・マージンを示す図である。１のバイナリ値から０または１のバイナリ値への遷移について、データ・アイ・モニタを使用する信号のサンプリングを示す図である。０のバイナリ値から０または１のバイナリ値への遷移について、データ・アイ・モニタを使用する信号のサンプリングを示す図である。本発明による、片側アイについてアイ開口を示すヒストグラムである。本発明の特徴を組込む例証的な垂直アイ探索アルゴリズムについての例示的な擬似コードである。図１０の垂直アイ探索アルゴリズムによって決定されるラッチ位置が、図４の空間ＤＦＥによって使用される方法を示す図である。上方および下方ＤＦＥアイについてのＤＦＥラッチの対称配置を示す図である。光チャネルなどのあるチャネル内に存在する可能性がある非線形ＩＳＩ歪の結果としてのデータ・アイを示す図である。図１０の垂直アイ探索アルゴリズムによって決定されるラッチ位置が、非線形チャネルの存在下で、図４の空間ＤＦＥによって使用される方法を示す図である。図１４の例示的な非線形マッピング・テーブルを示す図である。

本発明は、判定帰還型等化について使用される１つまたは複数のラッチについての位置を決定する方法および装置を提供する。本発明の一態様によれば、ＤＦＥラッチの位置は、到来するデータ・アイの評価に基づいて決定される。例示的なデータ・アイ・モニタは、たとえば、参照により本明細書に組込まれる、「Method and Apparatus for Monitoring a Data Eye in a Clock and Data Recovery System」という名称の２００５年３月３１日に出願された米国特許出願第１１／０９５，１７８号に記載される技法を使用して実施されてもよい。一般に、例示的なデータ・アイ・モニタに関連する１つまたは複数のラッチは、包絡線検出技法を使用して、信号の振幅を評価する。適した包絡線検出技法の説明については、たとえば、参照により本明細書に組込まれる、「Method and Apparatus for Adjusting Receiver Gain Based on Received Signal Enveloped Detection」という名称の２００５年１２月２３日に出願された米国特許出願第１１／３１８，９５３号（代理人文書番号第Ｍｏｂｉｎ５３−１２−５６号）を参照されたい。

先に示したように、通信チャネルは、通常、送信信号に関してローパス作用を示し、受信データ・アイの開口サイズを著しく損ない、受信データ・アイが、本質的に閉鎖することが多い。従来のチャネル補償技法は、ローパス・チャネル応答によって帯域制限された受信データ・アイを開口しようと試みる。古典的なＤＦＥ実施態様は、ノイズおよびタイミング・マージンが低い小さな開口を有することが多い、受信データ・アイの中間にラッチを配置する。

本発明は、片側アイを使用して垂直スライサを位置決めする。本明細書で使用されるように、片側アイ（ＤＦＥアイとも呼ばれる）は、１つのバイナリ値からの遷移だけ（すなわち、１→ｘ遷移または０→ｘ遷移だけ）を含む。小さなデータ・アイは、チャネル歪の結果であり、データ・アイを閉鎖する傾向がある。たとえば、バイナリ値１から０または１のバイナリ値への信号遷移（１→ｘとして言及される）を含むだけであるようにデータを制約し、０のバイナリ値からの信号遷移を禁止することによって、大きなＤＦＥアイが抽出されることができることを本発明は認める。

図６に関連して以下でさらに説明するように、データが、１→ｘ遷移を有するだけであるように制約されると、０→ｘ遷移に通常関連することになるかなりの量の歪が取除かれ、得られる上方ＤＦＥアイは、古典的な手法に関連する小さなデータ・アイより大きい。同様に、データが、０→ｘ遷移を有するだけであるように制約されると、１→ｘ遷移に通常関連することになるかなりの量の歪が取除かれ、得られる下方ＤＦＥアイは、古典的な手法に関連する小さなデータ・アイより大きい。こうして、１組のバイナリ遷移を禁止することによって、データ・アイのサイズが著しく増加し、ノイズ・マージンが改善される。

図１は、信号１００に関連する、いくつかの理想的なデータ・アイ１１０−１〜１１０−３をグラフィックで示す。図１に示す理想的なデータ・アイ１１０は、例証を容易にするために、シンボル間干渉を全く示さないが、各データ・アイ１１０は、通常、知られている方法で、いくつかの個々の信号と変動する周波数成分との重ね合わせである。

２００６年４月２８日に出願された「Method And Apparatus For Determining A Position Of A latch Employed For Decision-Feedback Equalization」という名称の米国特許出願第１１／４１４，５２２号は、固定ラッチおよびローミング・ラッチの相対測定に基づいて受信信号１１０の振幅を決定する技法を開示する。２つのラッチが使用されて、バイナリ１からの遷移、および、バイナリ０からの遷移について、データ・アイの上方および下方境界を決定する。ラッチは、その後、定常状態動作のために、データ・アイの検出された上方境界と下方境界との間に位置決めされる。たとえば、ラッチは、データ・アイのそれぞれの上方境界と下方境界の中間に位置決めされることができる。データ・アイ・モニタは、垂直軸に沿って受信信号１１０を別々に測定して、１および０のバイナリ値からの両方の場合の遷移について、データ・アイの上方境界および下方境界のロケーションを決定することができる。その後、データ・アイの上方境界と下方境界との間の中間点が、両方の場合について確立されることができる。両方の場合についてのラッチは、決定された中間点ロケーションに基づいて定常状態動作のために位置決めされることができる。

図２Ａ〜２Ｄは、チャネルから生じる可能性がある歪をさらに示す。図２Ａに示すように、理想的なチャネルは、そのインパルス応答としてデルタ関数２００を示す。図２Ｂは、仮想チャネルについての例示的なインパルス応答２１０を示す。図２Ｂに示すように、時間領域では、仮想チャネルは、主タップ２２０において１．０のマグニチュードを有する応答を示してもよい。さらに、第１ポストカーソル・タップ２３０では、仮想チャネルは、０．５のマグニチュードを有する応答を示してもよい。そのため、この例の場合、時間領域で、信号の５０％が、スピルオーバし、次の時間間隔に影響を及ぼすことになる。

図２Ｃは、チャネルにわたって送信されてもよい理想的なクロック信号２３０を示す。図２Ｄは、（サンプル／ホールドが適用された後）チャネル歪の結果として同じチュネルを通じて受信されるクロック信号２５０を示す。図２Ｃに示すように、それぞれの後続の時間枠において、＋１、＋１、−１、−１、＋１、＋１、−１、−１の値が送信されて、クロック信号２３０が生成される。図２Ｂの例示的なインパルス応答２１０を有し、かつ、チャネル補償がないチャネルを仮定すると、受信機は、図２Ｄに示す信号２５０をサンプリングすることになる。第２時間枠内で送信される＋１は、第１時間枠内で送信された＋１の５０％に重なることになる。こうして、＋１．５の値が、第２時間枠内で受信機において測定されることになる。一般に、送信機におけるプリエンファシス技法または受信機における等化技法の１つまたは複数（あるいは、両方）が、よく知られている方法で使用されるため、受信機によって処理される信号は、送信されたクロック信号２３０のように見える。

図３は、等化技法を使用する送信機、チャネル、および受信機システム３００のブロック図である。図３に示すように、データは、任意選択で、送信ＦＩＲフィルタ（ＴＸＦＩＲ）（図示せず）を通して等化されるか、または、フィルタリングされた後、チャネル３２０を通して送信機３１０によって送信される。チャネル３２０を通過した後、加算器３３０によって示されるように、ノイズが導入される場合、信号は、任意選択で、連続時間フィード・フォワード・フィルタ３４０によって、フィルタリングされるか、または、等化されてもよい。一般に、フィード・フォワード・フィルタ３４０は、プリカーソル等化を実施して、知られている方法で、将来の送信シンボルからのスピルオーバを補償する。フィード・フォワード・フィルタ３４０からのアナログ信号は、データ判定を生成するデータ検出器３６０によってサンプリングされる。ＤＦＥフィルタ３７０によって生成されるＤＦＥ補正は、フィード・フォワード・フィルタ３４０の出力Ｕ_ｋからアナログ合算器３５０に加えられて、ＤＦＥ補正済み信号Ｂ_ｋが生成される。

図４は、空間ＤＦＥを使用する送信機、チャネル、および受信機システム４００のブロック図である。先に示したように、空間ＤＦＥは、コモン・モード電圧からオフセットする２つの垂直スライサを使用して受信信号をサンプリングすることによって、アナログ加算器をなくす、図３に示す古典的なＤＦＥ技法の変形である。

図４に示すように、プリエンファシス技法４１０は、信号がチャネル４２０を通じて送信される前に、送信機において適用される。さらに、ゼロ等化などの等化技法４３０および空間ＤＦＥ４４０は、受信機において適用される。本発明の一態様によれば、たとえば、図７〜１０に関連して以下で説明されるラッチ位置決めシステム４４５は、垂直アイ探索アルゴリズム１０００（図１０）を実施して、空間ＤＦＥ４４０によって使用されるラッチの位置（すなわち、閾値）を決定する。プリエンファシス技法４１０が送信機において適用されると、ラッチ位置決めシステム９００の出力は、帯域内または帯域外プロトコル４５０を使用して送信機にフィードバックされる。

先に示したように、各データ・アイ１１０は、いくつかの個々のアイ・トレースの重ね合わせである。異なるデータ遷移に関連する信号は、異なる周波数を有することになる。図５は、０のバイナリ値から０または１のバイナリ値への例示的な遷移（０→ｘ）についての例示的な遷移軌跡を示す。軌跡５１０は、たとえば、０のバイナリ値から１（それに続いて別の０）への遷移に関連する。軌跡５３０は、たとえば、前の状態０００を有する０のバイナリ値から１のバイナリ値（それに続く０）への遷移に関連する。軌跡５４０は、前の状態０００を有する０のバイナリ値から０のバイナリ値への遷移に関連する。

図５に示すように、異なる軌跡は、全て、０という前の状態に関連する。しかし、各軌跡は、異なる経路をたどる。空間ＤＦＥ技法４４０によれば、単一ラッチ５５０は、経路が変動しても、現在のデータ・ビットが０であるか、１であるかを検出できなければならない。一般に、ラッチ５５０は、負のレール・マージン５６０と予想される最も低い軌跡５３０の振幅との間に位置決めされる。データ・アイ・モニタが使用されて、空間ＤＦＥ４４０に使用されるラッチ５５０についてのロケーションを決定することができる。

先に示したように、通信チャネルは、通常、送信信号に関してローパス作用を示し、受信データ・アイの開口サイズを著しく損ない、受信データ・アイが、本質的に閉鎖することが多い。図６は、受信信号６００についてのノイズおよびタイミング・マージンを示す。図６に示すように、受信信号は、通常、バイナリ値１から０または１のバイナリ値への遷移６１０（１→ｘ）、ならびに、バイナリ値０から０または１のバイナリ値への遷移６２０（０→ｘ）を含むことになる。

たとえば、バイナリ値１から０または１のバイナリ値への信号遷移（１→ｘとして言及される）を含むだけであるようにデータを制約し、０のバイナリ値からの信号遷移を禁止すること（または、その逆）によって、大きなＤＦＥアイが抽出されることができることを本発明は認める。

図６に示すように、信号遷移の完全な組が考えられると、古典的なデータ・アイのサイズは、ほぼ内部円６７０に関連し、関連するタイミング・マージン６３０およびノイズ・マージン６６０を有する。対応する低いマージン６３０、６６０を有するデータ・アイ７７０の小さなサイズは、送信データを適切に回復させることを非常に難しくする。データが、１→ｘ遷移を有するだけであるように制約されると、０→ｘ遷移に通常関連することになる歪が取除かれ、得られる上方ＤＦＥアイ（ほぼ外部円６８０に関連する）は、古典的な手法（および両方の組の遷移）に関連する小さなデータ・アイ６７０より大きい。上方ＤＦＥアイ６８０は、関連するタイミング・マージン６４０およびノイズ・マージン６５０を有する。こうして、１組のバイナリ遷移６１０、６２０を禁止することによって、データ・アイ６８０のサイズは、著しく増加し、タイミングおよびノイズ・マージン６４０、６５０が改善される。

同様に、データが、０→ｘ遷移を有するだけであるように制約されると、１→ｘ遷移に通常関連することになるかなりの量の歪が取除かれ、得られる下方ＤＦＥアイは、古典的な手法に関連する小さなデータ・アイより大きい。こうして、１組のバイナリ遷移を禁止することによって、データ・アイのサイズは、著しく増加し、タイミングおよびノイズ・マージンが改善される。

図７は、バイナリ値１の初期状態７１０から０のバイナリ値への遷移７３０、または、１のバイナリ値から１のバイナリ値への遷移７２０について、データ・アイ・モニタを使用する信号のサンプリングを示す。例証を容易にするために、ナイキスト周波数に関連する軌跡７３０および残りの周波数の最大振幅に関連する軌跡７２０だけが示される。図７に示すように、２つの上方ラッチＬ１_ＵおよびＬ２_Ｕは、例示的な実施形態で使用されて、上方ＤＦＥデータ・アイについて軌跡７２０、７３０の振幅を決定し、それにより、空間ＤＦＥ４４０に使用されるラッチ（複数可）についてのロケーションを決定する。

図１０に関連して以下でさらに説明するように、第１上方ラッチＬ１_Ｕは、ゼロ交差点（Ｖ_ｔｈ＝Ｎ）から正方向に最大値（Ｖ_ｔｈ＝２Ｎ）まで受信信号をサンプリングする。同様に、第２上方ラッチＬ２_Ｕは、ゼロ交差点（Ｖ_ｔｈ＝Ｎ）から負方向に最小値（Ｖ_ｔｈ＝０）まで受信信号をサンプリングする。サンプリングされた値（ラッチ１上方ＤＦＥアイおよびラッチ２上方ＤＦＥアイ）は、ラッチ選択コントロール信号に従ってサンプリングされるデータ・アイの部分に基づいて、ラッチのうちの１つを選択するマルチプレクサ７５０に加えられる。マルチプレクサ７５０の出力は、図９に関連して以下でさらに説明されるヒット・カウンタ７６０に加えられる。

図８は、バイナリ値０の初期状態８１０から０のバイナリ値への遷移８３０、または、０のバイナリ値から１のバイナリ値へ、次に、０のバイナリ値への遷移８２０についての、本発明によるデータ・アイ・モニタを使用する信号のサンプリングを示す。例証を容易にするために、ナイキスト周波数に関連する軌跡８２０および残りの周波数の最小振幅に関連する軌跡８３０だけが示される。図７に示すように、２つの下方ラッチＬ１_ＬおよびＬ２_Ｌは、例示的な実施形態で使用されて、下方ＤＦＥデータ・アイについて軌跡８２０、８３０の振幅を決定し、それにより、空間ＤＦＥ４４０に使用されるラッチ（複数可）についてのロケーションを決定する。

図１０に関連して以下でさらに説明するように、第１下方ラッチＬ１_Ｌは、ゼロ交差点（Ｖ_ｔｈ＝Ｎ）から正方向に最大値（Ｖ_ｔｈ＝２Ｎ）まで受信信号をサンプリングする。同様に、第２下方ラッチＬ２_Ｌは、ゼロ交差点（Ｖ_ｔｈ＝Ｎ）から負方向に最小値（Ｖ_ｔｈ＝０）まで受信信号をサンプリングする。サンプリングされた値（ラッチ１下方ＤＦＥアイおよびラッチ２下方ＤＦＥアイ）は、ラッチ選択コントロール信号に従ってサンプリングされるデータ・アイの部分に基づいて、ラッチのうちの１つを選択するマルチプレクサ８５０に加えられる。マルチプレクサ８５０の出力は、図９に関連して以下でさらに説明されるヒット・カウンタ８６０に加えられる。

図９は、図７および８のヒット・カウンタ７６０、８６０によって生成されるヒストグラム９２０を示し、本発明による片側アイについてのアイ開口を示す。図９に示すように、スコープ出力９１０は、４つの連続するデータ・アイについて単位間隔の関数としての前置増幅器出力を示す。最初の２つのデータ・アイ９１４の場合、出力は、全ての遷移について示される。第２の２つのアイ９１８の場合、１のバイナリ値から０または１のバイナリ値への遷移だけが、本発明に従って示される。

ヒストグラム９２０は、ヒット・カウンタ７６０、８６０によって生成されるアイ・モニタ・カウントの関数としての、ローミング・ラッチＬ１_Ｕ、Ｌ２_Ｕ、Ｌ１_ＬおよびＬ２_Ｌの閾値を示す。図９に示すように、最小カウントは、閾値が最大値であるとき（全信号がラッチの下になるため）に起こり、最大カウントは、閾値が最小値であるとき（全信号がラッチの上になるため）に起こる。ヒストグラム９２０は、また、ＤＦＥアイ開口に相当する、一定カウントを有する領域９３０を含む。垂直アイ探索アルゴリズム１０００（図１０）は、アイが開口するときの閾値範囲を取得するために、ヒストグラム９２０が一定であるときを決定する。

図１０は、本発明の特徴を組込む例証的な垂直アイ探索アルゴリズム１０００についての例示的な擬似コードを提供する。例証的な垂直アイ探索アルゴリズム１０００は、通常動作（定常状態）モードにおいて空間ＤＦＥ４４０によって使用されるラッチの位置を決定するために、訓練モード中に使用される。図１０に示すように、例示的な垂直アイ探索アルゴリズム１０００は、上方ＤＦＥデータ・アイを測定する第１測定セクション１０１０、下方ＤＦＥデータ・アイを測定する第２測定セクション１０２０、およびカウント・データを解析して、上方および下方ＤＦＥデータ・アイについてのラッチ位置を確立する解析セクション１０３０を含む。特に、ラッチは、上方および下方ＤＦＥデータ・アイのそれぞれについて、一定カウント領域９３０の中間に位置決めされる。

図１１は、図１０の垂直アイ探索アルゴリズム１０００によって決定されたラッチ位置が、図４の空間ＤＦＥ４４０によって使用される方法を示す。図１１に示すように、受信信号は、前置増幅器１１１０によって増幅され、次に、スコープ１１２０上で解析される。図４のラッチ位置決めシステム４４５は、ラッチ位置（すなわち、閾値）を決定するために、垂直アイ探索アルゴリズム１０００に従って、本明細書で開示される片側アイ技法を使用して訓練モード中に、受信されたデータ・アイを解析する。閾値は、定常状態動作のために、ラッチ・アレイ１１３０に適用される。

図１２は、それぞれ、上方および下方ＤＦＥアイについてのＤＦＥラッチ１２１０、１２２０の対称配置を示す。図１２に示すように、上方および下方ＤＦＥラッチ１２１０、１２２０は、ゼロ交差を中心に対称に配置される。換言すれば、上方および下方ＤＦＥラッチ１２１０、１２２０は、０の閾値から等間隔である。実際には、対称システムでは、ラッチ位置決めシステム４４５は、上方および下方ＤＦＥデータ・アイの一方についてのラッチ位置を決定し、ゼロ交差を中心とする対称性を確保するように第２ラッチを位置決めすることができる。

データ・アイの形状は、チャネル損傷ならびにデータ・パターンの関数である。こうして、あるデータ・パターンは、非対称データ・アイの偽りの指示を提供する可能性がある。本発明のさらなる変形は、それぞれが、上方および下方ＤＦＥデータ・アイを有するデータ・アイに相当する、１つまたは複数の単位間隔を考慮し、かつ、最悪の場合（すなわち、最小のアイ）に基づいてラッチを位置決めすることによって、データ・パターン感度に対する改善されたイミュニティを提供する。そのため、システムは、対称であると仮定され、最小のアイが、上方ＤＦＥアイと下方ＤＦＥアイの両方についてラッチを設定するのに使用される。

図１３は、光チャネルなどの一部のチャネルに存在する可能性がある非線形ＩＳＩ歪の結果としてのデータ・アイを示す。先に示したように、光チャネルなどの多くのチャネルは、非線形応答を示す。光通信では、たとえば、データ伝送は、１つまたは複数のＬＥＤ源をオン／オフすることによって達成される。光源がオンであるとき（たとえば、１のバイナリ値を送信するとき）、エネルギー伝送が起こり、光子が、光ファイバを通して伝送される。光信号がファイバを通して進むにつれて、信号は、たとえば、マルチモード・ファイバにおける色分散、偏光モード分散（ＰＭＤ）、およびモーダル分散によって非線形歪を受ける。さらに、再生ノイズ源は、伝送される光子エネルギーを歪ませる。これらの歪源は、伝送媒体の全長に沿ってアクティブである。こうして、図１３に示すように、伝送距離が増すにつれて、信号劣化が増加する。データ・アイは、距離が増加するにつれて（たとえば、７８Ｋｍを参照されたい）、識別することが益々難しくなる。結果として、１のバイナリ値についての判定閾値は、距離が増加するにつれて、連続して押下げられ、伝送距離が増加するにつれて、閾値をゼロより下にさせる。

一方、光源がオフであるとき（たとえば、０のバイナリ値を送信するとき）、光子は全く伝送されず、上述した歪は、全く起こらない。こうして、光アイは、非対称的に劣化する。光チャネルにおける非線形歪のより詳細な説明については、たとえば、Hyuek Jae LeeおよびS.J.B. Yoo、「Novel All-Optical 10 Gbp/s RZ-to-NRZ Conversion Using SOA-Loop-Mirror」、Optical Switching and Communications Systems Lab., Department of Electrical and Computer Engineering, UC Davis, 3114 Engineering II, Davis, CA 95616-5294を参照されたい。

図１４は、図１０の垂直アイ探索アルゴリズム１０００によって決定されたラッチ位置が、非線形チャネルの存在下で、図４の空間ＤＦＥ４４０によって使用される方法を示す。本発明によって生成される非線形マッピングされたＤＦＥ係数は、図１４で説明するように、古典的な閾値ベースＤＦＥ構造に関して使用されることができる。

図１４に示すように、受信信号は、前置増幅器１４１０によって増幅され、次に、スコープ１４２０上で解析される。図４のラッチ位置決めシステム４４５は、ラッチ位置（すなわち、閾値）を決定するために、垂直アイ探索アルゴリズム１０００に従って、本明細書で開示される片側アイ技法を使用して訓練モード中に、受信されたデータ・アイを解析する。本発明の一態様によれば、測定されたラッチ位置は、非線形性に対処するために変換される。変換は、たとえば、実験または光ファイバの長さを使用した計算に基づくことができる。１つの例示的な実施態様では、非線形マッピング・テーブル１５００（図１５）が使用されて、測定されたラッチ位置を、非線形性に対処する変換済み閾値にマッピングする。変換済み閾値は、定常状態動作のためにラッチ・アレイ１１３０に適用される。

図１５は、例示的な非線形マッピング・テーブル１５００を示す。図１５に示すように、テーブル１５００は、それぞれが、異なる閾値に関連する複数のレコードを含む。それぞれの測定された閾値について、テーブル１５００は、図１３に示す距離などの、種々の光学長について変換済み閾値を示す。

複数の同一のダイが、通常、ウェハの表面上に反復パターンで形成される。各ダイは、本明細書で述べるデバイスを含み、他の構造または回路を含んでもよい。個々のダイは、ウェハから切断されるか、または、ダイシングされ、次に、集積回路としてパッケージングされる。集積回路を生成するために、どのようにウェハをダイシングし、ダイをパッケージングするかを当業者は知るであろう。こうして製造された集積回路は、本発明の一部と考えられる。

本発明の例示的な実施形態が、デジタル・ロジック・ブロックに関して述べられたが、当業者に明らかになるように、種々の機能は、ソフトウェア・プログラムの処理ステップとしてデジタル領域で、回路要素または状態機械によるハードウェアで、あるいは、ソフトウェアとハードウェアの両方の組合せで実装されてもよい。こうしたソフトウェアは、たとえば、デジタル信号プロセッサ、マイクロコントローラ、または、汎用コンピュータにおいて使用されてもよい。こうしたハードウェアおよびソフトウェアは、集積回路内に実装された回路内で具現化されてもよい。

こうして、本発明の機能は、方法および方法を実施する装置の形態で具現化されることができる。本発明の１つまたは複数の態様は、たとえば、記憶媒体内に格納されようが、機械内にロードされ、かつ／または、機械によって実行されようが、何らかの伝送媒体を通じて伝送されようが、プログラム・コードの形態で具現化されることができ、プログラム・コードが、コンピュータなどの機械内にロードされ、機械によって実行されると、機械は、本発明を実施する装置になる。汎用プロセッサ上に実装されると、プログラム・コード・セグメントは、プロセッサと組み合わされて、特定の論理回路と同様に動作するデバイスを提供する。

本明細書で示し、述べた実施形態および変形形態が、本発明の原理を例証するだけであること、および、本発明の範囲および精神から逸脱することなく、当業者によって種々の変更が実施されてもよいことが理解される。

Claims

判定帰還型等化器によって使用されるラッチの閾位置を決定する方法であって、
入力データが第１バイナリ値からの遷移を含むだけであるように、前記入力データを制約すること、
前記制約された入力データに関連する片側データ・アイの複数のサンプルを取得すること、および、
前記サンプルに基づいて前記ラッチの閾位置を決定すること
を含む方法。
前記制約された入力データは、１のバイナリ値から０または１のバイナリ値への遷移を含むだけである請求項１に記載の方法。
前記制約された入力データは、０のバイナリ値から０または１のバイナリ値への遷移を含むだけである請求項１に記載の方法。
前記ラッチは、前記片側データ・アイのほぼ中間に配置される請求項１に記載の方法。
前記取得するステップは、１つまたは複数のラッチを使用して信号をサンプリングするステップと、前記ラッチの１つまたは複数の値を評価することによって前記信号の値を推定するステップとをさらに含む請求項１に記載の方法。
前記ラッチの１つまたは複数は、複数の電圧レベルについて前記信号をサンプリングすることによって前記信号をサンプリングする請求項５に記載の方法。
閾位置を決定する前記ステップは、一定ヒット・カウントを有する領域を特定するために、前記片側データ・アイに関連するヒストグラムを解析するステップをさらに含む請求項１に記載の方法。
前記ヒストグラムは、ヒット・カウントをラッチ閾値の関数として評価する請求項７に記載の方法。
一定ヒット・カウントを有する前記領域に関連する最小および最大閾値を決定するステップをさらに含む請求項７に記載の方法。
複数の片側アイについて前記ラッチ閾位置を決定し、最小の片側データ・アイに基づいてラッチ閾位置を選択するステップとをさらに含む請求項１に記載の方法。
判定帰還型等化器によって使用されるラッチの閾位置を決定するシステムであって、
入力データが第１バイナリ値からの遷移を含むだけであるように、前記入力データを制約するマスク回路と、
前記制約された入力データに関連する片側データ・アイの複数のサンプルを取得する複数のラッチと、
前記サンプルに基づいて前記ラッチの閾位置を決定するラッチ閾位置決めシステムと
を備えるシステム。
前記制約された入力データは、１のバイナリ値から０または１のバイナリ値への遷移を含むだけである請求項１１に記載のシステム。
前記制約された入力データは、０のバイナリ値から０または１のバイナリ値への遷移を含むだけである請求項１１に記載のシステム。
前記ラッチは、前記片側データ・アイのほぼ中間に配置される請求項１１に記載のシステム。
前記複数のサンプルは、１つまたは複数のラッチを使用して信号をサンプリングし、前記ラッチの１つまたは複数の値を評価することによって前記信号の値を推定することによって取得される請求項１１に記載のシステム。
前記ラッチの１つまたは複数は、複数の電圧レベルについて前記信号をサンプリングすることによって前記信号をサンプリングする請求項１５に記載のシステム。
前記閾位置は、前記片側データ・アイに関連するヒストグラムを解析して、一定ヒット・カウントを有する領域を特定することによって決定される請求項１１に記載のシステム。
前記片側データ・アイのサイズは、一定ヒット・カウントを有する前記領域に関連する最小および最大閾値を特定することによって決定される請求項１７に記載のシステム。
前記ラッチ閾位置決めシステムは、複数の片側アイについて前記ラッチ閾位置を決定し、最小の片側アイに基づいてラッチ閾位置を選択する請求項１１に記載のシステム。
集積回路であって、
判定帰還型等化器によって使用されるラッチの閾位置を決定する回路を備え、前記決定する回路は、
入力データが第１バイナリ値からの遷移を含むだけであるように、前記入力データを制約するマスク回路と、
前記制約された入力データに関連する片側データ・アイの複数のサンプルを取得する複数のラッチと、
前記サンプルに基づいて前記ラッチの閾位置を決定するラッチ閾位置決めシステムと
を備える集積回路。