JP2010504648A - 低ｋ誘電膜の二層キャッピング - Google Patents

低ｋ誘電膜の二層キャッピング Download PDF

Info

Publication number
JP2010504648A
JP2010504648A JP2009529393A JP2009529393A JP2010504648A JP 2010504648 A JP2010504648 A JP 2010504648A JP 2009529393 A JP2009529393 A JP 2009529393A JP 2009529393 A JP2009529393 A JP 2009529393A JP 2010504648 A JP2010504648 A JP 2010504648A
Authority
JP
Japan
Prior art keywords
dielectric constant
low dielectric
constant film
organosilicon compound
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009529393A
Other languages
English (en)
Other versions
JP5544167B2 (ja
JP2010504648A5 (ja
Inventor
ピン シュ，
クリストファー デニス ベンチャー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2010504648A publication Critical patent/JP2010504648A/ja
Publication of JP2010504648A5 publication Critical patent/JP2010504648A5/ja
Application granted granted Critical
Publication of JP5544167B2 publication Critical patent/JP5544167B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Abstract

【課題】 基板表面を処理する方法を提供する。
【解決手段】 第一有機シリコン化合物と、第一酸化ガスと、一つ以上の炭化水素化合物とを含む第一ガス混合物を基板表面上に第一低誘電率膜を堆積させるのに充分な堆積条件でチャンバ内へ分配させる。第二有機シリコン化合物と第二酸化ガスとを有する第二ガス混合物を、第一低誘電率膜上に第二低誘電率膜を堆積させるのに充分な堆積条件でチャンバ内に分配させる。第二酸化ガスのチャンバ内への流量を増加させ、第二有機シリコン化合物のチャンバ内への流量を減少させて、第二低誘電率膜上に酸化物を多く含むキャップを堆積させる。
【選択図】 図１

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、集積回路の製造に関する。より詳細には、実施形態は、基板上に誘電体層を堆積させる方法及び誘電体層を含む構造に関する。
関連技術の説明
[0002]半導体デバイスの幾何学的形状は、数十年前に始めてこのようなデバイスが紹介されてから、劇的にサイズが減少してきた。それ以来、集積回路は、たいてい、２年間で半分のサイズになるという規則（しばしばムーアの法則と呼ばれる）が続き、これはチップ上に適合するデバイスの数が２年毎に２倍になることを意味する。今日の製造プラントは、通常０.１３μｍ、０.１μｍもの特徴部サイズをもつデバイスを生産しており、将来の工場はすぐに更に小さな形状を持つデバイスを生産するであろう。
[0003]集積回路上のデバイスのサイズを更に縮小するために、抵抗率が低い導電材料を用いるとともに低誘電率の絶縁体を用いて隣接の金属線間の容量結合を減少させることが必要になってきた。このような一つの低ｋ材料は、ドープされていないシリコンガラス（ＵＳＧ）又フッ素ドープされたシリコンガラス（ＦＳＧ）のようなスピンオンガラスであり、これらは半導体製造プロセスにおいてギャップ充填層として堆積させることができる。しかしながら、デバイス形状の縮小を続けることにより、更に低ｋ値を持つ膜の需要が生じてきた。
[0004]最近の低誘電率の開発は、堆積された膜の中にシリコン原子と、炭素原子と、酸素原子とを組み込むことに集中してきた。この領域における一つの課題は、低ｋ値を有するが望ましい熱特性と機械特性を示すＳｉ、Ｃ、Ｏ含有膜を開発することであった。ほとんどの場合、誘電率が２.５より低いＳｉ、Ｃ、Ｏ網目構造からできた膜は、機械的強度が低く、エッチング化学、その後プラズマにさらすことによって損傷することがあり得るので、集積回路の故障の原因となる。
[0005]それ故、集積回路上のデバイスの速度や性能を改善するだけでなく、集積回路の耐久性や機械的完全性も改善された低誘電率材料を製造する方法が求められている。
[0006]本発明の実施形態は、一般的には、低誘電率膜を堆積させる方法を提供する。一実施形態において、基板表面を処理する方法であって、第一有機シリコン化合物と、第一酸化ガスと、一つ以上の炭化水素化合物とを有する第一ガス混合物を基板表面上に第一低誘電率膜を堆積させるのに充分な堆積条件でチャンバ内へ分配することによる、上記方法を提供する。次に、第二有機シリコン化合物と第二酸化ガスを有する第二ガス混合物を、第一低誘電率膜上に第二低誘電率膜を堆積させるのに充分な堆積条件でチャンバ内へ分配する。第二酸化ガスのチャンバへの流量を増加させ、第二有機シリコン化合物のチャンバへの流量を減少させて、第二低誘電率膜上に酸化物を多く含むキャップを堆積させる。
[0007]実施形態において、更に、基板表面を処理する方法は、第一有機シリコン化合物と、酸化ガスと、少なくとも一つの環状基を有する一つ以上の炭化水素化合物とを含むガス混合物をチャンバ内へ分配するステップと、ＲＦ電力の存在下に基板表面上に第一低誘電率膜を堆積させるステップとを含む。第一低誘電率膜が堆積された後にＲＦ電力を止め、第一低誘電率膜を硬化する。第二有機シリコン化合物と第二酸化ガスを有するガス混合物をチャンバ内へ分配して、ＲＦ電力の存在下に第一低誘電率膜上に第二低誘電率膜を堆積させる。第二低誘電率膜が堆積された後にＲＦ電力を止める。第二酸化ガスのチャンバ内への流量を増加させ、第二有機シリコン化合物のチャンバ内への流量を減少させて、第二低誘電率膜上に酸化物を多く含むキャップを堆積させる。
[0008]実施形態において、更に、誘電率が約２.５以下の誘電率膜に二層状キャップをかぶせることにより強度が改善された低誘電率膜が得られる。二層状キャップは、誘電率が約２.５〜約３.５の範囲にある第二低誘電率膜と酸化物を多く含むキャップを持つ。
[0009]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた、本発明のより具体的な説明を実施形態によって参照することができ、その一部が添付の図面に示されている。しかしながら、添付の図面は本発明の典型的な実施形態だけが示されているので、本発明の範囲を制限するものとみなされるべきではなく、他の等しく有効な実施形態を許容することができる。
図１は、本発明の実施形態による二層キャップをかぶせた低誘電率膜を形成する方法を示すプロセス流れ図である。 図２Ａは、本発明の実施形態に従って形成された二層キャップと低誘電率膜を含む構造の断面図である。 図２Ｂは、本発明の実施形態に従って形成された研磨されたキャップと低誘電率膜を含む構造の断面図である。
詳細な説明
[0013]図１は、本発明の実施形態による低誘電体膜と酸化物を多く含むキャップの二層がかぶせられた低誘電率膜を持つ構造を形成する方法を示すプロセス流れ図である。ステップ１０１において、第一有機シリコン化合物と、少なくとも一つの環状基を有する一つ以上の炭化水素化合物と、酸化ガスとが、チャンバ内へ流される。ステップ１０３において、ＲＦ電力の存在下に有機シリコン化合物と一つ以上の炭化水素化合物を含む混合物からチャンバ内で基板上に少なくとも一つの環状基を含む膜が堆積される。ステップ１０５において、チャンバ内のＲＦ電力を止める。ステップ１０７において、少なくとも一つの環状基を含む膜を硬化して、少なくとも一つの環状基を除去するとともに第一低誘電率膜を得る。第一低誘電率膜の低誘電率は、約２.５以下であるのがよい。
[0014]ステップ１０９において、第二有機シリコン化合物と第二酸化ガスとがチャンバ内へ流される。ステップ１１１において、低周波ＲＦ電力（ＬＦＲＦ）を含むＲＦ電力の存在下に第二有機シリコン化合物と第二酸化ガスを含む混合物から第一低誘電率膜上にシリコンと、炭素と、酸素とを含む第二低誘電率膜が堆積される。ＲＦ電力は、また、高周波ＲＦ電力を含んでもよい。選択的なステップ１１３において、チャンバ内の低周波ＲＦ電力と高周波ＲＦ電力を止めてもよい。
[0015]ステップ１１５において、第二酸化ガスのチャンバへの流量を増加させる。ステップ１１７において、第二有機シリコン化合物のチャンバへの流量を減少させる。ステップ１１９において、酸化物を多く含むキャップは、第二低誘電率膜上に堆積される。酸化物を多く含むキャップは、第二低誘電率膜を堆積させるために用いられる高周波ＲＦ電力と低周波ＲＦ電力の存在下に堆積されてもよい。図１にまとめた本発明の実施形態を以下でより詳細に記載する。
[0016]図２Ａは、本発明の実施形態によって形成された層を含む構造を示す概略断面図である。構造２００は、本発明の実施形態による基板２０２上に堆積される第一低誘電率膜２０４を含む。基板２０２は、導電層、半導電層、又は絶縁層である。第一低誘電率膜２０４は、約１００ｎｍ〜１０００ｎｍ、好ましくは約３００ｎｍ〜約７００ｎｍの厚さまで堆積させることができる。第一低誘電率膜２０４の誘電率は、約２.５以下、好ましくは約２.２以下であるのがよい。二層キャッピング膜２０５は、第一低誘電率膜２０４上に堆積される。二層キャッピング膜２０５は、第一低誘電率膜上に堆積された第二低誘電率膜２０６と第二低誘電率膜２０６上に堆積された酸化物を多く含むキャップ２０８からなってもよい。第二低誘電率膜２０６は、約５０ｎｍ〜５００ｎｍ、好ましくは約１００ｎｍ〜約２００ｎｍの厚さまで堆積されてもよい。第二低誘電率膜２０６の誘電率は、約２.５〜約３.５であってもよい。一実施形態において、第二低誘電率膜の誘電率は、約３であってもよい。酸化物を多く含むキャップ２０８は、第二低誘電率膜２０６と酸化物を多く含むキャップ２０８が隣接するように、即ち、第二低誘電率膜２０６と酸化物を多く含むキャップ２０８が互いに接触するように、第二低誘電率膜２０６上に堆積されていてもよい。酸化物を多く含むキャップ２０８は、約５０ｎｍ〜５００ｎｍ、好ましくは約１００ｎｍ〜約２００ｎｍの厚さまで堆積されてもよい。図２Ｂにおいて、酸化物を多く含むキャップ２０８と第二低誘電率膜２０６は平坦化され、酸化物を多く含むキャップが除去され、第二低誘電率膜２０６厚さが減少されている。
[0017]本明細書に用いられる用語“有機シリコン化合物”は、有機基に炭素原子を含有する化合物を意味するものであり、環状又は線状であり得る。有機基には、アルキル基、アルケニル基、シクロヘキセニル基、及びアリール基（他のもの）が、これらの官能性誘導体に加えて含まれるのがよい。好ましくは、有機シリコン化合物には、シリコン原子に結合した一つ以上の炭素原子が含まれ、それによって炭素原子は適切な処理条件で酸化によって容易に除去されない。有機シリコン化合物には、好ましくは一つ以上の酸素原子が含まれてもよい。
[0018]適切な環状有機シリコン化合物には、三つ以上のシリコン原子を有する環構造が含まれ、必要により一つ以上の酸素原子を有してもよい。市販の環状有機シリコン化合物には、一つ又は二つのアルキル基がシリコン原子に結合されたシリコン原子と酸素原子が交互の環が含まれている。幾つかの例示的環状有機シリコン化合物としては、以下のものが挙げられる：
１,３,５-トリシラノ-２,４,６-トリメチレン -(-ＳｉＨ２ＣＨ２-)３-(環状)
１,３,５,７-テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ） -(-ＳｉＨＣＨ３-Ｏ-)４-(環状）
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ） -(-Ｓｉ(ＣＨ３)２-Ｏ-)４-(環状)
１,３,５,７,９-ペンタメチルシクロペンタシロキサン -(-ＳｉＨＣＨ３-Ｏ-)５-(環状)
１,３,５,７-テトラシラノ-２,６-ジオキシ-４,８-ジメチレン -(-ＳｉＨ２-ＣＨ２-ＳｉＨ２-Ｏ-)２-(環状)
ヘキサメチルシクロトリシロキサン -(-Ｓｉ(ＣＨ３)２-Ｏ-)３-(環状)
[0019]適切な線状有機シリコン化合物は、一つ以上のシリコン原子と一つ以上の炭素原子を有する直鎖又は分枝鎖構造を持つ脂肪族有機シリコン化合物を含む。有機シリコン化合物は、更に、一つ以上の酸素原子を含んでもよい。幾つかの例示的直鎖有機シリコン化合物としては以下のものが挙げられる：
メチルシラン ＣＨ３-ＳｉＨ３
ジメチルシラン (ＣＨ３)２-ＳｉＨ２
トリメチルシラン（ＴＭＳ） (ＣＨ３)３-ＳｉＨ
エチルシラン ＣＨ３-ＣＨ２-ＳｉＨ３
ジシラノメタン ＳｉＨ３-ＣＨ２-ＳｉＨ３
ビス(メチルシラノ)メタン ＣＨ３-ＳｉＨ２-ＣＨ２-ＳｉＨ２-ＣＨ３
１,２,-ジシラノエタン ＳｉＨ３-ＣＨ２-ＣＨ２-ＳｉＨ３
１,２,-ビス(メチルシラノ)エタン ＣＨ３-ＳｉＨ２-ＣＨ２-ＣＨ２-ＳｉＨ２-ＣＨ３
２,２-ジシラノプロパン ＳｉＨ３-Ｃ(ＣＨ３)２-ＳｉＨ３
ジエトキシメチルシラン(ＤＥＭＳ) ＣＨ３-ＳｉＨ-(Ｏ-ＣＨ２-ＣＨ３)２
１,３-ジメチルジシロキサン ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-ＣＨ３
１,１,３,３-テトラメチルジシロキサン (ＣＨ３)２-ＳｉＨ-Ｏ-ＳｉＨ-(ＣＨ３)２
ヘキサメチルジシロキサン(ＨＭＤＳ) (ＣＨ３)３-Ｓｉ-Ｏ-Ｓｉ-(ＣＨ３)３
１,３-ビス(シラノメチレン)ジシロキサン (ＳｉＨ３-ＣＨ２-ＳｉＨ２-)２-Ｏ
ビス(１-メチルジシロキサニル)メタン (ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-)２-ＣＨ２
２,２-ビス(１-メチルジシロキサニル)プロパン (ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-)２-Ｃ(ＣＨ３)２
ヘキサメトキシジシロキサン(ＨＭＤＯＳ） (ＣＨ３Ｏ)３-Ｓｉ-Ｏ-Ｓｉ-(ＯＣＨ３)３
ジメチルジメトキシシラン(ＤＭＤＭＯＳ) (ＣＨ３Ｏ)２-Ｓｉ-(ＣＨ３)２
ジメトキシメチルビニルシラン(ＤＭＭＶＳ) (ＣＨ３Ｏ)２-Ｓｉ-(ＣＨ３)-ＣＨ２＝ＣＨ３
[0020]本明細書に用いられる用語“環状基”は、環構造を意味するものである。環構造は、わずか三つの原子を含んでもよい。これらの原子には、例えば、炭素、シリコン、窒素、酸素、フッ素、又はこれらの組み合わせが含まれてもよい。環状基には、一つ以上の単結合、二重結合、三重結合、又はこれらいかなる組み合わせが含まれてもよい。例えば、環状基には、一つ以上の芳香族、アリール、フェニル、シクロヘキサン、シクロヘキサジエン、シクロヘプタジエン、又はこれらの組み合わせが含まれてもよい。環状基は、二環式又は三環式であってもよい。更に、環状基は、好ましくは、直鎖又は分枝鎖官能基に結合している。直鎖又は分枝鎖官能基は、好ましくは、アルキル基又はビニルアルキル基を含んでもよく、１〜１２個の炭素原子を有する。直鎖又は分枝鎖官能基には、ケトン、エーテル、エステルのような酸素原子を含んでもよい。少なくとも一つの環状基を有する幾つかの例示的化合物としては、アルファ-テルピネン（ＡＴＰ）、ノルボルナジエン、ビニルシクロヘキサン（ＶＣＨ）、及びフェニルアセテートが挙げられる。
[0021]適切な酸化ガスとしては、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化炭素（ＣＯ）、二酸化炭素（ＣＯ２）、水（Ｈ２Ｏ）、２,３-ブタンジオン又はこれらの組み合わせが挙げられる。オゾンを酸化ガスとして用いる場合、オゾン発生器は、原料ガス中６％〜２０％、典型的には約１５％質量の酸素をオゾンに変換し、残りは典型的には酸素である。しかしながら、オゾン濃度は、所望されるオゾンの量や用いられるオゾン発生器の種類に基づいて増加或いは減少させることができる。酸素又は酸素含有化合物の解離は、堆積チャンバに入る前にマイクロ波チャンバ内で行われ、シリコン含有化合物の過度の解離を抑えることができる。好ましくは、高周波数（ＲＦ）電力を反応域に印加して、解離を増加させることができる。
[0022]有機シリコン化合物と酸化ガスに加えて一つ以上のキャリヤガスをチャンバ内へ導入してもよい。用いることができるキャリヤガスとしては、不活性ガス、例えば、アルゴン、ヘリウム、又はこれらの組み合わせが挙げられる。
[0023]図３は、本発明の実施形態によって層を堆積させるための化学気相堆積（ＣＶＤ）チャンバ３００の断面概略図である。このようなチャンバの一例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＰＲＯＤＵＣＥＲ（登録商標）システムのデュアルチャンバ又はツインチャンバである。ツインチャンバは、各領域に流れる流量が全体のチャンバへの流量のほぼ1／２であるように二つの分離した処理領域（二つの基板を処理するための領域、一つの処理領域に対して一つの基板）を持つ。以下の例に記載され明細書全体に記載される流量は、３００ｍｍの基板に対する流量である。二つの分離した処理領域を持つチャンバは、更に、米国特許第５,８５５,６８１号にも記載され、この開示内容は本明細書に援用されている。用いることができるチャンバの他の例は、ＣＥＮＴＵＲＡ（登録商標）システムのＤｘＺ（登録商標）チャンバであり、いずれもＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できる。
[0024]ＣＶＤチャンバ３００は、別々の処理領域３１８、３２０を画成するチャンバ本体３０２を持つ。各処理領域３１８、３２０は、ＣＶＤチャンバ３００内に基板（図示せず）を支持するためのペデスタル３２８を持つ。各ペデスタル３２８には、典型的には、加熱素子（図示せず）が含まれる。好ましくは、各ペデスタル３２８は、駆動システム３０３に接続されるチャンバ本体の下部を通って伸びるステムによって処理領域３１８、３２０の一つに可動的に配置される。
[0025]処理領域３１８、３２０のそれぞれには、また、好ましくは、処理領域３１８、３２０へガスを分配するチャンバリッド３０４を通って配置されるガス分配アセンブリ３０８が含まれる。各処理領域のガス分配アセンブリには、通常、シャワーヘッドアセンブリとしても知られるガスフローコントローラ３１９からガス分配マニホールド３４２へガスを分配するためのガス注入通路３４０が含まれる。ガスフローコントローラ３１９は、典型的には、異なるプロセスガスの流量をチャンバへ制御し調節するために用いられる。他の流量制御要素には、液体の前駆物質が用いられる場合には液体の流れ噴射バルブや液体のフローコントローラ（図示せず）が含まれてもよい。ガス分配マニホールド３４２は、環状ベースプレート３４８と、フェースプレート３４６と、ベースプレート３４８とフェースプレート３４６の間のブロッカープレート３４４とを備える。ガス分配マニホールド３４２には、ガス状混合物が処理中に噴射される複数のノズル（図示せず）が含まれる。ＲＦ（高周波数）電源３２５は、ガス分配マニホールド３４２にバイアス電位を供給して、シャワーヘッドアセンブリとペデスタル３２８の間にプラズマの生成を促進させる。プラズマ増強型化学気相堆積プロセス中、ペデスタル３２８は、チャンバ本体内でＲＦバイアスを生成するための陰極として使用することができる。陰極は電極電源に電気的に結合されて、ＣＶＤチャンバ３００内に容量性電場を発生させる。典型的には、ＲＦ電圧を陰極に印加し、チャンバ本体３０２は電気的に接地される。ペデスタル３２８に印加される電力は、基板の上面上に負電圧の形で基板バイアスを生じる。この負電圧を用いて、ＣＶＤチャンバ３００内で形成されたプラズマから基板の上面にイオンが引き付けられる。
[0026]処理中、プロセスガスは基板表面全体に放射状に一様に分配される。電力源の電極として作用する、ＲＦ電源３２５からガス分配マニホールド３４２にＲＦエネルギーを加えることによって、一つ以上のプロセスガス又はガス混合物からプラズマが形成される。膜の堆積は、基板がプラズマにさらされ、反応性ガスがその中に供給されたときに行われる。チャンバ壁３１２は、典型的には、接地される。ＲＦ電源３２５は、単一又は混合周波数のＲＦ信号をガス分配マニホールド３４２に供給して、処理領域３１８、３２０へ導入されるいかなるガスの分解も促進させることができる。
[0027]システムコントローラ３３４は、各種の要素、例えば、ＲＦ電源３２５、駆動システム３０３、リフト機構３０５、ガスフローコントローラ３１９、他の関連したチャンバ及び／又は処理機能の機能を制御する。システムコントローラ３３４は、好ましい実施形態においてはハードディスクドライブであるメモリ３３８に保存されるシステム制御ソフトを実行し、アナログとデジタルの入力／出力ボード、インタフェースボード、ステッパモータコントローラボードが含まれ得る。通常は、光センサ及び／又は磁気センサを用いて、可動メカアセンブリの位置を移動させ決定する。
[0028]上記のＣＶＤシステムの説明は、主に説明のためであり、本発明の実施形態を実施するために他のプラズマ処理チャンバを使うこともできる。
[0029]３００ｍｍ基板上に堆積中、制御されたプラズマは、典型的には、図３に示されるＲＦ電源３２５を用いてＲＦエネルギーがシャワーヘッドに印加された基板に隣接したチャンバ内に形成される。代わりに、ＲＦ電力は基板支持体に供給することもできる。プラズマは、高周波ＲＦ（ＨＦＲＦ）電力、また、低周波ＲＦ（ＬＦＲＦ）電力（例えば、二重周波ＲＦ）、コンスタントＲＦ、パルスＲＦ、又は他の知られている又はいままでに発見されているプラズマ形成技術を用いて生成させてもよい。ＲＦ電源３２５は、約５ＭＨｚ〜約３００ＭＨｚの単周波ＲＦを供給することができる。更に、ＲＦ電源３２５は、約３００Ｈｚ〜１,０００ｋＨｚの単周波ＬＦＲＦを供給し、混合周波数を供給して、プロセスチャンバに導入されるプロセスガスの反応性化学種の分解を促進させることができる。ＲＦ電力を循環或いはパルスさせて、基板の加熱を低下させるとともに堆積された層における多孔性をより促進させることができる。適切なＲＦ電力は、約１０Ｗ〜約５,０００Ｗの範囲の電力、好ましくは約２００Ｗ〜約１,０００Ｗの範囲の電力であるのがよい。適切なＬＦＲＦ電力は、約０Ｗ〜約５,０００Ｗの範囲の電力、好ましくは約０Ｗ〜約２００Ｗの範囲の電力であるのがよい。
[0030]堆積中、基板は、約-２０℃〜約５００℃の温度、好ましくは約１００℃〜約４５０℃の温度に維持される。基板とマニホールドの空間は、約２００ミル〜約１２００ミルであってもよい。堆積圧は、典型的には、約１トール〜約２０トール、好ましくは約４トール〜約１０トールである。堆積速度は、典型的には、約２,０００オングストローム／分〜約２０,０００オングストローム／分である。
[0031]図２Ａ及び図２Ｂに示される基板２０２上に第一低誘電率膜２０４を堆積させる方法は、Ｚｈｅｎｇらに発行された“Ｍｅｔｈｏｄｆｏｒ ｆｏｒｍｉｎｇｕｌｔｒａ ｌｏｗｋ ｆｉｌｍｓｕｓｉｎｇ ｅｌｅｃｔｒｏｎｂｅａｍ”と題する共同譲渡された米国特許第７,０６０,３３０号に記載され、この開示内容は本明細書に援用されている。
[0032]ステップ１０１に戻ると、第一有機シリコン化合物は、約５０ｍｇ／分〜約５,０００ｍｇ／分の範囲、好ましくは約３００ｍｇ／分〜約３,０００ｍｇ／分の範囲の流量でチャンバへ導入されてもよい。一つ以上の炭化水素は、約１０ｍｇ／分〜約５,０００ｍｇ／分の範囲、好ましくは約１,０００ｍｇ／分〜約４,０００ｍｇ／分の範囲の流量でチャンバへ導入されてもよい。酸化ガス流は、約１,０００ｓｃｃｍ〜約２,０００ｓｃｃｍの範囲で添加されてもよい。
[0033]一実施形態において、第一有機シリコン化合物は、ジエトキシメチルシラン（ＤＥＭＳ）を約６００ｍｇ／分〜約８００ｍｇ／分の範囲の流量で含んでもよく、一つ以上の炭化水素は、アルファ-テルピネン（ＡＴＰ）を約３,０００ｍｇ／分〜約４５,０００ｍｇ／分の範囲の流量で含んでもよく、酸化ガスは、約１,０００ｓｃｃｍ〜約２,０００ｓｃｃｍの範囲の流量で二酸化炭素を含んでもよい。
[0034]他の実施形態において、第一有機シリコン化合物は、ＤＥＭＳを約６００ｍｇ／分〜約８００ｍｇ／分の範囲で、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）を約２００ｍｇ／分の流量で含んでもよい。
[0035]他の実施形態において、第一有機シリコン化合物は、ＤＥＭＳを約６００ｍｇ／分〜約８００ｍｇ／分の範囲の流量で、トリメチルシラン（ＴＭＳ）を約５００ｍｇ／分〜約１,０００ｍｇ／分の範囲の流量で含んでもよい。
[0036]他の実施形態において、第一有機シリコン化合物は、ＤＥＭＳを約６００ｍｇ／分〜約８００ｍｇ／分の範囲の流量で、ＯＭＣＴＳを約２００ｍｇ／分の流量で、ＴＭＳを約５００ｍｇ／分〜約１,０００ｍｇ／分の範囲の流量で含んでもよい。
[0037]他の実施形態において、二酸化炭素に加えて、第一酸化ガスは、約１００ｓｃｃｍ〜約２００ｓｃｃｍの範囲の流量で流される酸素を含んでもよい。
[0038]ステップ１０７に戻ると、ステップ１０３の堆積された膜を硬化するステップは、幾つかの方法、例えば、熱又はプラズマ増強型アニールプロセス、電子ビームプロセス、又は紫外線硬化プロセスで行われてもよい。一実施形態において、膜は、約２００℃〜約４００℃の温度で約２秒〜約1時間、好ましくは約３０分間アニールされる。ヘリウム、水素、窒素、又はこれらの混合物のような非反応性ガスは、約１００〜約１０,０００ｓｃｃｍの流量で導入される。チャンバ圧は、約２トール〜約１０トールに維持される。アニール中のＲＦ電力は、約１３.５６ＭＨｚの周波数において約２００Ｗ〜約１,０００Ｗであり、好ましい基板間隔は、約３００ミル〜約８００ミルである。膜を堆積した後に約２００℃〜約４００℃の基板温度での膜をアニールすると、膜中の有機基の少なくとも一部が揮発し、膜の中にボイドを形成する。揮発されてもよい有機基は、本明細書に記載されるガス混合物の有機物成分、例えば、一つの環と環内に一つ又は二つの炭素-炭素二重結合を含む一つ以上の酸素を含まない炭化水素化合物の環に由来する。
[0039]他の実施形態において、膜は電子ビーム処理で後処理される。ｅ-ビーム処理は，典型的には、約１〜約２０キロ電子ボルト（ｋｅＶ）において、約５０〜約２,０００マイクロクーロン／平方センチメートル（μｃ／ｃｍ２）の線量を持つ。ｅ-ビーム処理は、典型的には、ほぼ室温〜約４５０℃の温度で約１分〜約１５分間、例えば、約２分間作動させる。好ましくは、ｅ-ビーム処理は、約４００℃で約２分間行われる。一態様において、ｅ-ビーム処理の条件は、４００℃において、４.５ｋＶ、１.５ｍＡ、１５０μｃ／ｃｍ２が含まれる。いかなるｅ-ビームデバイスが用いられてもよいが、例示的な一デバイスは、ＡｐｐｌｉｅｄＭａｔｅｒｉａｌｓ社から入手できるＥＢＫチャンバである。
[0040]ｅ-ビーム硬化プロセスは、堆積された膜の網目構造の機械的強度を改善し、更にｋ値を下げる。励起されたｅ-ビームは、堆積された膜の分子網目構造における化学結合を変化させ、分子群の少なくとも一部、例えば、一つの環と環内に一つ又は二つの炭素-炭素二重結合を含む一つ以上の酸素を含まない炭化水素化合物の環からの有機成分を膜から除去する。分子群の除去は、膜内にボイド又は細孔を形成し、ｋ値を下げる。ｅ-ビーム処理もまた、ＦＴＩＲ分光法から推測されるように、Ｓｉ-Ｏ-Ｓｉ又はＳｉ-Ｃ-Ｓｉ鎖を架橋結合することによって膜の網目構造を強化する。
[0041]他の実施形態において、膜は紫外線硬化プロセスによって硬化される。紫外線硬化プロセスによって硬化された低誘電率膜は、バリヤ層の特性の改善を示し、レジストの毒性の減少や最低を示した。紫外線硬化プロセスは、同じ処理チャンバ又はシステム、例えば、一つのチャンバから他のチャンバへ真空を破壊せず移されたシステム内のその場で行うことができる。
[0042]基板は、堆積チャンバを含んでもよいチャンバへ導入され、低誘電率膜は、約０.０１ミリワット／ｃｍ２〜約１ワット／ｃｍ２、例えば、約０.１ミリワット／ｃｍ２〜約１０ミリワット／ｃｍ２の紫外線にさらされる。紫外線は、紫外線波長の範囲を含み、同時に一つ以上の波長を含んでもよい。適切な紫外線波長には、約１ｎｍ〜約４００ｎｍが含まれ、更に、約６００又は７８０ｎｍまでの可視光が含まれてもよい。約１ｎｍ〜約４００ｎｍの紫外線波長は、約１１.４８（ｅＶ）〜約３.５（ｅＶ）の光子エネルギー（電子ボルト）を供給することができる。好ましい紫外線波長は、約１００ｎｍ〜約３５０ｎｍを含む。
[0043]更に、紫外線は、多波長、調節可能な波長放射や調節可能な電力放射、又は所望される複数の波長間の調節で適用されてもよく、一つのＵＶランプから放射されてもよく又は紫外線ランプのアレイから適用されてもよい。適切なＵＶランプの例としては、約１７２ｎｍの波長で紫外線を放射するＸｅ充填ＺｅｒｉｄｅｘＴＭＵＶランプ又はＵｓｈｉｏＥｘｃｉｍｅｒ ＵＶランプ、又は波動で紫外線を放射するＨｇＡｒｃ Ｌａｍｐを含む。堆積された炭化シリコン層は、約１０秒〜約６００秒間紫外線にさらされる。
[0044]処理中、処理チャンバの温度は、約０℃〜約４５０℃の、例えば、約２０℃〜約４００℃（摂氏温度）、例えば、約２５℃に、チャンバ圧、例えば、１ミリトール未満からほぼ大気圧、即ち、７６０トールまで、例えば、約１００トールに維持されてもよい。紫外線源は、基板表面から約１００ミル〜約６００ミルであってもよい。必要により、処理ガスは、紫外線効果プロセス中に導入されてもよい。適切な処理ガスとしては、酸素（Ｏ２）、窒素（Ｎ２）、水素（Ｈ２）、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、水蒸気（Ｈ２Ｏ）、一酸化炭素、二酸化炭素、炭化水素ガス、フッ化炭素ガス、及びフッ素化炭化水素ガス、又はこれらの組み合わせが挙げられる。炭化水素化合物は、式ＣＸＨＹ、ＣＸＦＹ、ＣＸＦＹＨＺ、又はこれらの組み合わせを有してもよく、ここで、xは１〜６の整数であり、ｙは４〜１４の整数であり、ｚは１〜３の整数である。
[0045]図２Ａに示される第二低誘電率膜２０６と酸化物を多く含むキャップ２０８を堆積させる方法は、２００５年６月３日出願の共同譲渡された米国特許出願第１１／１４５,４３２号に記載され、この開示内容は本明細書に援用されている。
[0046]ステップ１０９に戻ると、第二有機シリコン化合物は、約５０ｓｃｃｍ〜約１０００ｓｃｃｍ、例えば、１０２ｓｃｃｍの流量でチャンバに導入され、第二低誘電率膜の堆積中はその流量で維持される。第二酸化ガスは、約５０ｓｃｃｍ〜約２０００ｓｃｃｍの流量でチャンバに導入され、低誘電率膜の堆積（ステップ１１１）中はその流量で維持される。必要により、キャリヤガスは、ステップ１０９とステップ１１１中は約５００ｓｃｃｍ〜約５０００ｓｃｃｍの流量でチャンバ内に流される。
[0047]一実施形態において、第二有機シリコン化合物は、ＯＭＣＴＳであってもよく、第二酸化ガスは、酸素であってもよく、キャリヤガスは、ヘリウムでもよい。
[0048]第二低誘電率膜は、低周波ＲＦ電力（ＬＦＲＦ）を含むＲＦ電力の存在下に堆積されてもよい。ＲＦ電力は、チャンバ内のガス分配マニホールド又はシャワーヘッドに印加されてもよく、ここで、シャワーヘッドは、電力源の電極として作用する。代わりに又は更に、ＲＦ電力はチャンバ内の基板支持体に供給することができ、基板支持体は陰極として使用する。チャンバへのＲＦ電力を循環するか又はパルスして、基板の加熱を下げるとともに堆積された層内により大きい孔を促進させてもよい。低周波ＲＦ（ＬＦＲＦ）電力は、約２００ｋＨｚ〜約２ＭＨｚの周波数を持ち、３００ｍｍ基板に対して約５０Ｗ〜約１０００Ｗの電力レベルを持ってもよい。ＲＦ電力は、また、約５００ｋＨｚ〜約１３.５６ＭＨｚの周波数を持つ高周波ＲＦ電力を含んでもよい。高周波ＲＦ電力の電力レベルは３００ｍｍ基板に対して約５０Ｗ〜約３０００Ｗであってもよい。
[0049]第二低誘電率膜が堆積された後、チャンバ内のＲＦ電力は、選択的ステップ１１３に示されるように、必要により止めてもよい。代わりに、低誘電率膜の堆積後にプラズマ状態がチャンバ内に維持されるように、ＲＦ電力がチャンバ内に維持されてもよい。
[0050]第二低誘電率膜が堆積された後、第二酸化ガスのチャンバへの流量を増加させ、第二有機シリコン化合物のチャンバへの流量は減少させる。低周波ＲＦ電力の終了、第二酸化ガスの流量増加、第二有機シリコン化合物の流量減少は連続ステップ１１３、１１５、１１７として示され、好ましくは、低周波ＲＦ電力の終了、第二酸化ガスの流量増加、第二有機シリコン化合物の流量減少は、好ましくは、同時に又はほとんど同時に行われる。しかしながら、ステップ１１３、１１５、１１７の別の順序が用いられてもよい。
[0051]第二酸化ガスの流量は、低誘電率膜の堆積中の約５０ｓｃｃｍ〜約２０００ｓｃｃｍの流量から約４００ｓｃｃｍ〜約５,０００ｓｃｃｍの流量に増加させてもよい。第二有機シリコン化合物の流量は、第二低誘電率膜の堆積中の約５０ｓｃｃｍ〜約１０００ｓｃｃｍの流量から約５ｓｃｃｍ〜約１００ｓｃｃｍの流量に減少させてもよい。
[0052]一実施形態において、第二酸化ガス流量と第二有機シリコン化合物流量は、変更され、第二有機シリコン化合物と第二酸化ガスの流量比が、第二低誘電率膜の堆積中の約１：１〜約３：１から酸化物を多く含むキャップが第二有機シリコン化合物と第二酸化ガスの流量比約１：７５〜約１：１０で堆積されるような約１：７５〜約１：１０に変更される。
[0053]キャリヤガスの流量は、第二低誘電率膜の堆積中の約５００ｓｃｃｍ〜約５０００ｓｃｃｍから第二低誘電率膜の堆積後の約１０００ｓｃｃｍ〜約１００００ｓｃｃｍに増加されてもよい。
[0054]第二酸化ガス、第二有機シリコン化合物、必要によりキャリヤガスの流量が変更された後、第二酸化ガス、第二シリコン有機化合物、必要によりキャリヤガスの流量は、ステップ１１１に示されるように第二低誘電率膜上に酸化物を多く含むキャップを堆積させるのに充分な時間維持される。時間は、約２秒〜約２００秒間であってもよい。酸化物を多く含むキャップの厚さは、約１０ｎｍ〜約３００ｎｍであってもよい。好ましくは、酸化物を多く含むキャップの堆積中の基板温度、チャンバ圧、基板とマニホールドの間隔、高周波ＲＦ電力は、第二低誘電率膜の堆積中に用いられるレベルで維持される。
[0055]本明細書に記載される本発明の実施形態は、二層状キャップがその上に堆積された第一低誘電率膜を堆積させる方法を提供する。二層状キャップは、その上に酸化物を多く含むキャップを持った第二低誘電率膜を有する。第二有機シリコン化合物と第二酸化ガスを含む混合物から第二低誘電率膜を堆積させ、次に、酸化ガスの流れを増加させ且つ第二有機シリコン化合物の流れを減少させることによって、炭素含量が第二低誘電率膜より少ない酸化物を多く含むキャップが得られる。二層状キャップは、その後の処理ステップ、例えば、化学機械的研磨（ＣＭＰ）中に下に横たわる低誘電率膜の保護層又は犠牲層として機能することができる。ＣＭＰプロセスは、二層の酸化物層を除去し、第二低誘電率層を部分的に除去し、下の第一低誘電率膜を損傷させずに平坦化し、得られた二つの低誘電率層の誘電値は、残りのキャッピング膜が低誘電率膜であることから、キャッピング層として単一の酸化物層を用いた場合とは反対にほとんど増加しないことになる。二層キャップは、また、レジストの毒性を除去し、アッシュ保護層として働き、アッシュプロセス中の第一低誘電率膜に対する損傷を防止する。化学機械的研磨は、従来のＣＭＰ技術を用いて行うことができる。
[0056]上記は、本発明の実施形態に関するが、本発明の基本的な範囲から逸脱することなく本発明の他の多くの実施形態が構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
２００…構造、２０２…基板、２０４…第一低誘電率膜、２０５…二層キャッピング膜、２０６…第二低誘電率膜、２０８…酸化物を多く含むキャップ、３００…ＣＶＤチャンバ、３０２…チャンバ本体、３０３…駆動システム、３０８…ガス分配アセンブリ、３１２…チャンバ壁、３１８…処理領域、３１９…ガスフローコントローラ、３２０…処理領域、３２５…ＲＦ電源、３２６…ステム、３２８…ペデスタル、３３４…システムコントローラ、３３８…メモリ、３４０…ガス注入通路、３４２…ガス分配マニホールド、３４４…ブロッカープレート、３４６…フェースプレート、３４８…環状ベースプレート。

Claims (20)

  1. 基板を処理をする方法であって：
    第一有機シリコン化合物と、第一酸化ガスと、一つ以上の炭化水素化合物とを含む第一ガス混合物を、該基板上に第一低誘電率膜を堆積させるのに充分な堆積条件でチャンバ内へ分配するステップと；
    第二有機シリコン化合物と第二酸化ガスを含む第二ガス混合物を、該第一低誘電率膜上に第二低誘電率膜を堆積させるのに充分な堆積条件で該チャンバ内へ分配するステップと；
    該第二酸化ガスの該チャンバ内への流量を増加させるステップと；
    第二有機シリコン化合物の該チャンバ内への流量を減少させるステップと；
    該第二低誘電率膜上に酸化物を多く含むキャップを堆積させるステップと；
    を含む。前記方法。
  2. 該酸化物を多く含むキャップと該第二低誘電率膜を平坦化するステップを更に含む、請求項１に記載の方法。
  3. 該第一有機シリコン化合物が、１,３,５-トリシラノ-２,４,６-トリメチレン、１,３,５,７-テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、１,３,５,７,９-ペンタメチルシクロペンタシロキサン、１,３,５,７-テトラシラノ-２,６-ジオキシ-４,８-ジメチレン、ヘキサメチルシクロトリシロキサン、ジエトキシメチルシラン、ジメチル,ジメトキシシラン、ジメトキシメチルビニルシラン、トリメチルシラン、これらの誘導体、及びこれらの混合物からなる群より選ばれる、請求項１に記載の方法。
  4. 該第一有機シリコン化合物が、ジエトキシメチルシランである、請求項１に記載の方法。
  5. 該第二有機シリコン化合物が、オクタメチルシクロテトラシロキサン又はトリメチルシランを含む、請求項１に記載の方法。
  6. 該一つ以上の炭化水素化合物が、炭素原子５個又は６個の少なくとも一つの環を含む、請求項１に記載の方法。
  7. 該一つ以上の炭化水素化合物が、アルファ-テルピネン、ビニルシクロヘキサン、ノルボルナジエン、フェニルアセテート、及びこれらの組み合わせからなる群より選ばれる、請求項１に記載の方法
  8. 該第二有機シリコン化合物がオクタメチルシクロテトラシロキサンであり、該一つ以上の炭化水素化合物がアルファ-テルピネン又はノルボルナジエンである、請求項４に記載の方法。
  9. 該第一酸化ガス及び第二酸化ガスが、酸素、オゾン、二酸化炭素、一酸化炭素、水、亜酸化窒素、及び２,３-ブタンジオンからなる群より選ばれる、請求項１に記載の方法。
  10. 該第二酸化ガスが、酸素を含む、請求項９に記載の方法。
  11. 該第一低誘電率膜の誘電率が、約２.５以下であり、該第二低誘電率膜の誘電率が、約２.５〜約３.５の範囲にある、請求項１に記載の方法。
  12. 基板を処理する方法であって：
    第一有機シリコン化合物と、酸化ガスと、少なくとも一つの環状基を有する一つ以上の炭化水素化合物とを含むガス混合物をチャンバ内へ分配するステップと；
    ＲＦ電力の存在下に該基板上に第一低誘電率膜を堆積させるステップと；
    該第一低誘電率膜が堆積された後に該ＲＦ電力を止めるステップと；
    該第一低誘電率膜を硬化するステップと；
    第二有機シリコン化合物と第二酸化ガスを含むガス混合物を該チャンバ内へ分配するステップと；
    ＲＦ電力の存在下に該第一低誘電率膜上に第二低誘電率膜を堆積させるステップと；
    該第二低誘電率膜が堆積された後に該ＲＦ電力を止めるステップと；
    該第二酸化ガスの該チャンバ内への流量を増加させるステップと；
    該第二有機シリコン化合物の該チャンバ内への流量を減少させるステップと；
    該第二低誘電率膜上に酸化物を多く含むキャップを堆積させるステップと；
    を含む、前記方法。
  13. 該第一低誘電率膜の誘電率が約２.５以下であり、該第二低誘電率膜の誘電率が約２.５〜約３.５の範囲にある、請求項１２に記載の方法。
  14. 該酸化物を多く含むキャップと該第二低誘電率膜を硬化し平坦化するステップを更に含む、請求項１２に記載の方法。
  15. 該第一有機シリコン化合物が、１,３,５-トリシラノ-２,４,６-トリメチレン、１,３,５,７-テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン、１,３,５,７,９-ペンタメチルシクロペンタシロキサン、１,３,５,７-テトラシラノ-２,６-ジオキシ-４,８-ジメチレン、ヘキサメチルシクロトリシロキサン、ジエトキシメチルシラン、ジメチル,ジメトキシシラン、ジメトキシメチルビニルシラン、トリメチルシラン、これらの誘導体、及びこれらの混合物からなる群より選ばれる、請求項１２に記載の方法。
  16. 該第一有機シリコン化合物が、ジエトキシメチルシランである、請求項１２に記載の方法。
  17. 該第二有機シリコン化合物が、オクタメチルシクロテトラシロキサン又はトリメチルシランを含む、請求項１２に記載の方法。
  18. 少なくとも一つの環状基を有する該一つ以上の炭化水素化合物が、アルファ-テルピネン、ビニルシクロヘキサン、ノルボルナジエン、フェニルアセテート、及びこれらの組み合わせからなる群より選ばれる、請求項１２に記載の方法
  19. 該第二有機シリコン化合物がオクタメチルシクロテトラシロキサンであり、該一つ以上の炭化水素化合物がアルファ-テルピネン又はノルボルナジエンである、請求項１６に記載の方法。
  20. 該第一酸化ガス及び第二酸化ガスが、酸素、オゾン、二酸化炭素、一酸化炭素、水、亜酸化窒素、及び２,３-ブタンジオンからなる群より選ばれる、請求項１２に記載の方法。
JP2009529393A 2006-09-20 2007-09-20 低ｋ誘電膜の二層キャッピング Expired - Fee Related JP5544167B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/533,505 2006-09-20
US11/533,505 US7598183B2 (en) 2006-09-20 2006-09-20 Bi-layer capping of low-K dielectric films
PCT/US2007/079020 WO2008036810A2 (en) 2006-09-20 2007-09-20 Bi-layer capping of low-k dielectric films

Publications (3)

Publication Number Publication Date
JP2010504648A true JP2010504648A (ja) 2010-02-12
JP2010504648A5 JP2010504648A5 (ja) 2010-11-11
JP5544167B2 JP5544167B2 (ja) 2014-07-09

Family

ID=39189171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009529393A Expired - Fee Related JP5544167B2 (ja) 2006-09-20 2007-09-20 低ｋ誘電膜の二層キャッピング

Country Status (4)

Country Link
US (2) US7598183B2 (ja)
JP (1) JP5544167B2 (ja)
KR (1) KR101376969B1 (ja)
WO (1) WO2008036810A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109086A (ja) * 2009-11-12 2011-06-02 Novellus Systems Inc 膜の少なくとも一部を酸化シリコンに変換し、および／または、蒸気内紫外線硬化を利用して膜の品質を改善し、および、アンモニア内紫外線硬化を利用して膜を高密度化するシステムおよび方法
JP2011528508A (ja) * 2008-07-15 2011-11-17 アプライド マテリアルズ インコーポレイテッド 障壁層と多様な液体前駆体から堆積される多孔質低ｋ膜との間の付着を促進するための方法
JP2020518136A (ja) * 2017-04-27 2020-06-18 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US20070134435A1 (en) * 2005-12-13 2007-06-14 Ahn Sang H Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US9087877B2 (en) * 2006-10-24 2015-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Low-k interconnect structures with reduced RC delay
US20080188074A1 (en) * 2007-02-06 2008-08-07 I-I Chen Peeling-free porous capping material
US20120121823A1 (en) * 2010-11-12 2012-05-17 Applied Materials, Inc. Process for lowering adhesion layer thickness and improving damage resistance for thin ultra low-k dielectric film
CN110085512B (zh) * 2019-05-08 2021-08-03 上海华力集成电路制造有限公司 一种超低k介质层及其制备方法
CN116190209B (zh) * 2023-02-27 2024-03-22 粤芯半导体技术股份有限公司 低介电常数介质层及金属互连结构的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183766A (ja) * 2003-12-22 2005-07-07 Hitachi Ltd 半導体装置及びその製造方法
WO2005098085A2 (en) * 2004-03-31 2005-10-20 Applied Materials, Inc. Multi-stage curing of low k nano-porous films
JP2005327836A (ja) * 2004-05-13 2005-11-24 Ulvac Japan Ltd 成膜方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6448655B1 (en) 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6597703B1 (en) * 1999-11-29 2003-07-22 Nortel Networks Limited System, device, and method for reducing multicast forwarding states in a multicast communication system
US6614181B1 (en) 2000-08-23 2003-09-02 Applied Materials, Inc. UV radiation source for densification of CVD carbon-doped silicon oxide films
US6566278B1 (en) 2000-08-24 2003-05-20 Applied Materials Inc. Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6504379B1 (en) 2000-11-16 2003-01-07 Fluke Networks, Inc. Cable assembly
US6537733B2 (en) 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6597003B2 (en) 2001-07-12 2003-07-22 Axcelis Technologies, Inc. Tunable radiation source providing a VUV wavelength planar illumination pattern for processing semiconductor wafers
US20030054115A1 (en) 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials
US20040058090A1 (en) 2001-09-14 2004-03-25 Carlo Waldfried Low temperature UV pretreating of porous low-k materials
US6756085B2 (en) 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US6759327B2 (en) 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6838393B2 (en) 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US7060330B2 (en) * 2002-05-08 2006-06-13 Applied Materials, Inc. Method for forming ultra low k films using electron beam
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7404990B2 (en) 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
US20040099283A1 (en) 2002-11-26 2004-05-27 Axcelis Technologies, Inc. Drying process for low-k dielectric films
US20040150096A1 (en) 2003-02-03 2004-08-05 International Business Machines Corporation Capping coating for 3D integration applications
US7098149B2 (en) 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6913992B2 (en) 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion
US20040192058A1 (en) 2003-03-28 2004-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-etching plasma treatment to form dual damascene with improved profile
US6893985B2 (en) 2003-03-31 2005-05-17 Intel Corporation UV-activated dielectric layer
US20050037153A1 (en) 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7622399B2 (en) 2003-09-23 2009-11-24 Silecs Oy Method of forming low-k dielectrics using a rapid curing process
US20050250346A1 (en) 2004-05-06 2005-11-10 Applied Materials, Inc. Process and apparatus for post deposition treatment of low k dielectric materials
US7112541B2 (en) 2004-05-06 2006-09-26 Applied Materials, Inc. In-situ oxide capping after CVD low k deposition
US7094442B2 (en) 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US7563727B2 (en) 2004-11-08 2009-07-21 Intel Corporation Low-k dielectric layer formed from aluminosilicate precursors
US7259111B2 (en) 2005-01-19 2007-08-21 Applied Materials, Inc. Interface engineering to improve adhesion between low k stacks
US7273823B2 (en) 2005-06-03 2007-09-25 Applied Materials, Inc. Situ oxide cap layer development
US7297376B1 (en) * 2006-07-07 2007-11-20 Applied Materials, Inc. Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183766A (ja) * 2003-12-22 2005-07-07 Hitachi Ltd 半導体装置及びその製造方法
WO2005098085A2 (en) * 2004-03-31 2005-10-20 Applied Materials, Inc. Multi-stage curing of low k nano-porous films
JP2005327836A (ja) * 2004-05-13 2005-11-24 Ulvac Japan Ltd 成膜方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011528508A (ja) * 2008-07-15 2011-11-17 アプライド マテリアルズ インコーポレイテッド 障壁層と多様な液体前駆体から堆積される多孔質低ｋ膜との間の付着を促進するための方法
JP2011109086A (ja) * 2009-11-12 2011-06-02 Novellus Systems Inc 膜の少なくとも一部を酸化シリコンに変換し、および／または、蒸気内紫外線硬化を利用して膜の品質を改善し、および、アンモニア内紫外線硬化を利用して膜を高密度化するシステムおよび方法
JP2020518136A (ja) * 2017-04-27 2020-06-18 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック
JP7211969B2 (ja) 2017-04-27 2023-01-24 アプライド マテリアルズ インコーポレイテッド ３ｄ ｎａｎｄに適用するための低誘電率酸化物および低抵抗のｏｐスタック

Also Published As

Publication number Publication date
KR101376969B1 (ko) 2014-03-21
WO2008036810A2 (en) 2008-03-27
JP5544167B2 (ja) 2014-07-09
US20100022100A1 (en) 2010-01-28
KR20090069308A (ko) 2009-06-30
US7598183B2 (en) 2009-10-06
US20080070421A1 (en) 2008-03-20
WO2008036810A3 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP5544167B2 (ja) 低ｋ誘電膜の二層キャッピング
US7189658B2 (en) Strengthening the interface between dielectric layers and barrier layers with an oxide layer of varying composition profile
US20120156890A1 (en) In-situ low-k capping to improve integration damage resistance
US7297376B1 (en) Method to reduce gas-phase reactions in a PECVD process with silicon and organic precursors to deposit defect-free initial layers
US6852647B2 (en) Removable amorphous carbon CMP stop
US8389376B2 (en) Air gap integration scheme
US6936551B2 (en) Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US7273823B2 (en) Situ oxide cap layer development
JP2014503991A (ja) 接着層の厚さを減少させ、薄い超低誘電率誘電体フィルムの耐損傷性を改良する方法
US20040101633A1 (en) Method for forming ultra low k films using electron beam
JP2005524983A (ja) 電子ビームによって低誘電率膜を硬化する方法
JP5312588B2 (ja) プラズマ促進化学蒸着で高い機械的諸特性を有する超低ｋ膜を作製するための新規なケイ素前駆体
KR100899726B1 (ko) 디지털 액체 유량계에 의해 낮은 ｋ 유전체 막을 위한개시층을 개선하는 방법
US20070134435A1 (en) Method to improve the ashing/wet etch damage resistance and integration stability of low dielectric constant films
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
US20100015816A1 (en) Methods to promote adhesion between barrier layer and porous low-k film deposited from multiple liquid precursors
KR20050004844A (ko) 전자 비임에 의한 저유전상수 필름의 경화 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100916

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101130

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101221

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130301

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131126

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140512

R150 Certificate of patent or registration of utility model

Ref document number: 5544167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees