JP2010501915A5 - - Google Patents

Download PDF

Info

Publication number
JP2010501915A5
JP2010501915A5 JP2009524852A JP2009524852A JP2010501915A5 JP 2010501915 A5 JP2010501915 A5 JP 2010501915A5 JP 2009524852 A JP2009524852 A JP 2009524852A JP 2009524852 A JP2009524852 A JP 2009524852A JP 2010501915 A5 JP2010501915 A5 JP 2010501915A5
Authority
JP
Japan
Prior art keywords
memory
commands
address
separable
identifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009524852A
Other languages
English (en)
Other versions
JP2010501915A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/CA2007/001428 external-priority patent/WO2008022434A1/en
Publication of JP2010501915A publication Critical patent/JP2010501915A/ja
Publication of JP2010501915A5 publication Critical patent/JP2010501915A5/ja
Pending legal-status Critical Current

Links

Claims (14)

  1. 複数のメモリ装置の1つへのアクセスを求める要求を表す複数の分離可能なコマンドを含むコマンド構造であって、前記複数の別個のコマンドのそれぞれが、
    前記複数のメモリ装置の前記1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
    前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、コマンド構造。
  2. 複数のメモリ装置の1つに対するアドレスと、前記複数のメモリ装置の前記1つにある複数のメモリバンクの1つに対するバンクアドレスとを含む装置識別子と、
    前記複数のメモリ装置の前記1つによって実行される操作を表す操作コードを含むコマンド識別子とを含む、モジュールコマンド構造。
  3. データを格納する少なくとも1つのメモリ装置を含むメモリシステムと、
    前記メモリシステムへのアクセスを求める要求を管理するプロセッサと、
    前記プロセッサからの前記要求を、前記少なくとも1つのメモリ装置によって解釈可能である1つまたは複数の分離可能なコマンドに変換するコントローラであって、各コマンドが、前記少なくとも1つのメモリ装置の1つに対するアドレス識別子と、前記少なくとも1つのメモリ装置の前記1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有するコントローラとを含むシステムであって、前記少なくとも1つのメモリ装置および前記コントローラが通信用に直列接続されている、システム。
  4. 前記少なくとも1つのメモリ装置は、少なくとも1つのメモリバンクを含み、前記アドレス識別子は、前記少なくとも1つのメモリ装置の1つに対する装置アドレスと、前記少なくとも1つのメモリバンクの1つに対するバンクアドレスとを含む、請求項3に記載のシステム。
  5. 前記コントローラは、1つまたは複数の分離可能なコマンドを異なるメモリ装置に生成し、異なるメモリ装置に対するこれらの1つまたは複数の分離可能なコマンドの発行をインターリーブする、請求項4に記載のシステム。
  6. 前記少なくとも1つのメモリ装置は、少なくとも2つのメモリバンクを含み、前記コントローラは、前記少なくとも2つのメモリバンクのそれぞれに対して1つまたは複数の分離可能なコマンドを生成し、これらの1つまたは複数の分離可能なコマンドの発行をインターリーブし、したがって前記少なくとも2つのメモリバンクが、前記発行された1つまたは複数の分離可能なコマンドを並行して処理する、請求項5に記載のシステム。
  7. 前記メモリシステム内の前記メモリ装置は共通バスに接続される、請求項3に記載のシステム。
  8. 前記メモリシステム内の前記メモリ装置は直列接続される、請求項3に記載のシステム。
  9. データを格納する複数のメモリ装置を有するシステム用のコントローラであって、前記複数のメモリ装置との通信用に直列相互接続で構成され、
    前記複数のメモリ装置へのアクセスを求める要求を受け取る第1の接続と、
    前記要求を、前記複数のメモリ装置によって解釈可能である複数の分離可能なコマンドに変換する変換装置であって、各コマンドが、前記複数のメモリ装置の1つに対するアドレス識別子と、前記複数のメモリ装置の1つによって実行される操作を表すコマンド識別子とを含むモジュール構造を有する変換装置と、
    前記複数の分離可能なコマンドを発行する前記複数のメモリ装置の1つとの通信用の第2の接続とを含む、コントローラ。
  10. メモリ装置アドレスを含むアドレスを決定するステップと、
    メモリへのアクセスを求める要求を満たす複数の操作を識別するステップと、
    前記メモリに関する複数の分離可能なコマンドを提供するステップであって、前記コマンドのそれぞれが、メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含むステップとを含む、方法。
  11. メモリ装置へのアクセスを求める要求を、前記メモリ装置によって解釈可能である複数の分離可能なコマンドに変換する方法であって、
    前記決定するステップは、前記メモリ装置に対するアドレスと、前記メモリ装置のメモリバンクに対するアドレスとを決定するステップを含み、
    前記識別するステップは、組み合わされて前記要求を満たす複数の操作を識別するステップを含み、
    前記提供するステップは、前記複数の分離可能なコマンドを提供するステップであって、各コマンドが、前記メモリ装置アドレスおよび前記メモリバンクアドレスを含む装置識別子と、前記複数の操作の1つを含むコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。
  12. 前記提供するステップが、
    mは整数である、mバイトの装置識別子を生成するステップと、
    nおよびpはそれぞれ整数である、nビットのメモリ装置アドレスおよびpビットのメモリバンクアドレスを生成するステップと、
    qは整数である、qバイトのコマンド識別子を生成するステップとをさらに含み、
    異なる装置識別子を有する前記複数の分離可能なコマンドのそれぞれの発行をインターリーブするステップをさらに含む、請求項10に記載の方法。
  13. 前記メモリ装置が少なくとも2つのメモリバンクを含む方法であって、前記少なくとも2つのメモリバンクを並行に制御し、
    前記決定するステップは、前記メモリ装置に対するアドレスと、前記少なくとも2つのメモリバンクのそれぞれに対するアドレスとを決定するステップを含み、
    前記識別するステップは、組み合わされて前記少なくとも2つのメモリバンクのそれぞれへのアクセスを求める要求を満たす複数の操作を識別するステップを含み、
    前記提供するステップは、前記複数の分離可能なコマンドを前記少なくとも2つのメモリバンクのそれぞれについて生成するステップであって、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。
  14. 複数のメモリ装置へのアクセスを求める要求をインターリーブする方法であって、
    前記決定するステップは、前記複数のメモリ装置のそれぞれに対するアドレスを含み、
    前記識別するステップは、組み合わされて各要求を満たす複数の操作を識別するステップを含み、
    前記提供するステップは、複数の分離可能なコマンドを前記複数のメモリ装置のそれぞれに関する各要求ごとに生成するステップであって、各コマンドが、前記メモリ装置アドレスを有する装置識別子と、前記複数の操作の1つを有するコマンド識別子とを含み、前記コマンド識別子が前記メモリ装置によって解釈可能であり、前記複数の分離可能なコマンドのそれぞれが前記メモリ装置に発行されるステップを含む、請求項10に記載の方法。
JP2009524852A 2006-08-22 2007-08-20 メモリ用モジュールコマンド構造およびメモリシステム Pending JP2010501915A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US83932906P 2006-08-22 2006-08-22
US90200307P 2007-02-16 2007-02-16
US89270507P 2007-03-02 2007-03-02
PCT/CA2007/001428 WO2008022434A1 (en) 2006-08-22 2007-08-20 Modular command structure for memory and memory system

Publications (2)

Publication Number Publication Date
JP2010501915A JP2010501915A (ja) 2010-01-21
JP2010501915A5 true JP2010501915A5 (ja) 2010-09-24

Family

ID=39106428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009524852A Pending JP2010501915A (ja) 2006-08-22 2007-08-20 メモリ用モジュールコマンド構造およびメモリシステム

Country Status (5)

Country Link
EP (1) EP2074623A4 (ja)
JP (1) JP2010501915A (ja)
KR (2) KR101514171B1 (ja)
TW (1) TW200826104A (ja)
WO (1) WO2008022434A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904639B2 (en) 2006-08-22 2011-03-08 Mosaid Technologies Incorporated Modular command structure for memory and memory system
US20080201588A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Semiconductor device and method for reducing power consumption in a system having interconnected devices
US7957173B2 (en) * 2008-10-14 2011-06-07 Mosaid Technologies Incorporated Composite memory having a bridging device for connecting discrete memory devices to a system
US8194481B2 (en) 2008-12-18 2012-06-05 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
WO2010069076A1 (en) 2008-12-18 2010-06-24 Mosaid Technologies Incorporated Semiconductor device with main memory unit and auxiliary memory unit requiring preset operation
US8037235B2 (en) 2008-12-18 2011-10-11 Mosaid Technologies Incorporated Device and method for transferring data to a non-volatile memory device
US20110258366A1 (en) * 2010-04-19 2011-10-20 Mosaid Technologies Incorporated Status indication in a system having a plurality of memory devices
TWI477966B (zh) 2012-05-31 2015-03-21 Silicon Motion Inc 資料儲存裝置與快閃記憶體操作方法
JP6541998B2 (ja) * 2015-03-24 2019-07-10 東芝メモリ株式会社 メモリデバイス、半導体装置および情報処理装置
KR102514388B1 (ko) 2016-03-25 2023-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102651425B1 (ko) 2016-06-30 2024-03-28 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
JP7458740B2 (ja) 2019-10-21 2024-04-01 キオクシア株式会社 メモリシステム及び制御方法
US11822793B2 (en) 2022-04-04 2023-11-21 Western Digital Technologies, Inc. Complete and fast protection against CID conflict

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729683A (en) * 1995-05-18 1998-03-17 Compaq Computer Corporation Programming memory devices through the parallel port of a computer system
US6453365B1 (en) * 1998-02-11 2002-09-17 Globespanvirata, Inc. Direct memory access controller having decode circuit for compact instruction format
US7130958B2 (en) * 2003-12-02 2006-10-31 Super Talent Electronics, Inc. Serial interface to flash-memory chip using PCI-express-like packets and packed data for partial-page writes
US7356639B2 (en) * 2000-01-05 2008-04-08 Rambus Inc. Configurable width buffered module having a bypass circuit
JP3973337B2 (ja) * 2000-02-08 2007-09-12 株式会社日立製作所 記憶素子及びそれを用いた記憶装置
US20020161941A1 (en) * 2001-04-30 2002-10-31 Sony Corporation And Electronics, Inc System and method for efficiently performing a data transfer operation
US7308524B2 (en) * 2003-01-13 2007-12-11 Silicon Pipe, Inc Memory chain
US7073010B2 (en) * 2003-12-02 2006-07-04 Super Talent Electronics, Inc. USB smart switch with packet re-ordering for interleaving among multiple flash-memory endpoints aggregated as a single virtual USB endpoint
DE102005015828A1 (de) * 2004-06-11 2006-01-05 Samsung Electronics Co., Ltd., Suwon Hub, Speichermodul, Speichersystem, sowie dazugehörige Schreib- und Leseverfahren
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems

Similar Documents

Publication Publication Date Title
JP2010501915A5 (ja)
KR101477849B1 (ko) 메모리 모듈 및 메모리 모듈 제어 방법
US7574555B2 (en) Memory system having daisy chained memory controllers
JP2011022998A5 (ja)
EP2487794A3 (en) Modular command structure for memory and memory system
EP1681625A3 (en) Redundant storage virtualization subsystem and computer system having the same
EP1674980A3 (en) Redundant SAS storage virtualization subsystem and system using the same, and controller and method therefor
CN106126447A (zh) 控制存储装置的方法、存储器模块和存储系统
JP2008532140A5 (ja)
JP2011524063A5 (ja)
TW200502757A (en) Storage virtualization computer system and external controller therefor
WO2011048572A3 (en) An in-memory processor
KR20110059712A (ko) 메모리 모듈 및 메모리 모듈 제어 방법
CN102622192A (zh) 一种弱相关多端口并行存储控制器
JP2002073412A (ja) メモリへのアクセス方法及びメモリ
JP2008003711A5 (ja)
EP2107449A3 (en) Storage system and control method of storage system
CN107315697A (zh) 用于减少管理端口的计算机可读取存储装置、系统及方法
JP2011003160A5 (ja)
CN105320462A (zh) 固态硬盘存取数据的方法
CN101620581A (zh) 双口ram实现闪存控制器缓存的结构及实现该缓存的方法
JP2011018427A5 (ja)
JP6332756B2 (ja) データ処理方法、装置、およびシステム
TWI553483B (zh) 處理器及存取記憶體的方法
US20120226863A1 (en) Information processing device, memory access control device, and address generation method thereof