JP2010288298A

JP2010288298A - デジタルデータストリームの映像帰線消去期間を用いた双方向データ伝送

Info

Publication number: JP2010288298A
Application number: JP2010165603A
Authority: JP
Inventors: Russel A Martin; マーティン，ラッセル，エイ
Original assignee: Silicon Image Inc
Current assignee: Silicon Image Inc
Priority date: 1998-09-10
Filing date: 2010-07-23
Publication date: 2010-12-24
Anticipated expiration: 2019-09-09
Also published as: AU6034099A; JP2014064298A; JP2002524949A; JP5738963B2; KR20010086391A; JP5438616B2; KR100655843B1; US6564269B1; JP5053484B2; CA2343122A1; WO2000014626A1; WO2000014626A8

Abstract

【課題】コンピュータとモニターとを接続しているケーブルに沿って、デジタルデータをモニターからコンピュータへと、逆方向に送り戻す。
【解決手段】順方向のデジタル画素データの伝送においては、水平及び垂直帰線消去期間があり、その間に特殊文字が伝送されて、デジタル画素データをクロック信号と再同期させる。これらの特殊文字の伝送には、帰線消去期間の一部を必要とするだけである。帰線消去期間の残りの間は、デジタルデータを逆方向に伝送するために、データ経路の幾らか又は全部を使用可能である。データ経路の全部が使用される場合、帰線消去期間の使用可能な部分の始めと終わりは、固定数のクロックサイクル分だけ持続する。代替的には、帰線消去期間の使用可能な部分の始めと終わりは、データ経路の一つを介して順方向に伝送された信号によって指示され、その場合にはデータ経路の全部が逆方向に使用されるものではない。
【選択図】図８

Description

殆どのコンピュータシステムは、プロセッサユニットと、このプロセッサユニットに接続された多くの周辺装置からなる。周辺装置はプロセッサと情報を送受信し、通常は周辺装置の各々は個別のケーブルセットによってプロセッサユニットに別々に接続され、ケーブルセットの各々は多数のワイヤを有している。これらのワイヤは、アクティブマトリックスフラットパネルディスプレイにデジタル画素データを転送する場合のように、プロセッサユニットから周辺装置に情報を転送するために使用されうる。或いはこれらのワイヤは、キーボードやマウスからプロセッサユニットにデジタルデータを転送する場合のように、周辺装置からプロセッサユニットにデジタル情報を転送するために使用されることもある。情報は、ワイヤの数と、情報伝送に用いられる通信プロトコルに応じて、直列に又は並列に伝送される。

図１は、プロセッサユニット101と、プロセッサに接続された多くの周辺装置を有する従来型のコンピュータシステム100を示している。周辺装置はキーボード102、マウス103、ディスプレイ104、デジタルカメラ105、及び一組のスピーカ106a、106bを含む。図１に示されているように、各周辺装置は個別のケーブルアセンブリを介してプロセッサユニットに接続されている。従って、ディスプレイ104はケーブルアセンブリ110を介してプロセッサ101に接続されており、キーボード102はケーブルアセンブリ111を介してプロセッサ101に接続されており、マウス103はケーブルアセンブリ112を介してプロセッサ101に接続されており、ディジタルカメラ105はケーブルアセンブリ114を介してプロセッサ101に接続されており、一組のスピーカ106a、106bはケーブルアセンブリ115a、115bを介してプロセッサ101に接続されている。各々のケーブルアセンブリは、プロセッサ101と特定の周辺装置との間で情報をやり取りするために、多数のワイヤを必要とする。図１から分かるように、この従来型のコンピュータシステム100は、プロセッサ101に直接接続される非常に多くのワイヤを必要とする。この構成が多くの理由から望ましくないことは、この技術分野における当業者にとっては明白であろう。

ユーザがプロセッサユニットに接続しなければならないワイヤの数を減らすために、情報はハブシステムとの間で、プロセッサとハブシステムの間に接続された限られた数のワイヤを介して授受され、次いでその情報はハブシステムから適当な周辺装置に送られる。ハブシステムはスタンドアロン型の装置として設計可能であるが、好ましくは周辺装置の一つの内部に実装され、その場合に他の周辺装置の各々がそこに接続される。図２は、プロセッサユニット202に接続されたハブシステム201を有するコンピュータシステム200を図示している。図２に示されている従来技術の実施形態においては、ハブシステム201はディスプレイ203の内部に実装され、ディスプレイ203と完全に一体化されている。キーボード204、マウス205、デジタルカメラ206、及び一組のスピーカ207a、207bといった追加的な周辺装置の各々は、ハブシステム201に接続されている。ハブシステム201は通過ポートないし経路指定システムとして動作し、周辺装置の各々とプロセッサユニット202との間で情報を経路指定する。

図２に示されているように、プロセッサユニット202及びハブシステム201は、２本の異なるケーブルアセンブリ210a、210bによって相互に接続されている。好ましくは、ケーブルアセンブリの一方210aはデジタル画素データをディスプレイ203へと第一の方向で転送するのに使用され、他方のケーブルアセンブリ210bは、プロセッサユニット202とハブシステム201に接続された他の周辺装置の各々との間で相互に、シリアルデジタルデータを通信するために使用される。各々のケーブルアセンブリは限られた数のワイヤを有しており、この構成を図１に示された従来技術のシステムよりも好ましいものとしている。在来のコンピュータシステムでは、ケーブルアセンブリ210aは、ＴＤＭＳ（最小遷移差動検知）、ＬＶＤＳ（低電圧差動検知）、或いはアナログＲＧＢ通信といった、利用可能な幾つかの伝送プロトコルの何れか一つを用いてディスプレイ203にデジタル画素データを伝送するように構成される。ケーブルアセンブリ210bは、ＵＳＢ（汎用シリアルバス）規格といった利用可能なデジタル通信プロトコルの何れかを用いて、デジタルデータを伝送するように構成される。

ディスプレイ203による表示を意図したデジタル画素データは第一のケーブルアセンブリ210aを介して受け取られ、保持され、ディスプレイ203により表示するために適宜処理される。他の周辺装置のいずれかを意図したシリアルデジタルデータは、第二のケーブルアセンブリ210bを介して受け取られ、ハブシステム201を通過して、適当な周辺装置へと経路指定される。従って、他の各周辺装置の各々は、ケーブルアセンブリ210bを介しハブシステム201を経て、プロセッサユニット202へ情報を送り、又はプロセッサユニット202から情報を受け取る。一方、ディスプレイ203はデジタル画素データをケーブルアセンブリ210aを介して受け取る。

デジタル画素データの伝送のためにＴＤＭＳ通信が用いられるコンピュータシステムでは、ケーブルアセンブリ210aは４本の差動ツイストペア線を含む。或いはまた、デジタル画素データの伝送のためにＬＶＤＳ通信が用いられるコンピュータシステムでは、ケーブルアセンブリ210aは５本の差動ツイストペア線を含む。ＴＤＭＳ通信では、赤、緑、青の基本画素データストリームの各々について、１本の差動ツイストペア線が使用され、第４の差動ツイストペア線はクロック信号の伝送のために使用される。ＬＶＤＳ通信を用いるシステムは、４本の二重ペア線を介してデジタル画素データを伝送し、５本目の二重ペア線がクロック信号の伝送に使用される。高い伝送速度を達成するためには、二重ペア線当たり６ビットとして、４本の二重ペア線を介して24ビットの赤、緑、及び青のデジタル画素データが伝送される。ＴＭＤＳ通信及びＬＶＤＳ通信は何れも、ディスプレイの各走査線にデジタル画素データを伝送するそれぞれの間に映像信号の水平帰線消去期間を必要とし、また表示すべき各フレームのそれぞれの間に垂直帰線消去期間を必要とする。

図３はまた、ＴＤＭＳ通信を用いているコンピュータシステムにおいて、プロセッシングユニット202とディスプレイ203の間でケーブルアセンブリ210aを介してデジタル画素データを通信することを示している。図示されているように、送信器301がプロセッサ202の内部に実装されており、デジタル画素データをプロセッサ202からディスプレイ203に伝送する。受信器302はハブシステムを有するディスプレイ203内部に実装されていて、表示するためのデジタル画素データをプロセッサ202から受け取る。ケーブルアセンブリ210aは4本のツイストペア線からなり、第一のツイストペア線305aは赤の画素データをプロセッサ202からディスプレイ203に伝送するのに使用され、第二のツイストペア線305bは緑の画素データをプロセッサ202からディスプレイ203に伝送するのに使用され、第三のツイストペア線305cは青の画素データをプロセッサ202からディスプレイ203に伝送するのに使用される。第４のツイストペア線305dは、受信器302においてデジタル画素データを同期させる目的でクロック信号をプロセッサ202からディスプレイ203に送るために使用される。また図３に示されているように、イネーブル信号DATA ENABLEが送信器301に結合される。DATA ENABLE信号がアクティブであると、デジタル画素データは差動ツイストペア線305a-305cを介してディスプレイ203へとアクティブに伝送される。

図４は、ディスプレイ203へのデジタル画素データの順方向伝送に関する波形を示すタイミングチャートである。このタイミングチャートに示されているように、DATA ENABLE信号がアクティブであれば、ディスプレイの単一の走査線用のデジタル画素データがディスプレイ203へと、差動ツイストペア線305a-305cを介して伝送される。DATA ENABLE信号がアクティブでなければ、差動ツイストペア線305a-305cを介して伝送される有効なデジタル画素データはない。走査線の間は、映像信号の水平帰線消去期間として知られている。フレームの間は、映像信号の垂直帰線消去期間として知られている。図４は、水平帰線消去期間及び垂直帰線消去期間の両者を示す。図示のように、垂直帰線消去期間は水平帰線消去期間よりもずっと長い。次の走査線、或いは次のフレームの最初の走査線のためにデジタル画素データを伝送する前に、３つの色チャンネル（赤、緑、及び青）を再度同期させるために、水平帰線消去期間及び垂直帰線消去期間の間に、３つの差動ツイストペア線305a-305cの全てを介して、同期データの短いサンプリングパルスが送られる。しかしながら図４に示すように、この同期データの伝送は、水平帰線消去期間又は垂直帰線消去期間の僅かな部分を占めるに過ぎない。水平帰線消去期間及び垂直帰線消去期間の残りの間は、何のデータも、３本の差動ツイストペア線305a-305cを介して伝送されることはない。

デジタル画素データをディスプレイへと伝送するために使用される、殆ど全ての公知の方法又はプロトコル（ＴＤＭＳ、ＬＶＤＳ、及びアナログＲＧＢ信号伝送）の各々は、ディスプレイの各走査線のそれぞれにデジタル画素データを伝送する合間、或いは表示される各フレームの合間に、水平帰線消去期間又は垂直帰線消去期間を必要とすることが理解されよう。水平帰線消去期間又は垂直帰線消去期間の長さ又は持続時間は、使用される通信プロトコルのタイプや、走査線当たりの画素数（即ちディスプレイのサイズ又は寸法）に応じて、システム毎に異なりうる。本発明は、こうした映像の帰線消去期間を用いて、内蔵のハブシステムを有するディスプレイからプロセッサへと、デジタルデータを逆方向に双方向通信する。

再度図３を参照すると、ケーブルアセンブリ210aはまた、内蔵のハブシステムを有するディスプレイに接続された周辺装置の各々とプロセッサとの間でデジタルデータをやり取りして伝送するための、多数のワイヤを含んでいる。このワイヤの数は、具体的なシステム構成に依存する。例えばデジタルカメラからプロセッサへとデジタルデータを伝送すると同時に、マウス又はキーボードからデータを伝送可能であることが望ましく、従って多数のワイヤが必要になる。従って図３に示すように、プロセッサユニット202はさらに受信器310を含み、その一方でハブシステムを有するディスプレイ203は送信器315を含んでいる。ハブシステムを有するディスプレイ203の送信器315は、ディスプレイ203に接続された他の周辺装置から入ってくるデジタル情報を、プロセッサ202にある受信器へと経路指定する。

図３に示されたコンピュータシステムは、プロセッサ202に直接接続されたケーブルアセンブリの合計数を低減させるであろうが、依然として望ましいものではない。なぜなら依然として非常に多数のワイヤと、２つの異なるケーブルアセンブリが必要とされるからである。従って必要とされるのは、多数のケーブルアセンブリを必要とせずにプロセッサユニットとハブシステムとをリンクすると共に、プロセッサに結合されたワイヤの数をも低減させ、それによってコストを下げ、システムの使用の容易性を向上させるための、よりシンプルなシステムである。

デジタル画素データはコンピュータシステムからビデオディスプレイハードウェアへと、ＴＤＭＳ又はＬＶＤＳのような既知の通信プロトコルを用いて、一つの方向において伝送される。しかしながら、コンピュータシステムにおいて、任意の数の周辺装置からプロセッサへとデジタルデータを逆方向に伝送する理由が多くある。本発明は、コンピュータシステムにおいて、デジタルデータを任意の数の周辺装置からプロセッサへと、プロセッサとディスプレイの間に接続されたラインの組を介して、逆方向に伝送する方法を記述する。プロセッサとディスプレイの間に接続されたラインの組を介して映像データを伝送するためには、通常は水平及び垂直帰線消去期間が必要とされ、その間に特殊文字が伝送されて、デジタル画素データの次の走査線又は次のフレームの最初の走査線の順方向伝送デジタル画素データをクロック信号と再同期させる。こうしたシステムでは、水平及び垂直帰線消去期間の間にデジタルデータを逆方向に伝送するために、順方向データ経路の幾らか又は全部を「反転」させることができる。水平及び垂直帰線消去期間の使用可能な部分の始めと終わりは、デジタルデータの逆方向伝送のためにラインの全てが使用可能となるように自動的にプログラムされうる。この場合、使用可能な部分は予め規定され、所定の時点で順方向から逆方向、さらに反対向きへと、全てのラインは往復が自動的に切り換わる。或いはまた、ラインの一つを用いて水平及び垂直帰線消去期間の使用可能な部分を標識しても構わないが、その場合には他の全てのラインは「反転」され、先の一つのラインは順方向のデータ伝送を継続して、水平及び垂直帰線消去期間の使用可能な部分を指示する。データ伝送の何れの方向においてもデータをクロックするために、クロック信号を運ぶ別個のラインを使用することもできる。

プロセッサユニットとそのプロセッサに接続された多数の周辺装置を有する、在来のコンピュータシステムを示す。プロセッサユニットに結合されたハブシステムを有し、プロセッサユニットとハブシステムの間で通信するために二つの単一方向ケーブルアセンブリを用いた、在来のコンピュータシステムの実施形態を示す。プロセッサユニットとディスプレイの間に結合された第一の組のワイヤを介してデジタル画素データを順方向に送信し、プロセッサユニットとディスプレイの間に結合された第二の組のワイヤを介してデジタルデータを別の方向で受信する、従来技術のシステムを例示している。ディスプレイに対するデジタル画素データの、在来の順方向伝送のための波形を示すタイミングチャートを示す。本発明により、ワイヤの単一の組を介して双方向にデータを伝送するように、相互に接続されたプロセッサとディスプレイ端末を有するコンピュータシステムの好ましい実施例を示す。 6a及び6bは、本発明の好ましい実施例における逆方向のデジタルデータ伝送を示す波形を例示する。本発明による、ワイヤの単一の組を介した双方向データ伝送のための、代替的な実施例を示す。 8aから8cは、本発明の代替的な実施例における逆方向のデジタルデータ伝送を示す波形を例示する。

プロセッサと、内蔵のハブシステムを有するビデオディスプレイと、この内蔵のハブシステムを有するビデオディスプレイに結合された幾つかの追加的な周辺装置とを有するコンピュータシステムにおいては、ビデオディスプレイにおける各々の走査線のためのデジタル画素データは、データイネーブル信号がアクティブの場合は常に、一連のワイヤ又は差動ペアを介して第一の方向でもって、プロセッサからビデオディスプレイへと伝送される。データイネーブル信号がアクティブでない場合には、ビデオディスプレイの次の走査線のためのデジタル画素データと、対応する制御信号とが再度同期される。これは水平帰線消去期間として知られている。この水平帰線消去期間の間、一連のワイヤ又は差動ペアを介して、有効なデジタル画素データが伝送されることはない。また、フレームとフレームの合間では、データイネーブル信号はやはりアクティブでなく、表示すべき新しいフレームの最初の走査線のためのデジタル画素データと対応する制御信号とが再度同期される。これは垂直帰線消去期間として知られている。本発明は、プロセッサと、内蔵のハブシステムを有するビデオディスプレイとの間に結合された、一連のワイヤ又は差動ペアを介して、水平帰線消去期間及び垂直帰線消去期間の間に、双方向データ伝送を行うことを可能にする。

本発明では、赤、緑、及び青のデジタル画素データが、ＴＤＭＳ又はＬＶＤＳのような公知のデジタル通信プロトコルを用いて、複数のワイヤを介して第一の方向に伝送される。これらのデジタル画素データは、データイネーブル信号がアクティブな場合は常に、プロセッサからディスプレイ端末へと伝送される。しかしながら、データイネーブル信号がアクティブでない場合には、ハブシステムを有するディスプレイ端末からデジタルデータが逆方向へと、複数あるワイヤのうちの全て又は幾つかを介して、シリアルに伝送されうる。このようにして双方向データ伝送が達成され、またプロセッサと、ハブシステムを有するディスプレイ端末の間に結合されるワイヤの数が低減される。

図５は、本発明の双方向データ伝送システムの好ましい実施例を取り入れたコンピュータシステムを示している。図５に示されたコンピュータシステムでは、プロセッサ401は、送信器406と、受信器410と、これらの送信器406及び受信器410の両者に結合された第一の送信／受信回路420とを含む。この好ましい実施例では、プロセッサ401からビデオディスプレイ端末402へとデジタル画素データを伝送するために、ＴＤＭＳ通信プロトコルが用いられる。従ってプロセッサは、４本のツイストペア線405a-dを介してビデオディスプレイ端末402に結合されている。好ましくは、ビデオディスプレイ端末402はアクティブマトリックスフラットパネルディスプレイである。しかしながら、プロセッサ401とディスプレイ端末402の間の通信がデジタル形式である限り、代替的な実施形態において、他の任意のビデオディスプレイ端末を使用可能であることが理解されよう。４本のツイストペア線405a-dは、単一のケーブルアセンブリ内に実装されるのが好ましい。

ディスプレイ端末402は、受信器407と、送信器415と、これらの受信器407及び送信器415の両者に結合された第二の送信／受信回路430とを含む。この第二の送信／受信回路430は、入力されるデジタル画素データを受信器407に結合し、この受信器407は入力されるデジタル画素データを受信して、そのデータをディスプレイ端末402内部にある行及び列ドライバ回路へと経路指定する。行及び列ドライバ回路の具体例は技術的に周知であり、本発明の側面をなすものではない。従ってディスプレイ端末402は、そのディスプレイ端末402上に表示画像を生成するために、技術的に公知のどのような型式の行及び列ドライバ回路を使用しても構わない。ディスプレイ端末402にある送信器415は、ディスプレイ端末402に結合されうる多数の周辺装置から入力されるデジタルデータを受信し、このデジタルデータを、第二の送信／受信回路430を介してプロセッサユニット401に送信する。周辺装置としては、キーボード、マウス、デジタルカメラ、或いは一対のオーディオスピーカーなどがある。ディスプレイ端末402に他の周辺装置を結合しても構わないことが理解されよう。

このように、図５のディスプレイ端末は図２に示されたディスプレイ端末に類似している。しかしながら、図２に示されたディスプレイ端末203とは異なり、図５に示されたディスプレイ端末402は、４本のツイストペア線405a-dを有する単一のケーブルアセンブリを介してプロセッサ401に結合されている。デジタルデータを逆方向に伝送するために、追加的なワイヤやペア線は必要とされない。代わりに、本発明の双方向データ伝送システムを用いて、図５のコンピュータシステムは、プロセッサ401からビデオディスプレイ端末402へとデジタル画素データを順方向に伝送可能であり、また単一のケーブルアセンブリ内にある４本のツイストペア線405a-dを介して、ディスプレイ端末402に結合された任意の周辺装置からプロセッサ401へと、デジタルデータを逆方向に伝送可能である。

好ましくは図５のシステムでは、プロセッサがディスプレイ端末402上で表示するためのデジタル画素データを生成し、データイネーブル信号がアクティブな時は常に、このデジタル画素データがプロセッサ401からディスプレイ端末402へと、４本のツイストペア線のうち３本、405a, 405b及び405cを介して順方向に伝送される。図５に例示された実施例では、デジタル画素データはＴＤＭＳ通信プロトコルを用いて伝送される。データイネーブル信号がアクティブでない場合には、プロセッサ401からビデオディスプレイ端末402へと伝送される有効なデジタル画素データはない。こうしたことは、水平帰線消去期間又は垂直帰線消去期間の間に生じうる。データイネーブル信号がアクティブでない、これらの水平及び垂直帰線消去期間の間に、ディスプレイ端末上に表示すべき次の走査線、或いは次のフレームの最初の走査線のために、プロセッサはデジタル画素データとクロック信号を再度同期させる。しかしながらこの再同期化プロセスは、水平又は垂直帰線消去期間のごく一部を必要とするだけである。水平及び垂直帰線消去期間の残りの間は、ペア線405a, 405b及び405cを介して伝送される有効なデータはなく、一方でデータイネーブル信号はアクティブでないままである。本発明を使用して、ディスプレイ端末402からプロセッサ401へと逆方向にデジタルデータを送ることができるのは、この余分な期間の間である。

図５の好ましい実施例に示すように、プロセッサ401は、送信器406と、受信器ユニット410と、これらの送信器406及び受信器410の両者に結合された第一の送信／受信回路420とを含む。上に説明したように、ディスプレイ端末402もまた、受信器407と、送信器415と、これらの受信器407及び送信器415の両者に結合された第二の送信／受信回路430とを含む。４本のツイストペア線405a-dが、プロセッサと、ディスプレイ端末402のハブシステムの間に結合されている。好ましくは、これら４本のペア線は、単一のケーブルアセンブリ内に実装される。１番目のツイストペア線405aは、赤のデジタル画素データ及び制御信号をプロセッサ401からディスプレイ端末402へと伝送するために使用され、２番目のツイストペア線405bは、緑のデジタル画素データ及び制御信号をプロセッサ401からディスプレイ端末402へと伝送するために使用され、３番目のツイストペア線405cは、青のデジタル画素データ及び制御信号をプロセッサ401からディスプレイ端末402へと伝送するために使用され、４番目のツイストペア線405dは、差動クロック信号をプロセッサ401からディスプレイ端末402へと伝送するために使用される。

上述したように、赤、緑、及び青のデジタル画素データは、データイネーブル信号がアクティブの場合には常に、プロセッサからディスプレイ端末へと伝送される。しかしながら、データイネーブル信号がアクティブでない場合には、１番目と２番目のツイストペア線405a及び405bが使用されて、ディスプレイ端末402に結合可能な任意の数の周辺装置からプロセッサ401へとデジタルデータが伝送される。３番目のツイストペア線は好ましくは、水平又は垂直帰線消去期間のうち、双方向データ伝送に使用可能な部分の始まりと終わりを標識するために使用される。

代替的に、これら３本のラインの全てを双方向データ伝送に用いてもよい。こうした実施例では、システムが有する水平及び垂直帰線消去期間は既知の長さである。これらの映像帰線消去期間の使用可能な部分の間に、デジタル画素データを周辺装置からプロセッサへと逆方向に伝送可能であり、また全てのラインをプログラムして、水平及び垂直帰線消去期間の間に所定の時間間隔でもって、順方向から逆方向へ、さらにその逆へと自動的に往復が切り換わるようにすることができる。

図6a-6bは、本発明の第一の好ましい実施例における、逆方向のデジタルデータ伝送を例示している。この第一の好ましい実施例では、デジタルデータはディスプレイ端末402からプロセッサ401へと逆方向に、１番目と２番目のツイストペア線を介して伝送され、３番目のツイストペア線405cは、水平及び垂直帰線消去期間のうちで、ライン405a及び405bを介して逆方向にデジタルデータを伝送するのに用いることのできる使用可能部分をトラッキングするために使用される。先に説明したように、データイネーブル信号がアクティブでなければ、デジタル画素データがプロセッサ401から伝送されることはない。これは水平及び垂直帰線消去期間の間に起こる。これらの映像帰線消去期間の間に、デジタル画素データの次の伝送のために走査線を順方向に同期すべく、好ましくは３本のツイストペア線405a, 405b及び405cの全てを介して、再同期化パルスが伝送される。この場合にも、図6a-6bに示されているように、水平帰線消去期間であろうと垂直帰線消去期間であろうと、再同期化パルスは映像帰線消去期間の全体のごく一部に過ぎない。映像帰線消去の残りの間は、ツイストペア線405a, 405b及び405cは、表示する次の走査線又は次の画像の最初の走査線のデジタル画素データが伝送されてくるまで、通常はアクティブでないままである。本発明を用いて双方向データ伝送が達成されるのはこの期間の間である。

図6a-6bに例示された好ましい実施例では、映像帰線消去期間の間、１番目と２番目のツイストペア線405a及び405bが用いられて、ディスプレイ端末402に結合された周辺装置からプロセッサ401へと、デジタル情報が逆方向に伝送される。図6a-6bに示すように、３本のツイストペア線405a, 405b及び405cの全てを介して順方向の再同期化パルスを伝送した直後に、プロセッサ401は第一の送信／受信回路420により、１番目と２番目の二重ペア線405a及び405bを、プロセッサ401の受信器410へと経路指定する。プロセッサ401はまた、帰線消去期間開始パルスSTARTBLANKを３番目のツイストペア線405cを介して伝送する。図6bは、３番目のツイストペア線405cを介してのSTARTBLANKの伝送を示している。帰線消去期間開始パルスSTARTBLANKは、ディスプレイ端末402で受け取られると、第二の送信／受信回路430によって、１番目と２番目のペア線405a及び405bをディスプレイ端末402にある送信器415へと経路指定し、これら２本の二重ペア線405a及び405bを介してデジタルデータを送信できるようにする。次いでこのディスプレイ端末402にある送信器415からプロセッサ401の受信器410へと、デジタルデータを１番目と２番目のペア線405a及び405bを介してシリアルに伝送することができる。

図6a及び6bに示されているように、いったんSTARTBLANK信号がディスプレイ端末402で受信されたなら、ディスプレイ端末402は１番目と２番目のツイストペア線405a及び405bを介してのデータの逆方向伝送を開始する。ディスプレイ端末402はまず同期パルスを逆方向に伝送して、プロセッサ401にある受信器410との同期を確実なものとする。ディスプレイ端末402にある送信器415は次いで、１番目と２番目のツイストペア線405a及び405bを介して、プロセッサ401にある受信器410に対して、逆方向におけるデジタルデータのシリアル伝送を開始する。このデジタルデータは、ディスプレイ端末402に結合可能な幾つかの周辺装置の何れからでも経路指定することができる。

帰線消去期間の終わりには、プロセッサ401は３番目のペア線405cを介して、帰線消去期間の終わりを示すENDBLANK信号を伝送する。第一の送信／受信回路420は再度、１番目と２番目の二重ペア線405a及び405bを、プロセッサ401にある送信器406へと経路指定する。ENDBLANK信号は、ディスプレイ端末402で受信されると、逆方向のデータ伝送を停止するようディスプレイ端末に指令を出し、第二の送信／受信回路430は再度、１番目と２番目のツイストペア線405a及び405bを、ディスプレイ端末402にある受信器407へと経路指定する。ディスプレイ端末402は受信モードに切り換わり、１番目、２番目、及び３番目のツイストペア線405a, 405b及び405cを介して次に伝送されてくるデジタル画素データを受信する準備を行う。従って、３番目のツイストペア線405cは、帰線消去期間がいつ始まりいつ終わるかを合図するために用いられ、１番目と２番目のツイストペア線405a及び405bを介しての、逆方向におけるデータ伝送を制御する。伝送されるクロック信号は、データを反対方向に伝送するのに必要な周波数情報をもたらす。この実施例では、反対方向に伝送されるデータはそれ自体の再同期パルスを有し、このパルスは順方向の場合と同様の仕方でもって、データの位相を設定する。

好ましい実施例では、プロセッサ401のクロック信号が用いられて、逆方向における２本の信号線405a及び405bを介してのデジタルデータの受信が制御され、また順方向における３番目のライン405cを介してのデジタル情報の伝送が制御される。あるいはまた、ディスプレイ端末402にそれ自体のクロック信号発生器を設け、ディスプレイ端末402からプロセッサ401へとクロック信号を伝送するようライン405a又は405bの一方を用いて、デジタルデータを逆方向に異なるクロック速度で伝送するようにしてもよい。

１番目と２番目のツイストペア線405a及び405bを介しての、逆方向におけるデジタルデータ伝送は、僅かな時間だけ行われるに過ぎない。従って好ましい実施例では、ディスプレイ端末からプロセッサへと逆方向に伝送すべきデジタルデータは、水平又は垂直帰線消去期間が来るまで、先入れ先出し（ＦＩＦＯ）メモリにバッファリングするか、ゲートすることが好ましい。これにより、デジタルデータを周辺装置からいつでも受け取り、逆方向チャンネルが利用可能なときに伝送可能となるまで、ディスプレイ402に格納しておくことが許される。

図５及び図６は、ＴＤＭＳ通信と４本の差動ツイストペア線を用いるシステムに関連して好ましい実施例を説明したのであるが、ＬＶＤＳと５本のツイストペア線を用いるシステムでも、この実施例はほぼ同じであることが理解されよう。そうした実施例では、ペア線は逆方向伝送のために利用可能であり、水平及び垂直帰線消去期間のうちで使用可能な部分を合図するために４番目のペア線を用いることができる。５番目のペア線は、クロック信号を伝送するために使用される。

図７は、本発明を実施するための別の好ましい実施例を便宜的に示している。便宜上、図７は単一のツイストペア線を介しての具体化を例示しているが、ＴＤＭＳ通信を用いるシステムでは図７に記載した設計を４本の差動ツイストペア線の全てに含んでよいこと、或いはＬＶＤＳ通信を用いるシステムでは図７に記載した設計を５本の差動ツイストペア線の全てに含んでよいことが理解されよう。

図示のように、ツイストペア線700がプロセッサ701と、内蔵のハブシステムを有するディスプレイ702の間に結合されて、情報の双方向通信を行うようになっている。デジタル画素データは、データイネーブル信号がアクティブな場合は常に、プロセッサ701から内蔵のハブシステムを有するディスプレイ702へと順方向に伝送される。デジタル画素データが順方向に伝送されると、デジタル画素データがゲートに印加されるに際して、プロセッサ701のトランジスタX1及びX2がターンオンされるが、トランジスタXS3及びXS4はオフのままである。ディスプレイのトランジスタXS1及びXS2もまたターンオンされるが、トランジスタXR1及びXR2はオフのままである。プロセッサ701のトランジスタX1及びX2がターンオンされると、内蔵のハブシステムを備えたディスプレイ702にある増幅器AMP1の入力における電圧が変動し、この増幅器AMP1の出力が、トランジスタX1及びX2のゲートに印加されたデジタル画素データの変化を反映するようになる。

水平又は垂直帰線消去期間において、同期パルスが伝送された後は、プロセッサ701のトランジスタX1及びX2はターンオフされ、そのプロセッサのトランジスタXS3及びXS4はターンオンされる。ディスプレイ702の側では、トランジスタXS1及びXS2はそれぞれターンオフされるが、トランジスタXR1及びXR2は、ディスプレイ702のハブシステムに結合された周辺装置から受信したデジタルデータがゲートに印加されるに際してターンオンされる。プロセッサ701のトランジスタXR1及びXR2がデジタル画素データでターンオンされると、プロセッサ701にある増幅器AMP2の入力における電圧が変動し、この増幅器AMP2の出力が、トランジスタXR1及びXR2のゲートに印加されたデジタルデータの変化を反映するようになる。かくしてデジタルデータは逆方向に、差動ツイストペア線を介して、水平又は垂直帰線消去期間の終わりまで伝送される。デジタルデータを逆方向に伝送するためには、別の実施形態も存在しうることが理解されよう。

図8a-8cは好ましい実施例を示しており、そこではデジタルデータは逆方向へと、ディスプレイ端末402にある送信器からプロセッサ401の受信器410へと伝送される。この実施例では、切り換えのための開始時点及び終了時点は予め決まっており、所定の数のクロックサイクル分だけ持続する。この実施例の構成は図５又は図７に示したものと同様であるが、この実施例においては、ＴＤＭＳシステムにおける３本の全てのデータライン405a-c（又はＬＶＤＳシステムにおける４本の全てのデータライン）は、所定の時間長さにわたって向きを切り換え可能である。全てのデータラインを用いてデジタルデータを逆方向に伝送するために、ディスプレイ端末402にある受信器407は、専用のクロック線（図４のライン405d）から入力されるクロック信号に結合されたカウンタを含む。このカウンタは、専用クロック線を介して伝送されるクロックパルスの数をトラッキングする。この実施例では、水平及び垂直帰線消去期間は各々、既知の期間又は時間長（クロックパルス数で計測される）を有し、逆方向におけるデジタルデータの伝送は、クロック信号によって制御される。

送信器からの順方向同期パルスの伝送の直後に、プロセッサ401は３本の二重ペア線405a-cの全てを、受信器410へと経路指定する。順方向同期パルスは次いで、ディスプレイ402の受信器407で受け取られる。この同期パルスの受信の直後に、ディスプレイ402は３本の二重ペア線405a-cの全てを送信器415に経路指定して、続いてのデジタルデータの逆方向伝送を可能にする。好ましくは、逆方向の同期パルスが各ラインを介して伝達され、プロセッサ401のクロックと受信データとの同期が確保される。

図8a-8cに示した好ましい実施例では、水平及び垂直帰線消去期間は、予め定められたクロック数分の期間だけ持続し、ディスプレイ402は受信したクロック信号の数をトラッキングするためのカウンタを含む。図8dは、別個のラインを介してプロセッサ401からディスプレイ402に伝送されたクロックパルスを示している。映像帰線消去期間にある最後のクロック信号が受信されたならば、ディスプレイ402の送信器415は逆方向のデジタルデータ伝送を停止し、ディスプレイ402は３本の信号ライン405a-cをディスプレイ402の受信器407へと再度経路指定する。しかして図8a-dは、映像帰線消去期間（水平又は垂直）の間に伝送された最後のクロック信号の立ち上がりエッジで、３本の全てのデータラインを介しての逆方向のデータ伝送が停止されることを示している。プロセッサは次いで、データライン405a-cをプロセッサ401にある送信器406へと自動的に再度経路指定し、プロセッサ401は次の走査線、或いは次のフレームの最初の走査線のためのデジタル画素データを、ディスプレイ402へと伝送し始める。

デジタルデータは映像帰線消去期間の間に逆方向に伝送されるだけであるが、伝送速度および１秒当たりの帰線消去期間の数は、殆どの用途に十分である。好ましい実施例では、ＸＧＡ（1024×768）ディスプレイについて画素当たり24ビット（赤、緑、及び青のサブピクセル当たり８ビット）でリフレッシュが60 Hzの場合のデータ速度は、毎秒142メガバイトである。従って、水平及び垂直帰線消去期間を用いて逆方向のデジタルデータ伝送を行うとすると（帰線消去期間の約10％をデータフローの方向切り換えに対するオーバヘッドとする）、毎秒21メガバイトの逆方向データ伝送速度を達成可能である。

以下に、本発明の実施態様を列挙する。
１．プロセッサと、ビデオディスプレイモニターと、このビデオディスプレイモニターに結合された少なくとも一つの周辺装置との間における双方向通信方法であって、
データイネーブル信号が第一の状態にある場合に複数の信号線を介して前記プロセッサから前記ビデオディスプレイモニターへと第一の方向にデジタル画素データの第一の行を伝送するステップと、及び
前記データイネーブル信号が第二の状態にある場合に前記複数の信号線の少なくとも一つを介して前記少なくとも一つの周辺装置から前記プロセッサへと第二の方向にデジタルデータを伝送するステップとからなる方法。
２．前記データイネーブル信号が前記第一の状態に戻った場合に前記複数の信号線を介して前記プロセッサから前記ビデオディスプレイモニターへと前記第一の方向にデジタル画素データの第二の行を伝送するステップをさらに含む、前項１の方法。
３．前記複数の信号線が、赤のデジタル画素データを前記第一の方向に伝送する第一の線と、緑のデジタル画素データを前記第一の方向に伝送する第二の線と、青のデジタル画素データを前記第一の方向に伝送する第三の線と、第一のクロック信号を前記第一の方向に伝送する第四の線とを含み、さらに、前記第一及び第二の線が、前記データイネーブル信号が前記第二の状態にある場合に前記少なくとも一つの周辺装置から前記プロセッサへと前記第二の方向にデジタルデータを伝送するのに用いられる、前項１の方法。
４．前記第三の線が、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送を制御するのに用いられる、前項３の方法。
５．前記複数の信号線が、赤のデジタル画素データを前記第一の方向に伝送する第一の線と、緑のデジタル画素データを前記第一の方向に伝送する第二の線と、青のデジタル画素データを前記第一の方向に伝送する第三の線と、第一のクロック信号を前記第一の方向に伝送する第四の線とを含み、さらに、前記第一、第二及び第三の線が、前記データイネーブル信号が前記第二の状態にある場合に前記少なくとも一つの周辺装置から前記プロセッサへと前記第二の方向にデジタルデータを伝送するのに用いられる、前項１の方法。
６．前記第四の線が、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送を制御するのに用いられる、前項３の方法。
７．前記第四の線を介して伝送されるクロックパルスの数が、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送を制御するのに用いられる、前項３の方法。
８．プロセッサと、ビデオディスプレイモニターとの間で双方向通信を行うためのシステムであって、
前記プロセッサの内部にあり、複数の信号線を介して前記プロセッサから前記ビデオディスプレイモニターへと第一の方向にデジタル画素データを伝送するための送信ユニットを含み、前記デジタル画素データがデータイネーブル信号が第一の状態にある場合に前記プロセッサから前記ビデオディスプレイモニターへと伝送され、及び
前記プロセッサの内部にあり、前記複数の信号線の少なくとも一つを介して前記ディスプレイモニターに結合された周辺装置から第二の方向に伝送されたデジタルデータを受信するための受信ユニットを含み、前記デジタルデータが前記データイネーブル信号が第二の状態にある場合に前記ビデオディスプレイモニターから前記プロセッサへと伝送されるシステム。
９．前記複数の信号線を介して前記プロセッサから前記ビデオディスプレイモニターへと前記第一の方向に伝送されたデジタル画素データを受信する、前記ディスプレイモニターの内部の受信器と、及び
前記データイネーブル信号が前記第二の状態にある場合に、前記複数の信号線の少なくとも一つを介して前記第二の方向において、前記ディスプレイモニターに結合された前記周辺装置から受信したデジタルデータを伝送するための、前記ディスプレイモニターの内部の送信器とをさらに含む、前項８のシステム。
１０．前記プロセッサの前記送信ユニットと前記受信ユニットの間に結合され、前記ディスプレイに対するデジタル画素データの送信と、前記ディスプレイモニターからのデジタルデータの受信の間で動作を切り換えるための第一の切り換えネットワークと、及び
前記ディスプレイモニターの前記送信器と前記受信器の間に結合され、前記プロセッサからのデジタル画素データの受信と、前記プロセッサに対するデジタルデータの送信との間で動作を切り換えるための第二の切り換えネットワークとをさらに含む、前項９のシステム。
１１．前記複数の信号線が、赤のデジタル画素データを前記第一の方向に伝送する第一の線と、緑のデジタル画素データを前記第一の方向に伝送する第二の線と、青のデジタル画素データを前記第一の方向に伝送する第三の線と、第一のクロック信号を前記第一の方向に伝送する第四の線とを含み、さらに、前記第一及び第二の線が、前記データイネーブル信号が前記第二の状態にある場合に前記ディスプレイモニターから前記プロセッサへと前記第二の方向にデジタルデータを伝送するのに用いられる、前項１０のシステム。
１２．前記第三の線が、前記第一と第二の切り換えネットワークの制御に用いられる、前項１１のシステム。
１３．前記複数の信号線が、赤のデジタル画素データを前記第一の方向に伝送する第一の線と、緑のデジタル画素データを前記第一の方向に伝送する第二の線と、青のデジタル画素データを前記第一の方向に伝送する第三の線と、第一のクロック信号を前記第一の方向に伝送する第四の線とを含み、さらに、前記第一、第二及び第三の線が、前記データイネーブル信号が前記第二の状態にある場合に前記少なくとも一つの周辺装置から前記プロセッサへと前記第二の方向にデジタルデータを伝送するのに用いられる、前項１０のシステム。
１４．前記第四の線が、前記第一と第二の切り換えネットワークの制御に用いられる、前項１３のシステム。
１５．前記第四の線を介して伝送されるクロックパルスの数が、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送を制御するのに用いられる、前項１３のシステム。
１６．前記複数の信号線が、赤、緑、及び青のデジタル画素データを前記第一の方向に伝送するために用いられる４本の差動ペアと、第一のクロックを前記第一の方向に伝送するための５番目の差動ペアを含み、前記４本の差動ペアが、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送のために用いられる、前項１０のシステム。
１７．前記第一のクロック信号が、前記第一と第二の切り換えネットワークの制御に用いられる、前項１６のシステム。
１８．前記第５の差動ペアを介して前記第一の方向に伝送されるクロックパルスの数が、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記少なくとも一つの周辺装置から前記プロセッサへのデジタルデータの伝送を制御するのに用いられる、前項１３のシステム。
１９．前記複数の信号線が、赤、緑、及び青のデジタル画素データを前記第一の方向に伝送するために用いられる４本の差動ペアを含み、前記４本のうち３本の差動ペアが、前記データイネーブル信号が前記第二の状態にある場合に、前記第二の方向において、前記ディスプレイモニターから前記プロセッサへのデジタルデータの伝送のために用いられる、前項１０のシステム。
２０．４番目の差動ペアが、前記第一と第二の切り換えネットワークの制御に用いられる、前項１１のシステム。
２１．ビデオディスプレイモニターとの間でデジタルデータを双方向に伝送するためのシステムであって、
複数の信号線を介して前記ビデオディスプレイモニターへとデジタル画素データを第一の方向に伝送するためのプロセッサを含み、前記デジタル画素データがデータイネーブル信号が第一の状態にある場合に前記プロセッサから前記ビデオディスプレイモニターへと伝送され、前記プロセッサが前記複数の信号線の少なくとも一つを介して前記ディスプレイモニターから第二の方向において伝送されたデジタルデータを受信し、前記デジタルデータは前記データイネーブル信号が第二の状態にある場合に前記ビデオディスプレイモニターから前記プロセッサへと伝送されるシステム。
２２．前記ディスプレイモニターが少なくとも一つの周辺装置に結合するための内蔵式のハブシステムを含み、前記ハブシステムが前記少なくとも一つの周辺装置からデジタルデータを受信し、前記データイネーブル信号が前記第二の状態にある場合に、受信したデジタルデータを前記ディスプレイモニターから前記第二の方向において、前記複数の信号線の少なくとも一つを介して前記プロセッサへと伝送する、前項２１のシステム。
２３．プロセッサとビデオディスプレイ端末の間でデータを双方向に伝送するためのコンピュータ読み取り可能なコードを具体化して有する、コンピュータで使用可能な媒体を含む、コンピュータプログラム製品であって、前記コンピュータ読み取り可能なコードが前記プロセッサに、
第一の状態又は第二の状態の何れかであることが可能なデータイネーブル信号を発生させ、
前記データイネーブル信号が前記第一の状態にある場合に複数の信号線を介して、前記ビデオディスプレイ端末に向けてデジタル画素データを第一の方向において送信させ、及び
前記データイネーブル信号が前記第二の状態にある場合に前記複数の信号線を介して、前記ビデオディスプレイ端末からデジタルデータを第二の方向において受信させる、コンピュータプログラム製品。
２４．前記コンピュータ読み取り可能なコードが前記プロセッサにさらに、前記ビデオディスプレイ端末に向けて前記第一の方向において、専用線を介してクロック信号を伝送させる、前項２３のコンピュータプログラム製品。

Claims

プロセッサと、ビデオディスプレイモニターと、このビデオディスプレイモニターに結合された少なくとも一つの周辺装置との間における双方向通信方法であって、
データイネーブル信号が第一の状態にある場合に複数の信号線を介して前記プロセッサから前記ビデオディスプレイモニターへと第一の方向にデジタル画素データの第一の行を伝送するステップと、及び
前記データイネーブル信号が第二の状態にある場合に前記複数の信号線の少なくとも一つを介して前記少なくとも一つの周辺装置から前記プロセッサへと第二の方向にデジタルデータを伝送するステップ
とからなる方法。