JP2010283627A - 同期信号発生回路 - Google Patents
同期信号発生回路 Download PDFInfo
- Publication number
- JP2010283627A JP2010283627A JP2009135653A JP2009135653A JP2010283627A JP 2010283627 A JP2010283627 A JP 2010283627A JP 2009135653 A JP2009135653 A JP 2009135653A JP 2009135653 A JP2009135653 A JP 2009135653A JP 2010283627 A JP2010283627 A JP 2010283627A
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- signal
- level
- pulse
- pwmin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 PWM信号からPWM信号の同期信号を発生する。
【解決手段】 三角波発生回路101は、PWM信号PWMINの立ち上がりエッジに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す正逆2相の三角波信号TRIAおよびTRIBと、PWM信号PWMINの立ち下がりエッジに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す三角波信号TRICとをPWM信号PWMINから発生する。コンパレータ121は、三角波信号TRIAと三角波信号TRICとのレベル比較結果を示すパルスPDを出力する。コンパレータ122は、三角波信号TRIBと三角波信号TRICとのレベル比較結果を示すパルスPEを出力する。XNRゲート130は、パルスPDおよびPEのレベルが一致するか否かによりレベル反転するパルスを生成し、同期信号SYNCとして出力する。
【選択図】図1
【解決手段】 三角波発生回路101は、PWM信号PWMINの立ち上がりエッジに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す正逆2相の三角波信号TRIAおよびTRIBと、PWM信号PWMINの立ち下がりエッジに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す三角波信号TRICとをPWM信号PWMINから発生する。コンパレータ121は、三角波信号TRIAと三角波信号TRICとのレベル比較結果を示すパルスPDを出力する。コンパレータ122は、三角波信号TRIBと三角波信号TRICとのレベル比較結果を示すパルスPEを出力する。XNRゲート130は、パルスPDおよびPEのレベルが一致するか否かによりレベル反転するパルスを生成し、同期信号SYNCとして出力する。
【選択図】図1
Description
この発明は、PWM(Pulse Width Modulation;パルス幅変調)信号に同期した同期信号を発生する同期信号発生回路に関する。
D級増幅器は、入力信号に応じてパルス幅変調されたPWM信号を生成し、このPWM信号により負荷を駆動するアンプである(例えば特許文献1参照)。このD級増幅器は、エネルギー効率が高いという利点を有しており、オーディオ機器等においてスピーカを駆動するパワーアンプとして用いられる場合が多い。
ところで、ゲインを一定に保つ等の理由により、PWM信号の個々のパルス幅を負荷を駆動する回路の電源電圧に合わせて一律に調整(例えばパルス幅をk倍にする)する必要が生じる場合がある。このような要求に対処するための手段として、例えばPWM信号(以下、入力PWM信号という)を変調前のアナログ信号に戻し、このアナログ信号のPWM信号(以下、出力PWM信号という)への変換を再度行うといった手段が考えられる。しかし、この手段を採るとした場合、アナログ信号から出力PWM信号への変換を行うのに出力PWM信号の発生タイミングを指示する同期信号が必要となる。ここで、入力PWM信号から得られたアナログ信号は、元の入力PWM信号に同期した雑音成分を含んでいる。このため、アナログ信号から出力PWM信号を得るために用いる同期信号が元の入力PWM信号に同期していないと、出力PWM信号にビートが発生する。このようなビートの発生を防止するには、入力PWM信号の発生元である回路から入力PWM信号の発生に用いた同期信号を取得し、この同期信号を用いてアナログ信号から出力PWM信号への変換を行えばよい。しかし、そのような同期信号を入力PWM信号の発生元である回路から取得することができない場合もある。
この発明は、以上説明した事情に鑑みてなされたものであり、PWM信号からそのPWM信号に同期した同期信号を発生することができる同期信号発生回路を提供することを目的とする。
この発明は、入力されるパルス幅変調信号に第1のレベル遷移が生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す第1の三角波信号と、前記第1の三角波信号と逆相関係にある第2の三角波信号と、前記第1のレベル遷移の逆方向のレベル遷移である第2のレベル遷移が前記パルス幅変調信号に生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す第3の三角波信号とを前記パルス幅変調信号から発生する三角波発生手段と、前記第1の三角波信号と前記第3の三角波信号とのレベル比較を行い、比較結果を示す第1のパルスを出力する第1の比較手段と、前記第2の三角波信号と前記第3の三角波信号とのレベル比較を行い、比較結果を示す第2のパルスを出力する第2の比較手段と、前記第1のパルスと前記第2のパルスのレベルが一致するか否かによりレベル反転するパルスを生成し、前記パルス幅変調信号の同期信号として出力する出力手段とを具備することを特徴とする同期信号発生回路を提供する。
かかる発明によれば、パルス幅変調信号がHレベルまたはLレベルを維持する期間の中央において第1の三角波信号と第3の三角波信号の大小関係の切り換わり、パルス幅変調信号がLレベルまたはHレベルを維持する期間の中央において第2の三角波信号と第3の三角波信号の大小関係の切り換わりが発生する。このため、同期信号は、パルス幅変調信号がHレベルを維持する期間の中央、パルス幅変調信号がLレベルを維持する期間の中央においてレベル反転し、パルス幅変調信号に同期したパルスとなる。
以下、図面を参照し、この発明の実施の形態を説明する。
図1は、この発明の一実施形態である同期信号発生回路100と再変調回路200とにより構成されたD級増幅器の構成を示す回路図である。このD級増幅器には、図示しないPWM回路が出力するPWM信号PWMINが入力される。このPWM信号PWMINは、入力信号に応じてパルス幅変調されたパルスの列であり、このパルスの列における個々のパルスは、時間軸上において一定の時間間隔で並んだサンプリング点の前後に同じ時間幅だけ膨らんだパルスとなっている。本実施形態による同期信号発生回路100は、このPWM信号PWMINのサンプリング点に同期した同期信号SYNCをPWM信号PWMINから発生する回路である。また、再変調回路200は、PWM信号PWMINおよび同期信号SYNCに基づき、同期信号SYNCに同期し、かつ、元のPWM信号PWMINのパルス幅に指定された倍率を乗算したパルス幅を持ったPWM信号PWMOUTを発生して出力する回路である。
図1は、この発明の一実施形態である同期信号発生回路100と再変調回路200とにより構成されたD級増幅器の構成を示す回路図である。このD級増幅器には、図示しないPWM回路が出力するPWM信号PWMINが入力される。このPWM信号PWMINは、入力信号に応じてパルス幅変調されたパルスの列であり、このパルスの列における個々のパルスは、時間軸上において一定の時間間隔で並んだサンプリング点の前後に同じ時間幅だけ膨らんだパルスとなっている。本実施形態による同期信号発生回路100は、このPWM信号PWMINのサンプリング点に同期した同期信号SYNCをPWM信号PWMINから発生する回路である。また、再変調回路200は、PWM信号PWMINおよび同期信号SYNCに基づき、同期信号SYNCに同期し、かつ、元のPWM信号PWMINのパルス幅に指定された倍率を乗算したパルス幅を持ったPWM信号PWMOUTを発生して出力する回路である。
再変調回路200としては、各種の構成のものが考えられるが、例えば図示のように、PWM信号PWMINのパルス幅に応じた変調信号(アナログ信号)を発生するローパスフィルタ等の復調回路201と、同期信号SYNCに同期した三角波信号を発生する三角波発生回路202と、この三角波信号とアナログ信号とのレベル比較によりPWM信号PWMOUTを発生するPWM回路203とにより構成してもよい。
本実施形態による同期信号発生回路100は、図1に示すように、三角波発生回路101と、コンパレータ121および122と、XNRゲート130とにより構成されている。三角波発生回路101は、PWM信号PWMINに第1のレベル遷移、具体的には立ち上がりエッジが生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す三角波信号TRIAと、この三角波信号TRIAと逆相関係にある三角波信号TRIBと、第1のレベル遷移の逆方向のレベル遷移である第2のレベル遷移、具体的には立ち下がりエッジがPWM信号PWMINに生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す三角波信号TRICとをPWM信号PWMINから発生する三角波発生手段である。
さらに詳述すると、この三角波発生回路101は、PWM信号PWMINに立ち上がりエッジが生じる度に各々レベル反転する正逆2相のパルスPAおよびPBを出力する分周器102と、PWM信号PWMINに立ち下がりエッジが生じる度にレベル反転するパルスPCを出力する分周器103と、パルスPAに応じて三角波信号TRIAを発生する三角波発生部110Aと、パルスPBに応じて三角波信号TRIBを発生する三角波発生部110Bと、パルスPCに応じて三角波信号TRICを発生する三角波発生部110Cとにより構成されている。
三角波発生部110Aは、図示のように電源VDDおよび接地間に直列に介挿されたスイッチ111、定電流源112および113、スイッチ114と、定電流源112および113の共通接続点と接地との間に介挿されたキャパシタ115とにより構成されている。この構成において、スイッチ111はPチャネルのMOSFET(Metal Oxide Semiconductor Field Effect Transistor;金属−酸化膜−半導体構造の電界効果トランジスタ)、スイッチ114はNチャネルMOSFETであり、これらの各MOSFETのゲートにはパルスPAが供給される。パルスPAがHレベルである期間は、スイッチ114がON、スイッチ111がOFFとなるため、定電流源113によるキャパシタ115の放電が行われ、三角波信号TRIAは定電流源113の電流値とキャパシタ115の容量値により決定される一定の時間勾配で直線的に低下する。一方、パルスPAがLレベルである期間は、スイッチ111がON、スイッチ114がOFFとなるため、定電流源112によるキャパシタ115の充電が行われ、三角波信号TRIAは定電流源112の電流値とキャパシタ115の容量値により決定される一定の時間勾配で直線的に上昇する。ここで、定電流源112および113は、同じ電流値の定電流源である。従って、三角波信号TRIAが上昇するときの時間勾配と、低下するときの時間勾配は、大きさが同じで符号が異なった勾配となる。
三角波発生部110Bおよび110Cも三角波発生部110Aと同じ構成である。三角波発生部110Bは、パルスPBがHレベルである期間、三角波信号TRIBを一定の時間勾配で直線的に低下させ、パルスPBがLレベルである期間、三角波信号TRIBを一定の時間勾配で直線的に上昇させる。また、三角波発生部110Cは、パルスPCがHレベルである期間、三角波信号TRICを一定の時間勾配で直線的に低下させ、パルスPCがLレベルである期間、三角波信号TRICを一定の時間勾配で直線的に上昇させる。三角波発生部110A、110Bおよび110Cにおいて、定電流源112の電流値、定電流源113の電流値、キャパシタ115の容量値は同じである。このため、三角波信号TRIA、TRIBおよびTRICは、各々の上昇過程における時間勾配が互いに等しく、各々の低下過程における時間勾配も互いに等しく、各々の上昇過程における時間勾配の絶対値と低下過程における時間勾配の絶対値は互いに等しい。
コンパレータ121は、三角波信号TRIAと三角波信号TRICとのレベル比較を行い、TRIA>TRICである期間はHレベル、それ以外の期間はLレベルとなるパルスPDを出力する第1の比較手段である。コンパレータ122は、三角波信号TRIBと三角波信号TRICとのレベル比較を行い、TRIB>TRICである期間はHレベル、それ以外の期間はLレベルとなるパルスPEを出力する第2の比較手段である。そして、XNRゲート130は、パルスPDとパルスPEのレベルが一致するか否かによりレベル反転するパルス、具体的にはパルスPDとパルスPEのレベルが一致する期間はHレベル、それ以外の期間はLレベルとなるパルスを発生し、同期信号SYNCとして再変調回路200へ出力する出力手段である。
図2は、50%よりも小さいデューティ比を有するPWM信号PWMINが同期信号発生回路100に与えられた場合の各部の信号波形を示す図であり、図3は、50%よりも大きいデューティ比を有するPWM信号PWMINが同期信号発生回路100に与えられた場合の各部の信号波形を示す図である。以下、これらの図を参照し、本実施形態の動作を説明する。
図2および図3において、最上段に並んだ下向き矢印の各々は、PWM信号PWMINのサンプリング点を各々示している。図示のように、PWM信号PWMINは、サンプリング点に対して前後に同じ時間だけ膨らんだパルスの列となる。
分周器102は、PWM信号PWMINに立ち上がりエッジが生じる度に、正逆2相のパルスPAおよびPBの各々をレベル反転させる。パルスPA(PB)がHレベルである期間、三角波信号TRIA(TRIB)は一定の時間勾配で直線的に低下し、パルスPA(PB)がLレベルである期間、三角波信号TRIA(TRIB)は一定の時間勾配で直線的に上昇する。一方、分周器103は、PWM信号PWMINに立ち下がりエッジが生じる度に、パルスPCをレベル反転させる。パルスPCがHレベルである期間は、三角波信号TRICは一定の時間勾配で直線的に低下し、パルスPCがLレベルである期間は、三角波信号TRICは一定の時間勾配で直線的に上昇する。
本実施形態では、同期信号発生回路100が動作を開始した後、図示しない初期設定回路の働きにより、三角波発生部110A、110Bおよび110Cの各スイッチ112が最初にONとなる直前に、キャパシタ115の電圧を0Vに初期化する動作が行われる。このため、三角波信号TRIA、TRIBおよびTRICの各々は、図示のように0Vから所定電圧VPまでの範囲内において一定の時間勾配で上昇と低下を繰り返すこととなる。ここで、電圧VPは、PWM信号PWMINの周期と定電流源112および113の電流値との積をキャパシタ115の容量値により除算した値となる。
このように、本実施形態において三角波信号TRIA、TRIBおよびTRICは、0Vから所定電圧VPまでの範囲内において一定の時間勾配での上昇と低下を繰り返す。また、三角波信号TRIA(TRIB)は、PWM信号PWMINの立ち上がりエッジによりパルスPA(PB)がLレベルからHレベルに転じたときに上昇傾向から低下傾向に転じ、PWM信号PWMINの立ち上がりエッジによりパルスPA(PB)がHレベルからLレベルに転じたときに低下傾向から上昇傾向に転じる。また、三角波信号TRICは、PWM信号PWMINの立ち下がりエッジによりパルスPCがLレベルからHレベルに転じたときに低下傾向から上昇傾向に転じ、PWM信号PWMINの立ち下がりエッジによりパルスPCがHレベルからLレベルに転じたときに上昇傾向から低下傾向に転じる。このため、サンプリング点において三角波信号TRIAと三角波信号TRICとの交差および三角波信号TRIBと三角波信号TRICとの交差が生じることとなる。以下、この点について詳述する。
まず、図2および図3に示す例において、最初にPWM信号PWMINがHレベルとなる期間aに着目する。この期間aでは、パルスPAがHレベル、パルスPBがLレベル、パルスPCがHレベルとなる。この期間aの始点であるPWM信号PWMINの立ち上がりエッジのタイミングでは、三角波信号TRIAが所定電圧VPから一定の時間勾配で低下し始め、この期間aの終点であるPWM信号PWMINの立ち下がりエッジのタイミングでは、それまで一定の時間勾配で上昇してきた三角波信号TRICが所定電圧VPに到達する。このため、PWM信号PWMINがHレベルを維持する期間aの中央のサンプリング点を境に、三角波信号TRIAおよびTRICの大小関係がTRIA>TRICからTRIA<TRICに切り換わり、パルスPDがHレベルからLレベルに切り換わる。
次に、図2および図3に示す例において、2番目にPWM信号PWMINがHレベルとなる期間bに着目する。この期間bでは、パルスPAがLレベル、パルスPBがHレベル、パルスPCがLレベルとなる。この期間bの始点であるPWM信号PWMINの立ち上がりエッジのタイミングでは、三角波信号TRIAが0Vから一定の時間勾配で上昇し始め、この期間bの終点であるPWM信号PWMINの立ち下がりエッジのタイミングでは、それまで一定の時間勾配で低下してきた三角波信号TRICが0Vに到達する。このため、PWM信号PWMINがHレベルを維持する期間bの中央のサンプリング点を境に、三角波信号TRIAおよびTRICの大小関係がTRIA<TRICからTRIA>TRICに切り換わり、パルスPDがLレベルからHレベルに切り換わる。
このようにパルスPDは、PWM信号PWMINのデューティ比とは無関係に、PWM信号PWMINがHレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスとなる。
このようにパルスPDは、PWM信号PWMINのデューティ比とは無関係に、PWM信号PWMINがHレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスとなる。
次に、図2および図3に示す例において、期間aの後、PWM信号PWMINがLレベルとなる期間cに着目する。この期間cでは、パルスPAがHレベル、パルスPBがLレベル、パルスPCがLレベルとなる。この期間cの始点であるPWM信号PWMINの立ち下がりエッジのタイミングでは、三角波信号TRICが所定電圧VPから一定の時間勾配で低下し始め、この期間cの終点であるPWM信号PWMINの立ち上がりエッジのタイミングでは、それまで一定の時間勾配で上昇してきた三角波信号TRIBが所定電圧VPに到達する。このため、PWM信号PWMINがLレベルを維持する期間cの中央のサンプリング点を境に、三角波信号TRIBおよびTRICの大小関係がTRIB<TRICからTRIB>TRICに切り換わり、パルスPEがLレベルからHレベルに切り換わる。
次に、図2および図3に示す例において、期間bの後、PWM信号PWMINがLレベルとなる期間dに着目する。この期間dでは、パルスPAがLレベル、パルスPBがHレベル、パルスPCがHレベルとなる。この期間dの始点であるPWM信号PWMINの立ち下がりエッジのタイミングでは、三角波信号TRICが0Vから一定の時間勾配で上昇し始め、この期間dの終点であるPWM信号PWMINの立ち上がりエッジのタイミングでは、それまで一定の時間勾配で低下してきた三角波信号TRIBが0Vに到達する。このため、PWM信号PWMINがLレベルを維持する期間dの中央のサンプリング点を境に、三角波信号TRIBおよびTRICの大小関係がTRIB>TRICからTRIB<TRICに切り換わり、パルスPEがHレベルからLレベルに切り換わる。
このようにパルスPEは、PWM信号PWMINのデューティ比とは無関係に、PWM信号PWMINがLレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスとなる。
このようにパルスPEは、PWM信号PWMINのデューティ比とは無関係に、PWM信号PWMINがLレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスとなる。
XNRゲート130は、PWM信号PWMINがHレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスPDと、PWM信号PWMINがLレベルを維持する期間の中央のサンプリング点においてレベル反転するパルスPEのレベルが一致するときに同期信号SYNCをHレベルとし、一致しないときに同期信号SYNCをLレベルとする。この結果、同期信号SYNCは、PWM信号PWMINがHレベルを維持する期間の中央のサンプリング点およびPWM信号PWMINがLレベルを維持する期間の中央のサンプリング点の両方においてレベル反転するパルスとなる。本実施形態では、この同期信号SYNCが再変調回路200の三角波発生回路202に供給される。
再変調回路200において、PWM回路203が三角波発生回路202からの三角波信号とのレベル比較に用いるアナログ信号は、PWM信号PWMINのサンプリング点の間隔に対応した周波数の雑音を含んでいる。このため、PWM回路203がPWM信号PWMOUTを発生するのに用いる三角波信号が、このPWM信号PWMINと同期していないと、PWM信号PWMOUTにビートが発生する。しかしながら、本実施形態では、同期信号発生回路100がPWM信号PWMINのサンプリング点に同期した同期信号SYNCを出力する。そして、再変調回路200の三角波発生回路202は、例えば三角波発生部110A等と同様な構成により、PWM信号PWMINのサンプリング点に同期した同期信号SYNCのエッジにおいてピークとなる三角波信号を発生し、PWM回路203はこの三角波信号を用いてPWM信号PWMOUTを生成する。従って、PWM信号PWMOUTにビートが発生するのを防止することができる。
以上説明したように、本実施形態によれば、前段のPWM回路からPWM信号PWMINの同期信号が供給されない状況でも、PWM信号PWMINから同期信号SYNCを発生することができる。従って、ビートの発生という不具合を生じさせることなく、PWM信号PWMINのパルス幅を一律に拡張または縮小する操作等を行うことが可能となる。
以上、この発明の実施形態を説明したが、この発明には、他にも各種の実施形態が考えられる。例えば次の通りである。
(1)上記実施形態では、第1のレベル遷移を立ち上がりエッジ、第2のレベル遷移を立ち下がりエッジとしたが、第1のレベル遷移を立ち下がりエッジ、第2のレベル遷移を立ち上がりエッジとしてもよい。
(2)上記実施形態において、XNRゲート130をXORゲートに置き換えてもよい。
(3)上記実施形態は、PWM信号PWMINに発生する第1のレベル遷移の周期と第2のレベル遷移の周期がPWM信号PWMINのサンプリング周期からずれないことを前提としている。そして、PWM信号PWMINを発生するのに用いるアナログ信号の波形に急激な変化が生じない状況では、この前提がほぼ成立するため、PWM信号PWMINに正確に同期した同期信号SYNCが得られる。しかし、PWM信号PWMINを発生するのに用いるアナログ信号の波形に急激な変化が生じる場合には、その結果発生するPWM信号PWMINの第1のレベル遷移の周期と第2のレベル遷移の周期がPWM信号PWMINのサンプリング周期から一時的にずれることがある。このような第1のレベル遷移の周期と第2のレベル遷移の周期のずれを補償するために、例えば同期信号SYNCをPLL(Phase Locked Loop;位相同期ループ)に与え、同期信号SYNCの周期変動を緩和した同期信号をPLLにより生成して再変調回路200に供給してもよい。
(1)上記実施形態では、第1のレベル遷移を立ち上がりエッジ、第2のレベル遷移を立ち下がりエッジとしたが、第1のレベル遷移を立ち下がりエッジ、第2のレベル遷移を立ち上がりエッジとしてもよい。
(2)上記実施形態において、XNRゲート130をXORゲートに置き換えてもよい。
(3)上記実施形態は、PWM信号PWMINに発生する第1のレベル遷移の周期と第2のレベル遷移の周期がPWM信号PWMINのサンプリング周期からずれないことを前提としている。そして、PWM信号PWMINを発生するのに用いるアナログ信号の波形に急激な変化が生じない状況では、この前提がほぼ成立するため、PWM信号PWMINに正確に同期した同期信号SYNCが得られる。しかし、PWM信号PWMINを発生するのに用いるアナログ信号の波形に急激な変化が生じる場合には、その結果発生するPWM信号PWMINの第1のレベル遷移の周期と第2のレベル遷移の周期がPWM信号PWMINのサンプリング周期から一時的にずれることがある。このような第1のレベル遷移の周期と第2のレベル遷移の周期のずれを補償するために、例えば同期信号SYNCをPLL(Phase Locked Loop;位相同期ループ)に与え、同期信号SYNCの周期変動を緩和した同期信号をPLLにより生成して再変調回路200に供給してもよい。
100……同期信号発生回路、101……三角波発生回路、121,122……コンパレータ、130……XNRゲート、102,103……分周器、110A,110B,110C……三角波発生部、111,114……スイッチ、112,113……定電流源、115……キャパシタ、200……再変調回路、201……復調回路、202……三角波発生回路、203……PWM回路。
Claims (1)
- 入力されるパルス幅変調信号に第1のレベル遷移が生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す第1の三角波信号と、前記第1の三角波信号と逆相関係にある第2の三角波信号と、前記第1のレベル遷移の逆方向のレベル遷移である第2のレベル遷移が前記パルス幅変調信号に生じるのに応じて、一定の時間勾配で上昇する過程と一定の時間勾配で低下する過程を交互に繰り返す第3の三角波信号とを前記パルス幅変調信号から発生する三角波発生手段と、
前記第1の三角波信号と前記第3の三角波信号とのレベル比較を行い、比較結果を示す第1のパルスを出力する第1の比較手段と、
前記第2の三角波信号と前記第3の三角波信号とのレベル比較を行い、比較結果を示す第2のパルスを出力する第2の比較手段と、
前記第1のパルスと前記第2のパルスのレベルが一致するか否かによりレベル反転するパルスを生成し、前記パルス幅変調信号の同期信号として出力する出力手段と
を具備することを特徴とする同期信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135653A JP2010283627A (ja) | 2009-06-05 | 2009-06-05 | 同期信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009135653A JP2010283627A (ja) | 2009-06-05 | 2009-06-05 | 同期信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283627A true JP2010283627A (ja) | 2010-12-16 |
Family
ID=43539977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009135653A Withdrawn JP2010283627A (ja) | 2009-06-05 | 2009-06-05 | 同期信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283627A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015008433A (ja) * | 2013-06-25 | 2015-01-15 | 日本放送協会 | 増幅器 |
JP5927545B2 (ja) * | 2011-03-28 | 2016-06-01 | パナソニックIpマネジメント株式会社 | 増幅器および増幅器を備えた音響装置 |
CN107425828A (zh) * | 2017-06-15 | 2017-12-01 | 温州大学 | 一种同步控制信号发生电路 |
CN111884608A (zh) * | 2020-08-03 | 2020-11-03 | 广芯电子技术(上海)股份有限公司 | D类音频功放及用于其中的采样三角波产生和滤波电路 |
-
2009
- 2009-06-05 JP JP2009135653A patent/JP2010283627A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5927545B2 (ja) * | 2011-03-28 | 2016-06-01 | パナソニックIpマネジメント株式会社 | 増幅器および増幅器を備えた音響装置 |
JP2015008433A (ja) * | 2013-06-25 | 2015-01-15 | 日本放送協会 | 増幅器 |
CN107425828A (zh) * | 2017-06-15 | 2017-12-01 | 温州大学 | 一种同步控制信号发生电路 |
CN107425828B (zh) * | 2017-06-15 | 2023-05-05 | 温州大学 | 一种同步控制信号发生电路 |
CN111884608A (zh) * | 2020-08-03 | 2020-11-03 | 广芯电子技术(上海)股份有限公司 | D类音频功放及用于其中的采样三角波产生和滤波电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7268525B2 (en) | Buck-boost converter | |
US7746130B2 (en) | Triangular wave generating circuit having synchronization with external clock | |
TWI352491B (ja) | ||
US7394232B2 (en) | Interleaved switching converters in ring configuration | |
KR20070108088A (ko) | 스위칭 전압 조절기 및 제어 신호 생성 방법 | |
JP5429388B2 (ja) | 電力変換装置 | |
TW200822536A (en) | Class D audio amplifier | |
CN107370476B (zh) | 用于数字llc转换器的相移时钟 | |
JP2010283627A (ja) | 同期信号発生回路 | |
JP2012070527A (ja) | Dc/dcコンバータ回路 | |
US7545207B2 (en) | Control circuit and method for a switching amplifier | |
US9300281B2 (en) | Triangular wave generating circuit to provide clock synchronization | |
JP2010124454A (ja) | パルス発生回路およびパルス幅変調器、遅延回路ならびにそれらを利用したスイッチング電源の制御回路 | |
WO2016203900A1 (ja) | 昇降圧dc/dcコンバータ | |
JP2011176990A (ja) | スイッチング電源回路 | |
WO2012164788A1 (ja) | 電源装置 | |
JP2007295746A (ja) | 電力変換装置の制御装置および制御方法 | |
US7986179B2 (en) | Circuit and method for reducing popping sound | |
JP2010283628A (ja) | 同期信号発生回路 | |
JP6956052B2 (ja) | ゲート制御回路、電源回路及びインバータ回路 | |
JP5885544B2 (ja) | 圧電トランスの駆動回路、電源装置および圧電トランスの駆動方法 | |
JP5692038B2 (ja) | パルス幅変調回路 | |
JP2009065611A (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5344255B2 (ja) | 電力変換装置 | |
JP2618086B2 (ja) | インバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |