CN107425828A

CN107425828A - 一种同步控制信号发生电路

Info

Publication number: CN107425828A
Application number: CN201710450758.9A
Authority: CN
Inventors: 彭志辉; 李凯; 周晨; 潘晓铭; 刘文文
Original assignee: Wenzhou University
Current assignee: Wenzhou University
Priority date: 2017-06-15
Filing date: 2017-06-15
Publication date: 2017-12-01
Anticipated expiration: 2037-06-15
Also published as: CN107425828B

Abstract

本发明提供一种同步控制信号发生电路，包括：PWM模块1、PWM模块2、上电延时电路、D触发器U1、D触发器U2、电控开关S1、电控开关S2、三态门G1、同或门G2、同或门G3、或门G4和同步信号syn输入输出接线端子，本发明采用非主从、动态同步方案，与静态主从同步方案相比较具有更高的可靠性；在并联控制中通过竞争方式产生一个同步时钟信号源，同步时钟信号源来自于同步控制信号发生电路中三态门最早处于通态的模块，因而同步信号源为唯一。本发明支持并联系统工作条件下进行热插拔，不会丢失同步信号。相较于通过通信总线进行同步控制方案，本发明只需用导线连接即可实现控制器的同步，具有结构简单，实用性好。

Description

一种同步控制信号发生电路

技术领域

本发明涉及一种同步控制信号发生电路，适用于多个控制器的同步控制。

背景技术

在机械、电子、电气、电力、计算机、化工等控制等领域，通常需要对多个控制器进行同步控制。例如：并联供电系统需要对电源模块同步进行均流调节控制，实现系统高精度均流；动力机械领域，多台电机并联驱动一个旋转设备时，需要对电机轴上输出转矩进行同步均负载转矩提调节控制。多轴数控加工领域，需要对多个自由度的控制器进行同步调节控制。因而，同步控制对于并联系统具有重要的作用。同步控制信号是实现同步控制的前提条件，其性能和可靠性直接关系并联系统的稳定可靠运行。

现有的同步信号主要由两种方案实现：一、独立的外部信号方案——外部设备提供一个基准信号作为同步信号。该方法需要一个专门的同步信号发生器，其存在以下问题：①成本高。由于需要外部专用同步信号发生器，因而增加了成本；②可靠性差；一旦外部专用同步信号发生器发生故障，则系统不能实现同步控制，引起整个系统控制紊乱，导致系统故障。二、自同步信号产生方案——每个控制器嵌入同步信号发生模块，即将一个能产生同步信号的功能电路(或/和功能程序)嵌入到控制器内部。在多控制器并联运行时，被嵌入到控制器内部的所有同步信号发生模块通过竞争算法确定一个同步控制信号源，作为并联系统的同步信号，实现系统并联控制同步信号产生。

现有的同步信号产生方法，要么需要外部设备，要么电路结构和算法复杂，要么需要通信总线组网和复杂的算法，其在成本、可靠性、电路规模、软件程序复杂性等方面的缺陷均比较突出。

发明内容

本发明的目的在于克服上述不足之处，提供了一种结构简单、实用性好、性价比高的一种同步控制信号发生电路。其嵌入到控制器中，可为并联系统的同步控制提供稳定可靠的同步信号。

本发明提供一种同步控制信号发生电路，其包括：

PWM模块1，输出PWM信号pwm(t)；

PWM模块2，输出溢出信号脉冲O(t)；

上电延时电路，与所述PWM模块1连接，并给于所述PWM模块1延时T_d信号；

开关S1，置于所述PWM模块1与D触发器U1之间，控制D 触发器U1的时钟信号的接入；

开关S2，置于三态门G1与D触发器U2之间，控制D触发器 U2的时钟信号的接入；

D触发器U1，输出端与同或门G3连接，其输出Q₁(t)，复位端接收PWM模块2输出的溢出信号脉冲O(t)；

D触发器U2，输出端与同或门G2连接，其输出Q₂(t)，复位端接收PWM模块2输出的溢出信号脉冲O(t)；

同或门G3与开关S2连接，接收PWM模块2输出的溢出信号脉冲O(t)以及D触发器U1输出的Q₁(t)，并控制开关S2的通断；

同或门G2与开关S1控制连接，接收PWM模块2输出的溢出信号脉冲O(t)以及D触发器U2输出的Q₂(t)；

三态门G1，分别接收PWM模块1输出的pwm(t)、D触发器U1 输出的Q₁(t)，并输出同步信号syn；

或门G4，分别接收D触发器U1输出的Q₁(t)，D触发器U2输出的Q₂(t)，并输出PWM模块2的清零信号。

所述上电延时电路输出延时T_d信号，其中T_d＝KT_s，其中：T_s为 PWM模块1输出信号pwm(t)的周期，K为正整数。

所述PWM模块1和PWM模块2的PRD端与周期寄存器连接，设定设定PWM信号pwm(t)和溢出信号脉冲O(t)的周期T_s。

所述PWM模块1和PWM模块2的CMP端与比较寄存器连接，且比较寄存器设定PWM信号pwm(t)和溢出信号脉冲O(t)的导通时间。

其中CMP＝PRD/2，即pwm(t)的导通时间t_on＝0.5T_s。

所述三态门G1的输出端接接口端子，并可接收或输出同步信号 syn。

本发明与现有的同步控制信号电路相比，具有以下优势：

本发明采用非主从、动态同步方案，与静态主从同步方案相比较具有更高的可靠性；

在并联控制中通过竞争方式产生一个同步时钟信号源，同步时钟信号源来自于同步控制信号发生电路中三态门最早处于通态的模块，因而同步信号源为唯一。

本发明支持并联系统工作条件下进行热插拔，不会丢失同步信号。

相较于通过通信总线进行同步控制方案，本发明只需用导线连接即可实现控制器的同步，具有结构简单，实用性好；

本发明所需电子元件均为常用元件和模块，具有成本低，性价比高等优势。

附图说明

图1为控制器并联连接示意图。

图2为同步模块电路图。

图3为同步模块信号时序图。

具体实施方式

下面结合附图对本发明实施例作进一步说明：

如图所示，本发明提供一种同步控制信号发生电路，其直接可采用插件的方式安装在控制器处，并通过同步总线连接，其包括：

PWM模块1，输出PWM信号pwm(t)；

PWM模块2，输出溢出信号脉冲O(t)，O(t)用于复位D触发器 U1和U2；

上电延时电路，与所述PWM模块1连接，并给于所述PWM模块1延时T_d信号；所述上电延时电路输出延时T_d信号，其中T_d＝KT_s，其中：T_s为PWM模块1输出信号pwm(t)的周期，K为正整数。通电时，PWM模块1延时T_d启动。为便于阐述，本发明假定K＝1；

开关S1，置于所述PWM模块1与D触发器U1之间，控制D 触发器U1的时钟信号的接入，在所述开关S1处下拉电阻R1接地；

开关S2，置于三态门G1与D触发器U2之间，控制D触发器 U2的时钟信号的接入，在所述开关S2处下拉电阻R3接地；

三态门G1，分别接收PWM模块1输出的pwm(t)、D触发器U1 输出的Q₁(t)，并输出同步信号syn，在三态门G1的输出端下拉电阻 R2接地；

其中CMP＝PRD/2，即pwm(t)的导通时间t_on＝0.5T_s。

EN为PWM模块工作使能，用于启动/停止PWM模块的工作； RST用于清零PWM模块计数器当前值，上升沿有效；OVF用于输出PWM模块计数器溢出信号脉冲。

下面以某个控制器为分析对象，四种不同情况下的详细工作原理及流程如下：

(一)该控制器最早开始工作，即三态门G1最早处于通态，标记序号为F(F:first)：

(1)系统上电时刻(规定该时刻t＝0)：上电延时电路、PWM模块2 开始定时工作，其各个变量的状态值说明如下：PWM模块1的输出 pwm^F(0)＝0；PWM模块2的输出溢出脉冲信号O^F(0)＝0；U1、U2的输出G2、G3的输出分别为开关S1，S2闭合；

G4的输出同步信号syn(0)＝0；触发器U1、 U2的输入时钟信号分别为G1为高阻态；

所以有：syn(0)＝pwm^F(0)＝0。

(2)t＜T_s：同步模块电路各输出状态与t＝0时刻相同；G1为高阻态；；所以，t∈[0,T_s)有syn(t)＝pwm^F(t)＝0

(3)t＝T_s：上电延时结束触发PWM模块1计数值从零开始计数工作，同步模块电路各个变量的状态值说明如下：(其中：表示T_s时刻副边界；表示T_s时刻正边界)

Step1：PWM模块1的输出PWM模块2的输出溢出脉冲信号触发器U1的复位端为高电平有效，所以触发器U2的复位端为高电平有效，所以

G2的输出为开关S1断开；触发器U1的输入时钟经过下拉电阻R1接地，即

G3的输出为开关S2断开；触发器U2的输入时钟经过下拉电阻R3接地，即

G4的输出G1为高阻态，阻断信号 pwm^F(t)输出；

Step2：PWM模块1的输出PWM模块2的输出溢出脉冲信号消失，即

G2的输出为开关S1闭合；触发器U1的输入时钟信号在t＝T_s出现上升沿；触发器U1的输出G3的输出为开关S2闭合；但由于同步信号还未更新为所以未出现上升沿，触发器U2的输出不变，即G4的输出R^F(t)在T_s时刻出现上升沿，将PWM模块 2计数当前值清零。在该时刻，G1为通态，允许pwm^F(t)输出；

(4)t∈(T_s,2T_s)：PWM模块2的输出O^F(t)＝0，因而触发器U1、U2的输出

G2的输出为S1闭合；

G3的输出为S2断开。 U1的输入时钟信号未出现上升沿，U1的输出保持不变，即由于S2断开，所以U2的输入时钟信号未出现上升沿，U2的输出保持不变，即

G2的输出S1保持闭合；

G3的输出S2保持断开；

G4的输出由于因而G1为通态，允许pwm^F(t)输出；

所以，在t∈[T_s,2T_s)，有syn(t)＝pwm^F(t)(注：时刻因其时间极其短，可以认为syn(T_s)＝pwm^F(T_s))。

(5)在t≥2T_s的时间，可以将t分解为 t∈[2T_s,3T_s)||[3T_s,4T_s)||[4T_s,5T_s)||…||[kT_s,(k+1)T_s)||…来进行分析，得到结果与在t＝T_s和t∈(T_s,2T_s)的分析结果相同。

因而，并联系统的同步信号syn(t)＝pwm^F(t)。标记序号为F的控制器同步信号发生电路的时序波形如图3所示。

(二)控制器滞后序号为F的控制器T_i时间工作，标记该控制器序号为i：假设T_i满足：

(1)第i个控制器上电(该时刻t＝T_i)：上电延时电路、PWM模块2 开始定时工作，其各个变量的状态值说明如下：PWM模块1的输出 pwmⁱ(T_i)＝0；PWM模块2的输出溢出脉冲信号Oⁱ(T_i)＝0；U1、U2的输出G2、G3的输出分别为开关S1，S2闭合；

G4的输出同步信号syn(T_i)＝0；触发器U1、 U2的输入时钟信号分别为G1为高阻态，阻断信号pwmⁱ(t)输出；

(2)t＜T_s：同步模块电路各输出状态与t＝T_i时刻相同；G1为高阻态，阻断信号pwmⁱ(t)输出；

(3)t＝T_s：PWM模块1的输出pwmⁱ(T_s)＝0；PWM模块2的输出溢出脉冲信号Oⁱ(T_s)＝0；同步信号syn(T_s)＝1；触发器U1的输入时钟信号触发器U2的输入时钟信号出现上升沿。 U1的输出U2的输出(因为在T_s时刻出现上升沿)；

G2、G3的输出分别为开关S1断开，S2闭合；

G4的输出Rⁱ(t)在T_s时刻出现上升沿，将PWM模块2计数当前值清零，使得PWM模块2的初始计数值与 syn(t)初始值同步，保证Oⁱ(t)脉冲信号与syn(t)的上升沿出现在同一时刻；G1为高阻态，阻断信号pwmⁱ(t)输出；

(4)t∈(T_s,2T_s)：PWM模块2的输出溢出脉冲信号Oⁱ(t)＝0；S2保持闭合，同步信号syn(t)没有出现上升沿，触发器U2的输出保持不变，即由于开关S1保持断开，触发器U1的输入时钟信号未出现上升沿，触发器U1的输出保持不变，即G4的输出G1维持高阻态，阻断信号pwmⁱ(t)输出；

(5)t＝2T_s：(其中：表示2T_s时刻副边界；表示2T_s时刻正边界)；

Step1：PWM模块1的输出PWM模块2的输出溢出脉冲信号

G2的输出为开关S1闭合，触发器U1的输入时钟信号未出现上升沿，所以U1的输出维持原来状态即触发器U1的复位端出现高电平，所以

G3的输出为开关S2断开，触发器U2的输入时钟信号未出现上升沿。触发器U2的输出本应保持不变，即但由于触发器U2复位端出现了高电平，所以

G4的输出G1维持高阻态，阻断信号pwmⁱ(t)输出；

Step2：PWM模块1的输出PWM模块2的输出溢出脉冲信号

G2的输出为开关S1闭合；

G3的输出为开关S2闭合； U1的输入时钟信号未出现上升沿；触发器 U1的输出保持不变，即：U2的输入时钟信号出现上升沿；触发器U2的输出翻转为1，即

G4的输出由于和所以Rⁱ(t)在2T_s时刻出现上升沿，将PWM模块2计数当前值清零，使得PWM模块2的初始计数值与syn(t)初始值同步，保证Oⁱ(t) 脉冲信号与syn(t)的上升沿出现在同一时刻；G1维持高阻态，阻断信号pwmⁱ(t)输出；

(6)t∈(2T_s,3T_s)的时间，PWM模块2的输出溢出脉冲信号Oⁱ(t)＝0； G2的输出为开关S1断开；U1的输入时钟信号不会出现上升沿，触发器U1的输出保持不变，即G3的输出为开关S2闭合； U2的输入时钟信号不会出现上升沿，触发器U2的输出保持不变，即G4的输出不会出现上升沿；G1维持高阻态，阻断信号pwmⁱ(t)输出；

(7)t≥3T_s：可以将t分解为t∈[3T_s,4T_s)||[4T_s,5T_s)||…||[kT_s,(k+1)T_s)||…来进行分析，得到结果与t＝2T_s和t∈(2T_s,3T_s)的分析结果相同。G1维持高阻态，阻断信号pwmⁱ(t)输出；

综上分析可知，标记序号为i的控制器同步信号发生电路的 pwmⁱ(t)信号始终被三态门G1阻断，确保同步信号syn(t)不受干扰。

(三)控制器滞后序号为F的控制器T_j时间工作，标记该控制器序号为j：假设T_j满足：

(1)第j个控制器上电(该时刻t＝T_j)：上电延时电路、PWM模块2 开始定时工作，其各个变量的状态值说明如下：PWM模块1的输出 pwm^j(T_j)＝0；PWM模块2的输出溢出脉冲信号O^j(T_j)＝0；U1、U2 的输出

G2、G3的输出分别为开关S1，S2闭合；

G4的输出同步信号syn(T_j)＝0；触发器 U1、U2的输入时钟信号分别为G1为高阻态，阻断信号pwm^j(t)输出；

(2)t＜T_s：同步模块电路各输出状态与t＝T_j时刻相同；G1为高阻态，阻断信号pwm^j(t)输出；

(3)t＝T_s：PWM模块1的输出pwm^j(T_s)＝0；PWM模块2的输出溢出脉冲信号O^j(T_s)＝0；同步信号syn(T_s)＝1；触发器U1的输入时钟信号触发器U2的输入时钟信号出现上升沿。 U1的输出U2的输出(因为在T_s时刻出现上升沿)；

G2、G3的输出分别为开关S1断开，S2闭合；

G4的输出R^j(t)在T_s时刻出现上升沿，将 PWM模块2计数当前值清零，使得PWM模块2的初始计数值与syn(t) 初始值同步，保证O^j(t)脉冲信号与syn(t)的上升沿出现在同一时刻； G1为高阻态，阻断信号pwm^j(t)输出；

(4)t∈(T_s,2T_s)：PWM模块2的输出溢出脉冲信号O^j(t)＝0；S2保持闭合，同步信号syn(t)没有出现上升沿，触发器U2的输出保持不变，即由于开关S1保持断开，触发器U1的输入时钟信号未出现上升沿，触发器U1的输出保持不变，即G4的输出G1维持高阻态，阻断信号pwm^j(t)输出；

(5)t＝2T_s：(其中：表示2T_s时刻负边界；表示2T_s时刻正边界)。

Step1：PWM模块1的输出PWM模块2的输出溢出脉冲信号

G2的输出为开关S1闭合，触发器U1的输入时钟信号出现上升沿；触发器U1的输出本应翻转为但由于触发器U1的复位端为高电平有效，所以

G3的输出为开关S2断开，触发器U2的输入时钟信号未出现上升沿。触发器 U2的输出本应保持不变，即但由于触发器U2复位端出现了高电平，所以G4的输出 G1维持高阻态，阻断信号pwm^j(t)输出；

Step2：PWM模块1的输出PWM模块2的输出溢出脉冲信号

G2的输出为开关S1闭合； G3的输出为开关S2闭合；U1的输入时钟信号由于所以未出现上升沿；触发器U1的输出保持不变，即U2的输入时钟信号出现上升沿；触发器U2的输出翻转为1，即

G4的输出由于R^j(t)在 2T_s时刻出现上升沿，将PWM模块2计数当前值清零，使得PWM模块2的初始计数值与syn(t)初始值同步，保证O^j(t)脉冲信号与syn(t)的上升沿出现在同一时刻；G1维持高阻态，阻断信号pwm^j(t)输出；

(6)t∈(2T_s,3T_s)的时间，PWM模块2的输出溢出脉冲信号O^j(t)＝0； G2的输出为开关S1断开；U1的输入时钟信号不会出现上升沿，触发器U1的输出保持不变，即G3的输出为开关S2闭合； U2的输入时钟信号不会出现上升沿，触发器U2的输出保持不变，即G4的输出不会出现上升沿；G1维持高阻态，阻断信号pwm^j(t)输出；

(7)t≥3T_s：可以将t分解为t∈[3T_s,4T_s)||[4T_s,5T_s)||…||[kT_s,(k+1)T_s)||…来进行分析，得到结果与t＝2T_s和t∈(2T_s,3T_s)的分析结果相同。G1维持高阻态，阻断信号pwm^j(t)输出；

综上分析可知，标记序号为j的控制器同步信号发生电路的 pwm^j(t)信号始终被三态门G1阻断，确保同步信号syn(t)不受干扰。

(四)控制器滞后序号为m的控制器T_m时间工作，标记该控制器序号为m：假设T_m满足：T_m＝mT_s(m＝1,2,3…)。

由于T_m＝mT_s，因而在t≥(m+1)T_s时，pwm^m(t)与pwm^F(t)波形重合，所以不论序号为m的控制器的三态门G1开通与否，并不影响同步信号syn(t)，所以同步信号syn(t)＝pwm^F(t)。

通过分析四种不同情况下工作原理，可以得出同步信号syn(t)为序号为F的控制器的输出PWM信号pwm^F(t)，即syn(t)＝pwm^F(t)。

下面分析并联系统在运行期间进行热插入时对系统同步信号 syn(t)的影响。假设系统在工作了T_k时间，有一个序号为k的控制器插入系统，由图3所示的波形可以看出，系统的同步信号syn(t)不受影响，依然为syn(t)＝pwm^F(t)。这是因为总存在k和δ，使得T_k＝kT_s+δT_s成立；其中：k＝0,1,2,…，

(1)当序号为k的控制器其各个变量的工作状态和输出波形相较于序号为i的控制器波形，仅仅在时间上延迟了kT_s，因而对同步信号波形无影响，其G1维持高阻态，阻断信号pwm^k(t)输出；因而syn(t)＝pwm^F(t)；

(2)当序号为k的控制器其各个变量的工作状态和输出波形相较于序号为j的控制器波形，仅仅在时间上延迟了kT_s，因而对同步信号波形无影响，其G1维持高阻态，阻断信号pwm^k(t)输出；因而syn(t)＝pwm^F(t)；

(3)δ＝0，序号为k的控制器其各个变量的工作状态和输出波形相较于序号为m的控制器波形，仅仅在时间上延迟了kT_s，因而对同步信号波形无影响，即syn(t)＝pwm^F(t)；

所以系统工作时插入控制器，同步信号syn(t)依然存在，不会丢失。

下面分析并联系统在运行期间进行热拔出时对系统同步信号 syn(t)的影响。假设系统在工作了T时间，有序号为n的控制器拔出系统(或掉线不工作)。

(1)当n≠F，由前面分析可知，序号为n的控制器的PWM信号 pwmⁿ(t)被三态门阻断，因而序号为n的控制器拔出或掉线不会丢失同步信号syn(t)；

(2)当n＝F，由前面分析可知，序号为F的控制器拔出之后，导致syn(t)丢失。在时，系统中G1最早处于导通的控制器序号标记为F'(为与前面的F有所区别，采用F'标号)，其对应的PWM信号pwm^F'(t)作为新的同步信号syn(t)，即syn(t)＝pwm^F'(t)。

所以系统工作时拔出控制器，同步信号syn(t)依然存在，不会丢失。

综上所述，本发明提供的一种同步控制信号发生电路能为并联控制系统提供可靠的同步信号。

实施例不应视为对本发明的限制，任何基于本发明的精神所作的改进，都应在本发明的保护范围之内。

Claims

1.一种同步控制信号发生电路，其特征在于：其包括：

PWM模块1，输出PWM信号pwm(t)；

PWM模块2，输出溢出信号脉冲O(t)；

开关S1，置于所述PWM模块1与D触发器U1之间，控制D触发器U1的时钟信号的接入；

开关S2，置于三态门G1与D触发器U2之间，控制D触发器U2的时钟信号的接入；

三态门G1，分别接收PWM模块1输出的pwm(t)、D触发器U1输出的Q₁(t)，并输出同步信号syn；

2.根据权利要求1所述的一种同步控制信号发生电路，其特征在于，所述上电延时电路输出延时T_d信号，其中T_d＝KT_s，其中：T_s为PWM模块1输出信号pwm(t)的周期，K为正整数。

3.根据权利要求1所述的一种同步控制信号发生电路，其特征在于，所述PWM模块1和PWM模块2的PRD端与周期寄存器连接，设定设定PWM信号pwm(t)和溢出信号脉冲O(t)的周期T_s。

4.根据权利要求3所述的一种同步控制信号发生电路，其特征在于，所述PWM模块1和PWM模块2的CMP端与比较寄存器连接，且比较寄存器设定PWM信号pwm(t)和溢出信号脉冲O(t)的导通时间。

5.根据权利要求4所述的一种同步控制信号发生电路，其特征在于，其中CMP＝PRD/2，即pwm(t)的导通时间t_on＝0.5T_s。

6.根据权利要求1所述的一种同步控制信号发生电路，其特征在于，所述三态门G1的输出端接接口端子，并可接收或输出同步信号syn。