JP2010283054A - プロセスモニタ回路およびプロセス特性の判定方法 - Google Patents
プロセスモニタ回路およびプロセス特性の判定方法 Download PDFInfo
- Publication number
- JP2010283054A JP2010283054A JP2009133970A JP2009133970A JP2010283054A JP 2010283054 A JP2010283054 A JP 2010283054A JP 2009133970 A JP2009133970 A JP 2009133970A JP 2009133970 A JP2009133970 A JP 2009133970A JP 2010283054 A JP2010283054 A JP 2010283054A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- output
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】プロセスモニタ回路は、入力信号の変化を検出して同一極性の一定のパルス幅の信号を出力するパルス発生回路と、選択信号に応じて、パルス発生回路の出力信号またはその反転信号を切り替えて出力する第1の選択回路と、相対的に速いインバータと遅いインバータとが交互に接続され、第1の選択回路の出力を入力して遅延する遅延回路と、選択信号に応じて、遅延回路の出力信号の反転信号または遅延回路の出力信号を切り替えて出力する第2の選択回路と、第2の選択回路の出力信号をカウントするカウンタとを備える。カウンタのカウント値のうちの最下位ビットがパルス発生回路に入力信号として入力され、最上位ビットが外部へ出力される。
【選択図】図1
Description
前記カウンタのカウント値のうちの1つのビットが前記パルス発生回路に前記入力信号として入力され、前記パルス発生回路に入力されるビットよりも上位の所定数のビットが出力されることを特徴とするプロセスモニタ回路を提供するものである。
前記遅いインバータに第1の極性のパルス信号が常に入力されるように前記遅延回路に第1のパルス信号を入力し、前記遅延回路により前記第1のパルス信号を遅延し、該遅延回路の出力信号をカウンタによりカウントし、該カウンタのカウント値が所定値になるまでの時間を測定し、該測定した時間に基づいて、第1の型のトランジスタの伝播遅延時間を検出することを特徴とするプロセス特性の判定方法を提供する。
以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
12 パルス発生回路
14 第1の選択回路
16 遅延回路
18 第2の選択回路
20 カウンタ
22,28,30,38,42,44,46 インバータ
24,26,32,34 AND回路
36 OR回路
40,48 セレクタ
Claims (3)
- 入力信号の変化を検出して同一極性の一定のパルス幅の信号を出力するパルス発生回路と、選択信号に応じて、前記パルス発生回路の出力信号またはその反転信号を切り替えて出力する第1の選択回路と、相対的に速いインバータと遅いインバータとが交互に接続され、前記第1の選択回路の出力を入力して遅延する遅延回路と、前記選択信号に応じて、前記遅延回路の出力信号の反転信号または前記遅延回路の出力信号を切り替えて出力する第2の選択回路と、前記第2の選択回路の出力信号をカウントするカウンタとを備え、
前記カウンタのカウント値のうちの1つのビットが前記パルス発生回路に前記入力信号として入力され、前記パルス発生回路に入力されるビットよりも上位の所定数のビットが出力されることを特徴とするプロセスモニタ回路。 - 相対的に速いインバータと遅いインバータとを交互に接続した遅延回路を用いて、MOSトランジスタのプロセス特性を判定する方法であって、
前記遅いインバータに第1の極性のパルス信号が常に入力されるように前記遅延回路に第1のパルス信号を入力し、前記遅延回路により前記第1のパルス信号を遅延し、該遅延回路の出力信号をカウンタによりカウントし、該カウンタのカウント値が所定値になるまでの時間を測定し、該測定した時間に基づいて、第1の型のトランジスタの伝播遅延時間を検出することを特徴とするプロセス特性の判定方法。 - さらに、前記遅いインバータに前記第1の極性とは異なる第2の極性のパルス信号が常に入力されるように前記遅延回路に第2のパルス信号を入力し、前記遅延回路により前記第2のパルス信号を遅延し、該遅延回路の出力信号を前記カウンタによりカウントし、該カウンタのカウント値が所定値になるまでの時間を測定し、該測定した時間に基づいて、前記第1の型とは異なる第2の型のトランジスタの伝播遅延時間を検出することを特徴とする請求項2に記載のプロセス特性の判定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133970A JP5452983B2 (ja) | 2009-06-03 | 2009-06-03 | プロセスモニタ回路およびプロセス特性の判定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009133970A JP5452983B2 (ja) | 2009-06-03 | 2009-06-03 | プロセスモニタ回路およびプロセス特性の判定方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010283054A true JP2010283054A (ja) | 2010-12-16 |
JP2010283054A5 JP2010283054A5 (ja) | 2012-04-19 |
JP5452983B2 JP5452983B2 (ja) | 2014-03-26 |
Family
ID=43539570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009133970A Expired - Fee Related JP5452983B2 (ja) | 2009-06-03 | 2009-06-03 | プロセスモニタ回路およびプロセス特性の判定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5452983B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120836A (ja) * | 2011-12-07 | 2013-06-17 | Toshiba Corp | 半導体集積回路 |
JP2017034207A (ja) * | 2015-08-06 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02194372A (ja) * | 1989-01-24 | 1990-07-31 | Oki Electric Ind Co Ltd | 伝播遅延時間の測定方法 |
JPH0582612A (ja) * | 1990-09-05 | 1993-04-02 | Lsi Logic Corp | プロセスモニタ回路及び方法 |
JP2001250916A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002359289A (ja) * | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
JP2003023055A (ja) * | 2001-07-10 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004158631A (ja) * | 2002-11-06 | 2004-06-03 | Nec Electronics Corp | 半導体装置 |
JP2005322860A (ja) * | 2004-05-11 | 2005-11-17 | Sony Corp | 半導体集積回路およびその試験方法 |
JP2010278332A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
-
2009
- 2009-06-03 JP JP2009133970A patent/JP5452983B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02194372A (ja) * | 1989-01-24 | 1990-07-31 | Oki Electric Ind Co Ltd | 伝播遅延時間の測定方法 |
JPH0582612A (ja) * | 1990-09-05 | 1993-04-02 | Lsi Logic Corp | プロセスモニタ回路及び方法 |
JP2001250916A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2002359289A (ja) * | 2001-03-29 | 2002-12-13 | Mitsubishi Electric Corp | プロセスモニタ回路を備えた半導体装置、その試験方法、並びにその製造方法 |
JP2003023055A (ja) * | 2001-07-10 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2004158631A (ja) * | 2002-11-06 | 2004-06-03 | Nec Electronics Corp | 半導体装置 |
JP2005322860A (ja) * | 2004-05-11 | 2005-11-17 | Sony Corp | 半導体集積回路およびその試験方法 |
JP2010278332A (ja) * | 2009-05-29 | 2010-12-09 | Renesas Electronics Corp | 半導体集積回路およびその動作方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013120836A (ja) * | 2011-12-07 | 2013-06-17 | Toshiba Corp | 半導体集積回路 |
US9128146B2 (en) | 2011-12-07 | 2015-09-08 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
JP2017034207A (ja) * | 2015-08-06 | 2017-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5452983B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5185304B2 (ja) | 半導体集積回路 | |
JP2007017158A (ja) | テスト回路、遅延回路、クロック発生回路、及び、イメージセンサ | |
JP4943729B2 (ja) | 半導体集積回路装置とac特性測定システム | |
US20080094053A1 (en) | Test circuits having ring oscillators and test methods thereof | |
JP2010166299A (ja) | キャリブレーション回路及びキャリブレーション方法 | |
JP2004096237A (ja) | 発振回路及び半導体集積回路 | |
JP2007322235A (ja) | 時間計測回路 | |
US7157930B2 (en) | Scan flip flop, semiconductor device, and production method of semiconductor device | |
JP2018050219A (ja) | 半導体装置 | |
JP2008306263A (ja) | 遅延回路 | |
US7724056B2 (en) | Semiconductor integrated circuit device operating in synchronism with clock and method for controlling duty of clock | |
JPH06241910A (ja) | 集積回路における過程と温度の変動を検出する回路および方法 | |
JP5452983B2 (ja) | プロセスモニタ回路およびプロセス特性の判定方法 | |
JP2010141685A (ja) | パルス遅延回路およびa/d変換回路 | |
US7915932B2 (en) | Semiconductor integrated circuit | |
JP4921329B2 (ja) | A/d変換回路 | |
US10396769B2 (en) | Apparatus and method for clock signal frequency division using self-resetting, low power, linear feedback shift register (LFSR) | |
JP2008092271A (ja) | 遅延回路 | |
JP2008160353A (ja) | 高速プログラマブル同期カウンタ回路およびカウント方法 | |
US10054632B2 (en) | Semiconductor apparatus and characteristic measurement circuit therefor | |
US7872516B2 (en) | Precision pulse generator | |
JP4571960B2 (ja) | 半導体集積回路 | |
JP2009071160A (ja) | 測定システム及び測定回路 | |
JP3864583B2 (ja) | 可変遅延回路 | |
JP2011166222A (ja) | 電流特性検出回路およびウェル電圧調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130605 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5452983 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |